# Εθνικό Μετσόβιο Πολυτεχνείο Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών

Συστήματα Μικροϋπολογιστών

Σειρά Ασκήσεων 2	Θανάσουλας Γρηγόριος   ΑΜ: 03114131
	Μόνου Σταματίνα   ΑΜ: 03114077

### Άσκηση 1

Ο κώδικας μαζί με σχόλια για την ερμηνεία του περιλαμβάνεται στο αρχείο askisi1seira2.8085.

```
;Ερώτημα 1
```

**IN 10H** 

LXI H,0900H ; Φόρτωση αρχικής διεύθυνσης

MVI A,00H ; A=0

 $LP_1$ : MOV M,A ; [(H)(L)] = A

CPI FFH ; Συνθήκη A - 255

 $JZ END_LP1 ; Av A = 255$ 

INX H ; M++ INR A ; A++

JMP LP\_1

END\_LP1: ;**Ερώτημα 2** 

LXΙ Η,0900Η ; Φόρτωση αρχικής διεύθυνσης

MVI E,FFH; E = FFH = 255

MVI C,00H ; C = 0MVI B,00H ; B = 0

LOOP\_3: ; Από 255 μέχρι και 0

MOV A,M; A = [M]

MVI D,08H ; Loop eight times, για κάθε ψηφίο του 8bit αριθμού

LOOP\_2: RAL ; CY = MSB του τρέχοντος A

JNC NEXT ; Av CY == 0 INX B ; [(B)(C)]++ DCR D ; D--

JNZ LOOP\_2; Av D!= 0 (Z=0), Ξανά loop

END\_LP2: ΙΝΧ Η ; Επόμενη διεύθυνση μνήμης

DCR E ; E--MOV A,E ; A = E

CPI FFH ; Αν κάνει 0 - 1 γίνεται FF

JZ END\_LP3 ; JMP LOOP\_3

END\_LP3:

NEXT:

;Ερώτημα 3

LXI Η,0900Η ; Φόρτωση αρχικής διεύθυνσης

MVI E,FFH ; E = FFH = 255

MVI D,00H ; D = 0

LOOP\_4: MOV A,M ; Από 255 μέχρι και 0

CPI 10H ; A - 10H, CY=?

JC SKIP ; Av CY = 1,  $\delta\lambda\delta$ . A < 10H CPI 60H ; A - 60H, CY=?, Z=0

JZ COUNT ; Av A == 60HJNC SKIP ; Av A > 60H

COUNT: INR D ; D++

SKIP: INX Η ; Επόμενη διεύθυνση μνήμης

DCR E ; E--MOV A,E ; A = E

CPI FFH ; Αν κάνει 0 - 1 γίνεται FF

JZ END\_LP4 ; JMP LOOP 4

END\_LP4: ; **Ερώτημα 4** 

READ AGAIN:LDA 2000H

MOV Ε,Α ; Δημιουργώ αντίγραφο του Α ΑΝΙ 07Η ; Μάσκα τρίτων τελευταίων ψηφίων

CPI 00H ; Αν κανένα από τα 3 τελευατία δεν είναι ΟΝ, σβήσε τα LEDS

JZ DISPLAY OFF

MOV A,E

ANI 04H ; Μάσκα 3ου σημαντικού ψηφίου CPI 04H ; Σύγκτιση με το 00000100

JZ DISPLAY D ; Εμφάνιση του D

MOV A,E

ANI 02H ; Μάσκα 2ου σημαντικού ψηφίου CPI 02H ; Σύγκτιση με το 00000010

JZ DISPLAY\_C ; Εμφάνιση του D

MOV A,E

ANI 01H ; Μάσκα 1ου σημαντικού ψηφίου CPI 01H ; Σύγκτιση με το 00000001

JZ DISPLAY\_B ; Εμφάνιση του Β

DISPLAY OFF: MVI A,FFH ; Απενεργοποίηση όλων των LED

STA 3000H

JMP READ AGAIN

DISPLAY\_B: MOV A,B

CMA ; Αντιστροφή για αρνητική λογική LEDS

STA 3000H

JMP READ AGAIN

DISPLAY\_C: MOV A,C

CMA ; Αντιστροφή για αρνητική λογική LEDS

STA 3000H

JMP READ\_AGAIN

DISPLAY\_D: MOV A,D

CMA ; Αντιστροφή για αρνητική λογική LEDS

STA 3000H

JMP READ AGAIN

**END** 

# Άσκηση 2

Έστω η καθυστέρηση της DELB σε χ ms, τότε θα πρέπει να επαναλαμβάνεται μία διαδικασία καθυστέρησης και ανάγνωσης για 30 sec / x ms φορές. Συγκεκριμένα λοιπόν, στην περίπτωση που η DELB καθυστερεί 1/5 sec, χρειαζόμαστε επανάληψη 150 φορές.

Ο κώδικας μαζί με σχόλια για την ερμηνεία του περιλαμβάνεται στο αρχείο askisi2seira2.8085.

ΙΝ 10Η ; Ορισμός Χρονοκαθυστέρησης στο ζεύγος ΒC

; 1/5 sec = 200ms = 00000000 11001000b

LXI B,00C8H

WAIT FOR ON: LDA 2000H

ANI 80H ; Μάσκα για το MSB

CPI 80H ; Σύγκριση

JNZ WAIT FOR ON

WAIT\_FOR\_OFF: LDA 2000H ; Περίμενε για να γίνει OFF

ANI 80H CPI 00H

JNZ WAIT\_FOR\_OFF; Αν δεν έχει γίνει OFF

LEDS ON: MVI A,00H ; Άναψε τα LEDS

STA 3000H

LOOP\_RESET: MVI E,00H ; E=0, Μετρητής

COUNT TO ON: CALL DELB ; Μετράμε περιμένοντας να δούμε ένα ΟΝ

INR E ; E++

LDA 2000H

ANI 80H ; Μάσκα για το MSB

CPI 80H ; Σύγκριση

JZ COUNT\_TO\_OFF; Αν έγινε ΟΝ συνέχισε τη μέτρηση περιμένοντας για OFF

INR E ; D++ MOV A,E ; A=E CPI 96H ; A == 150?

JZ LEDS OFF ; Σβήσε τα φώτα, πέρασε ο χρόνος

JMP COUNT\_TO\_ON; Συνέχισε τη μέτρηση

COUNT\_TO\_OFF: CALL DELB

INR E ; E++

LDA 2000H

ANI 80H ; Μάσκα για MSB CPI 00H ; Έγινε OFF;

JZ LOOP\_RESET ; Αν έγινε OFF Reset τον μετρητή

MOV A,E ; A=E CPI 96H ; A == 150?

JZ LEDS\_OFF ; Σβήσε τα φώτα, πέρασε ο χρόνος

JMP COUNT\_TO\_OFF ; Συνέχισε τη μέτρηση

LEDS OFF: MVI A,FFH

STA 3000H

JMP WAIT\_FOR\_ON

**END** 

# Άσκηση 3

Ο κώδικας μαζί με σχόλια για την ερμηνεία του περιλαμβάνεται στο αρχείο askisi3seira2.8085.

**IN 10H** 

START: MVI D,00H ; D = 0, register αποτελέσματος

LDA 2000H ; Απομόνωση Α3 ANI 80H ; Μάσκα 1000 0000

MOV B,A; B = A3

LDA 2000H ; Απομόνωση B3 ANI 40H ; Μάσκα 0100 0000

RLC ; Μεταφορά bit μία θέση αριστερά

ΑΝΑ Β ; Υπολογισμός Χ3

RRC ; Μεταφορά στη σωστή θέση

RRC RRC RRC

ORA D ; Τοποθέτηση στο αποτέλεσμα

MOV D,A

LDA 2000H ; Απομόνωση Α2 ΑΝΙ 20Η ; Μάσκα 0010 0000

MOV B,A ; B = A2

LDA 2000H ; Απομόνωση B2

ΑΝΙ 10Η ; Μάσκα 0001 0000

RLC ; Μεταφορά bit μία θέση αριστερά

ΑΝΑ Β ; Υπολογισμός Χ2

RRC ; Μεταφορά στη σωστή θέση

RRC RRC

ORA D ; Τοποθέτηση στο αποτέλεσμα

MOV D,A

LDA 2000H ; Απομόνωση Α1 ΑΝΙ 08Η ; Μάσκα 0000 1000

MOV B,A ; B = A1

LDA 2000H ; Απομόνωση Β1 ΑΝΙ 04H ; Μάσκα 0000 0100

RLC ; Μεταφορά bit μία θέση αριστερά

ORA Β ; Υπολογισμός Χ1

RRC ; Μεταφορά στη σωστή θέση

**RRC** 

ΜΟΥ C,Α ; Αποθήκευση C=X1

ORA D ; Τοποθέτηση στο αποτέλεσμα

MOV D,A

LDA 2000H ; Απομόνωση Α0 ANI 02H ; Μάσκα 0000 0010

MOV B,A ; B = A0

LDA 2000H ; Απομόνωση B0 ANI 01H ; Μάσκα 0000 0001

RLC ; Μεταφορά bit μία θέση αριστερά

ORA B ; Υπολογισμός A0 OR B0 XRA C ; (A0 OR B0) XOR X1


RRC ; Μεταφορά στη σωστή θέση

ORA D ; Τοποθέτηση στο αποτέλεσμα

CMA ; Αντιστροφή για αρνητική λογική LEDS


STA 3000H JMP START

Για τα  $256x4 = 2^8x$  4 bit SRAM ένα δυνατό εσωτερικό διάγραμμα είναι το παρακάτω:



Η είσοδος (CS)' όταν είναι 1 απομονώνει και την είσοδο και την έξοδο. Όταν το (CS)' = 0, αν η το σήμα (WE)' = 0 γίνεται εγγραφή, ενώ αν το (RE)' = 0, γίνεται ανάγνωση. **Σημειώνεται δε, ότι αν είναι ενεργά** ταυτόχρονα τα σήματα εγγραφής και ανάγνωσης, δηλαδή WR' = 0 και RD'=0, αποκλείεται η ανάγνωση και δίνεται προτεραιότητα στη διαδικασία της εγγραφής.

Για την DRAM 512Κχ1, ένα πιθανό διάγραμμα εσωτερικής οργάνωσης είναι το παρακάτω. Για τον προσδιορισμό της διεύθυνσης γίνεται πολυπλεξία του σήματος. Αρχικά, αποστέλλονται τα bits A0-A10 της διεύθυνσης γραμμής με τον παλμό RAS να είναι ενεργός, ενώ στη συνέχεια γίνεται αποστολή των bits A11-A18 με τον παλμό CAS να είναι ενεργός. Η εγγραφή της δυναμική μνημης γίνεται στο αρνητικό μέτωπο του παλμού (W)' ενώ το σήμα (G)' είναι 1. Η ανάγνωση γίνεται στο μέτωπο του παλμού (G)' ενώ η είσοδος (W)' πρέπει να είναι 1.Επιπλέον απαραίτητη είναι η τακτική ανανέωση του περιεχομένου της μνήμης στην περίπτωση που δεν έχουμε συχνή εγγραφή ή ανάγνωση απο αυτή. Η ανανέωση γίνεται ανά γραμμές της μνήμης, συγκεκριμένα ενεργοποιώντας την είσοδο (RAS)' και προσδιορίζοντας την γραμμη της μνήμης που θα ανανεωθεί. Η είσοδος (CAS)' παραμένει ανενεργή.



Τα chips που δίνονται είναι τα παρακάτω:

- 10 Kbytes ROM
  - o 4Kx8bit
  - o 4Kx8bit
  - o 2Kx8bit
- 6 Kbytes RAM
  - o 2Kx8bit
  - o 4Kx8bit


Αν υποθέσουμε ότι οι διευθύνσεις αποδίδονται στα τσιπ της μνήμης με τη σειρά που καταγράφονται στην προηγούμενη λίστα, οι διευθύνσεις που θα αντιστοιχούν στο κάθε τσιπ μνήμης φαίνονται παρακάτω:

Μνήμη	Chips	Πρώτη Διεύθυνση	Τελευταία Διεύθνση		
	4Kx8bit	0000H	0FFFH		
10 Kbytes ROM	4Kx8bit	1000H	1FFFH		
	2Kx8bit	2000H	27FFH		
C.Kh. too DAM	2Kx8bit	2800H	2FFFH		
6 Kbytes RAM	4Kx8bit	3000H	3FFFH		


#### Αντίστοιχα, ο χάρτης μνήμης που προκύπτει είναι:

Διεύθυνση	Δυαδική αναπαράσταση	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0000H	0000 0000 0000 0000	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0FFFH	0000 1111 1111 1111	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1
1000H	0001 0000 0000 0000	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0
1FFFH	0001 1111 1111 1111	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1
2000H	0010 0000 0000 0000	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0
27FFH	0010 0111 1111 1111	0	0	1	0	0	1	1	1	1	1	1	1	1	1	1	1
2800H	0010 1000 0000 0000	0	0	1	0	1	0	0	0	0	0	0	0	0	0	0	0
2FFFH	0010 1111 1111 1111	0	0	1	0	1	1	1	1	1	1	1	1	1	1	1	1
3000H	0011 0000 0000 0000	0	0	1	1	0	0	0	0	0	0	0	0	0	0	0	0
3FFFH	0011 1111 1111 1111	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1

Παρατηρούμε από τον χάρτη μνήμης πως για τον προσδιορισμό των chip στα οποία αντιστοιχεί κάθε μνήμη αρκεί να ελέγξουμε τα bits A11 έως A15



Σημειώνεται ότι γίνεται πολυπλεξία των Α0-Α7 με τα D0-D7 και για αυτό το λόγο χρειάζονται 7 latches, ώστε να λάβουμε τα Α0-Α7.



```
//Πρόβλημα 4.37
module half_adder (output P, G, input A, B);
    xor (P,A,B);
    and (G,A,B);
endmodule

module full_adder (output S, Cout, input A, B, C);
    wire w1, w2, w3;
```

```
half adder HA1 (w1, w2, A, B);
    half_adder HA2 (S, w3, w1, C);
    or (Cout, w2, w3);
endmodule
module 4bit_adder_subtracter (output [3: 0] S, output C,
    input [3: 0] A, B, input M);
    wire [0: 3] w;
    wire [1: 3] c;
    xor X0 (w[0], B[0], M),
       X1 (w[1], B[1], M),
       X2 (w[2], B[2], M),
       X3 (w[3], B[3], M);
    full_adder FA0 (S[0], c[1], A[0], w[0], M),
        FA1 (S[1], c[2], A[1], w[1], c[]),
        FA2 (S[2], c[3], A[2], w[2], c[2]),
        FA3 (S[3], C, A[3], w[3], c[3]);
endmodule
//Πρόβλημα 4.40
module problem_4_40_adder_sub (output [3: 0] S, output C,
    input [3: 0] A, B, input M);
    assign \{C, S\} = M? A - B: A + B;
endmodule
//Πρόβλημα 4.47
module problem_4_47 (output F1, F2, input A, B, C, D);
    //Ορίζουμε την F1 με βάση τους ελαχιστόρους της συνάρτησης
    assign F1 = (\sim A \& \sim B \& \sim C \& D) |//m1
        (~A & ~B & C & D)
                                   //m3
        (~A & B & ~C & ~D)
                                   //m4
        (A & ~B & C & D)
                                   //m11
        (A & B & ~C & ~D)
                                   //m12
        (A & B & ~C & D)
                                   //m13
        (A & B & C & ~D)
                                   //m14
        (A & B & C & D)
                                   //m15
    assign F2 = (~A \& ~B \& ~C \& D) |//m1
                                   //m2
        (~A & ~B & C & ~D)
        (~A & B & ~C & D)
                                   //m5
        (~A & B & C & D)
                                   //m7
        (A & ~B & ~C & ~D)
                                   //m8
        (A & ~B & C & ~D)
                                   //m10
        (A & ~B & C & D)
                                   //m11
        (A & B & ~C & D)
                                   //m13
        (A & B & C & D)
                                   //m15
endmodule
```

```
//Πρόβλημα 6.38 module problem_6_38_a (output [3: 0] A, input [3: 0] I,
```

```
input up, down, load, clk)
   reg [3: 0] out;
   always @ (posedge clk)
    if (load) A <= I;</pre>
    else if (up) A <= A + 4'b0001; //A <= A + 1
   else if (down) A \le A - 4'b0001; //A \le A - 1
    else A <= A;
                                        //Διατήρηση Εξόδου
endmodule
module problem 6 38 b (output [3: 0] A, input [3: 0] I,
    input s1, s0, clk)
    case ({s1, s0})
                                        //Έλεγχος με βάση τα selectors
        2'b00: A <= A + 4'b0001;
                                        //Up
        2'b01: A <= A - 4'b0001;
                                        //Down
        2'b10: A <= I;
                                        //Φόρτωση εισόδου
        2'b11: A <= A;
                                        //Καμία αλλαγή
    endcase
endmodule
//Πρόβλημα 6.39
//Behavioral decription
module problem_6_39 (output [2: 0] count, input clk, reset);
    always @ (posedge clk, negedge reset)
        if (reset == 0) count <= 0; //E\pi\alpha\nu\alpha\phiopá στο 0
        else case (count)
            0: count <= 1;
            1: count <= 2;
            2: count <= 4;
           4: count <= 5;
            5: count <= 6;
            6: count <= 0;
        endcase
endmodule
//Structural description
//Πρόβλημα 8.10
module problem_8_10 (input x, y, clk, reset); //Προσθέσαμε και reset για την επαναφορά
    reg [1:0] next_state, current_state;
    parameter s0 = 2'b00, s1 = 2'b01, s2 = 2'b10, s3 = 2'b11; //Ορισμός σταθερών
    always @ (posedge clk, negedge reset)
       if (reset == 0) current_state <= s0;
                                                        //Επαναφορά στην κατάσταση 00
        else current_state <= next_state;</pre>
                                                       //Μετάβαση στην επόμενη κατάσταση
    always @ (state, x, y) begin //Διαρκής υπολογισμός νέας κατάστασης
        next_state = s0;
        case(current_state)
            s0: if (x==0) next_state = s0; else next_state = s1;
            s1: if (y==0) next_state = s2; else next_state = s3;
```

```
s2: if (x==0) next_state = s0; else if (y == 0) next_state = s2; else next_state = s3;
s3: if (x==0) next_state = s0; else if (y == 0) next_state = s2; else next_state = s3;
endcase
end
endmodule
```

# Άσκηση 7 / Πρόβλημα 6.39

Ειδικά για το ερώτημα αυτό και την μετατροπή ώστε να γίνεται χρήση D Flip-Flop, ακολουθούμε τα παρακάτω βήματα:

Σχηματίζουμε τον πίνακα καταστάσεων:

A[n]	B[n]	C[n]	A[n+1]	B[n+1]	C[n+1]	D <sub>A</sub>	D <sub>B</sub>	D <sub>c</sub>
0	0	0	0	0	1	0	0	1
0	0	1	0	1	0	0	1	0
0	1	0	1	0	0	1	0	0
1	0	0	1	0	1	1	0	1
1	0	1	1	1	0	1	1	0
1	1	0	0	0	0	0	0	0

# ${f \Gamma}$ ια το ${f D}_{{f A}}$ Σχηματίζουμε τον πίνακα Karnaugh

AB\C	0	1
00	0	0
01	1	X
11	0	X
10	1	1

από όπου προκύπτει ότι D<sub>A</sub> = A'B + AB'=A XOR B

# <u> Гіα то $D_B$ </u>

Σχηματίζουμε τον πίνακα Karnaugh


AB\C	0	1
00	0	1
01	0	X
11	0	X
10	0	1

από όπου προκύπτει ότι Db= C

 ${\color{red} {\bf \Gamma}}{{\bf I}}{\alpha} \ {\color{red} {\bf T}}{\bf o} \ {\color{red} {\bf D}}_{\underline c}$  Σχηματίζουμε τον πίνακα Karnaugh

AB\C	0	1
00	1	0
01	0	X
11	0	X
10	1	0

από όπου προκύπτει ότι Dc = B'C'= (NOT B) AND (NOT C)



```
module D_FF (Q, Q_inv, D, Clk);
      output Q, Q_inv;
      input D, Clk;
      reg Q, Q_inv;
      always @ (posedge Clk)
              Q \leftarrow D;
              Q_{inv} \leftarrow Q;
endmodule
module prob_6_39 ( output A, B , C, input Clk);
      wire Da, Dc, B_inv, C_inv;
      xor (Da, A, B);
      and (Dc, B_inv, C_inv);
      D_FF (A, A_inv, Da, Clk );
      D_FF (B, B_inv, C, Clk );
      D_FF (C, C_inv, Dc, Clk);
endmodule
```