


Logik

A	B	<u>AB</u>	<u>AND</u>
0	0	0	
0	1	0	
1	0	0	
1	1	1	

Vereinigung



Binär

$$\text{Dec.} \rightarrow \text{Bin.}: \\ 5 : 2 = 2 \quad R_1 \uparrow = 101 \\ 2 : 2 = 1 \quad R_0 \\ 1 : 2 = 0 \quad R_1$$

Bin. \rightarrow Dec.:


$$\begin{array}{cccc} 1 & 0 & 1 & 1 \\ \uparrow & \uparrow & \uparrow & \uparrow \\ 2^3 & 2^2 & 2^1 & 2^0 \end{array} = 1 \cdot 2^3 + 0 \cdot 2^2 + 1 \cdot 2^1 + 1 \cdot 2^0 = 8 + 0 + 2 + 1 = 11$$

$$\begin{array}{r} 1011_2 \\ + 111_2 \\ \hline 1110_2 \end{array}$$

$$\begin{array}{r} 1011_2 \\ - 111_2 \\ \hline 100_2 \end{array}$$

$$\begin{array}{ll} 0+0=0 & 0-0=0 \\ 0+1=1 & 0-1=-1 \\ 1+0=1 & 1-0=0 \\ 1+1=10 & 1-1=0 \end{array}$$

A	B	<u>A+B</u>	<u>OR</u>
0	0	0	
0	1	1	
1	0	1	
1	1	1	



A	$\neg A$	<u>NOT</u>
0	1	
1	0	

$$A \xrightarrow{\text{Not}} \neg A$$

A	B	<u>\overline{AB}</u>	<u>NAND</u>
0	0	1	
0	1	0	
1	0	0	
1	1	0	

$$A \overline{\wedge} B \equiv \neg(A \wedge B)$$

A	B	<u>$\overline{A+B}$</u>	<u>NOR</u>
0	0	1	
0	1	0	
1	0	0	
1	1	0	

$$A \overline{\vee} B \equiv \neg(A \vee B)$$

A	B	<u>$A \oplus B$</u>	<u>XOR</u>
0	0	0	
0	1	1	
1	0	1	
1	1	0	

Signed magnitude 1Bit Vorzeichen

1s Complement

1. Bit ist das Vorzeichen: $0 \equiv +, 1 \equiv -$
negative Zahlen: positive Darstellung invertieren:
 $+4 = 0100 \rightarrow -4 = 1011$ Achtung: $+0 = -0: 0000 = 1111$

$$-4+6 = +2: 1011$$

$$+0110$$

$$111$$

$$0001 = 1_0 \neq +2$$

$$1 + 0010 (= 2_10) \checkmark$$

2s Complement

negative Zahlen haben auch führende Null.

Dez. \rightarrow 2s Com.:

1) Absoluten Betrag in Binär umwandeln

2) Wenn negative Zahl:

a) Invertiere

b) 1.₀ addiere ($+00\dots 1$) $\cdot 01010 = 1 \cdot 2^3 + 1 \cdot 2^1 = 10$

2s \rightarrow Dez.:

1. Bit (MSB) hat den 2^x Stellenwert, nur negativ. Rest normal:

$$111010 \Rightarrow -16 + 1 \cdot 2^3 + 1 \cdot 2^1 = -6$$

$$1 - 2^4 = -16$$

Addition ganz normal. Subtraktion wird als Addition angesehen: $-4 - 5 = -4 + (-5)$. Achtung: es kann eine zusätzliche Bit im "Überlauf" holen, dieses ignoriert \rightarrow nicht zwingend Overflow!
8bit: $-128 \dots 127$, 16bit: $-32768 \dots 32767$, 32bit: $-2147483648 \dots +2147483647$.

$$\text{Boolean Alg.: } \cdot (B \cdot C) + (B \cdot \bar{C}) = B \quad \cdot (B + C) \cdot (\bar{B} + \bar{C}) = B \quad \cdot (B \cdot C) + (\bar{B} \cdot D) + (C \cdot D) = B \cdot C + \bar{B} \cdot D$$

$$\cdot B \cdot (B+C) = B \quad \cdot B + (B \cdot C) = B \quad \cdot (B+C) \cdot (\bar{B} + D) \cdot (C + D) = (B+C) \cdot (\bar{B} + D)$$

$$\cdot (\text{De Morgan}) \quad \overline{B_1 \cdot B_2 \cdot B_3 \cdot \dots} = (\overline{B_1} + \overline{B_2} + \dots) \quad \cdot (\text{De Morgan}) \quad \overline{B_0 + B_1 + B_2 + \dots} = (\overline{B_0} \cdot \overline{B_1} \cdot \dots)$$

Boolean Equations

Minterm (Sum-of-Products):

Zeilen in Wahrheitstabelle, die 1 sind.

A	B	<u>Y</u>	<u>minterm</u>
0	0	0	$\overline{A} \overline{B}$
0	1	1	$\overline{A} B$
1	0	0	$A \overline{B}$
1	1	1	AB

Maxterm (Product-of-Sums):

Zeilen in Wahrheitstabelle, die 0 sind.

A	B	<u>Y</u>	<u>maxterm</u>
0	0	0	$A + B$
0	1	1	$A + \overline{B}$
1	0	0	$\overline{A} + B$
1	1	1	$\overline{A} + \overline{B}$

Regeln:

• in den Quadranten sind nur 1'en oder X'en

• Ziel: minimale # Quadrate und alle 1'en sind in welchen


• Jedes Quadrat hat

2^x 1'en / X'en (also 1, 2, 4)




• Quadrate können über die Grenzen sich "dehnen"

• 1'en / X'en dürfen in mehreren Quadranten sein, wen


• Bis 4 Variablen brauchbar



Cmos



NAND-Gate:




" \downarrow ": Ground (=0)

" \perp " / " $\overline{\perp}$ " / " \top "

Spannungsgelenk (=1)

Multiplexer



Fixed - Point Number system

Haben ein imaginäres "Komma". Z.B.: 4 Bit Integer 4 Bit Fraction: $0.1101100 = 2^2 + 2^1 + 2^{-1} + 2^{-2} = 6,75$
Für negative Zahlen kann 1's/2's Complement verwendet werden.

Floating - Point Number system

Entspricht der wissenschaftlichen Schreibweise von Zahlen: $\pm M \cdot B^E$. Es hat also ein Vorzeichen (Sign, S), Basis (B), Mantissa (M), Exponent (E). Basis ist 2 für Computer. 32 Bits haben 1 Bit für Vorzeichen, 8 Bit Exponent, 23 Bit Mantissa. In der Binären Schreibweise wird die führende 1 der Mantissa nicht gespeistet, da sie immer da ist: $228_{10} = 11100100_2 \times 2^0 = 1.1100100 \times 2^7 \Rightarrow E=7_{10}=111_2$, $M=1100100$, $S=0$. Der Exponent muss auch negative Zahlen erlauben.

Dafür wird ein Bias von 127 verwendet:
 $7+127=134 \Rightarrow E=10000110_2 = 7$ als E
 $-4+127=123 \Rightarrow E=01111011_2 = -4$ als E

Full Adder

Hat zusätzlich noch ein Cin:

Cin	A	B	S	Cout	A	B
0	0	0	0	0	1	1
0	0	1	1	0	1	0
0	1	0	1	0	0	1
0	1	1	0	1	1	0
1	0	0	1	0	1	1
1	0	1	0	1	0	1
1	1	0	0	1	0	1
1	1	1	1	1	1	1

Für ein n-Bit Adder werden diese 1-Bit Adder in Serie geschaltet, wobei Cout zusätzlich noch zur nächsten Stelle addiert wird:
 $A_0 + B_0 \Rightarrow C_{out} \Rightarrow A_1 + B_1 + C_{out} \dots$

Carry - lookahead Adder

Der n-Bit Adder wird in kleinere Blöcke aufgeteilt. Zum Beispiel ein 32 Bit in 8 4-Bit Adder. Jede Gruppe produziert zusätzlich ein "propagate" (P) und ein "generate" (G) Signal. P bedeutet, dass die Gruppe ein Carry-Out produziert (=1), wenn das Carry-In = 1 ist. G ist gegeben, wenn die Gruppe 20 oder 20 ein Cout produziert (=1). Carry-Out für i-te Spalte: $C_i = G_i + P_i \cdot C_{i-1}$, $G_{3:0} = G_3 + P_3 \cdot (G_2 + P_2 \cdot (G_1 + P_1 \cdot G_0))$, $P_{3:0} = P_3 \cdot P_2 \cdot P_1 \cdot P_0$, $C_i = G_{i-1} + P_{i-1} \cdot C_j$.

Memory Performance:

$$\begin{aligned} \text{Miss-Rate} &= \frac{\# \text{Misses}}{\# \text{Memory Accesses}} = 1 - (\text{Hit-Rate}) \\ \text{Hit-Rate} &= \frac{\# \text{Hits}}{\# \text{Memory Accesses}} = 1 - (\text{Miss-Rate}) \end{aligned}$$


Hit: Daten Anfragen, die im Cache gefunden werden

Miss: " - ". Daten wurden nicht im Cache gefunden \rightarrow müssen in Hauptspeicher / HDD gesucht werden \rightarrow sehr langsam.

$$\text{Average memory access time (AMAT)} = t_{\text{cache}} + \text{MissRate}_{\text{cache}} \cdot t_{\text{main Memory}} + \text{MissRate}_{\text{main Memory}} \cdot t_{\text{Virtual Memory}}$$


$t_{xy} \equiv$ Zugriffzeit auf "XY"

Noise Margin Um die richtige Werte zu erhalten, muss enthalten werden welcher Bereich einer 1 und welcher einer 0 entspricht. Da durch Änderungen könnte diese Werte variieren können erlaubt man eine gewisse Noise:



Adders

Half Adder




S ist das Resultat der Addition, Cout ist wahr, wenn einen Carry haben (also $A=B \neq S=0$, Cout = 1). Für n-Bit Addition werden solche 1-Bit Adder in Serie geschaltet, wobei Cout zusätzlich noch zur nächsten Stelle addiert wird:
 $A_0 + B_0 \Rightarrow C_{out} \Rightarrow A_1 + B_1 + C_{out} \dots$

Ripple - Carry Adder

n-Bit Adder bestehend aus n Full Adder. Cout wird jeweils an der nächsten Stelle angeschlossen

Der Delay wächst direkt mit der Anzahl Bits.




- Address: Adresse
- Mem Write = 0 \Rightarrow Read
- Write Data: Data to write
- = 1 \Rightarrow Write
- Read Data: Requested Data

$t_{Virtual Memory}$)

Cache besteht aus "Sets", die 1-n Datenblöcke aufnehmen. Zu den Daten wird jeweils ein "Tag" der Adresse zu den Daten gespeichert und ein Bit-Flag "V" für "Valid".

Multi-way Set Associative Cache
Jede Adresse ist immer noch einem bestimmten Set zugewiesen, kann aber in einem der N Blöcke des Sets liegen. Dabei wählt ein Multiplexer den richtigen Block aus bei einem Hit (Adresse = Tag, Valid=1).





Memory Arrays

Bei einer N-Bit Adresse hast es 2^N Zeilen und bei M-Bit Datengröße M Spalten.

RAM: "volatile": flüchtig
ROM: "nonvolatile" nicht flüchtig


D Latch



Finite State Machines (FSM)
Hat N Inputs, N Outputs und k Bits. Es hat also $\leq 2^k$ einzigartige Zustände.

Moore machines

Output basiert nur auf dem aktuellen Zustand.



Zusätzliche Tabellen

State	Inputs		Next state
	A	B	
S0	0	0	S0
S1	0	1	S0
S0	1	0	S1

→ oder mit State encoding

00	0	0	00
01	0	1	00
00	1	0	01

Bei Moore ohne Output (wichtig!). Bei Mealy noch extra Spalte mit Output!

Direct Mapped Cache

Jede Memory-Adresse wird ein festes Set "zugeordnet". Mehrere Adressen teilen sich ein Set (wie bei Hashtabellen). Zum Beispiel werden die Bits 4:2 der Adresse verwendet um das dazugehörige Set zu finden. Set hat nur 1 Datablock.


Fully Associative Cache

Nur 1 Set mit B Ways - also B Blöcken. Es müsste also B Tags bei einer Anfrage geprüft werden.

Übersicht Direct Mapped Cache braucht am wenigsten Hardware. Dann Multi-Way und am Meisten braucht der Fully Ass.. Die # Misses bzw. Konflikten ist gerade anders nun. Fully Asso. eher für sehr kleine Caches.

Die Blockgrößen sind meist mehr als 1 Word. Dadurch wird benachbarter Speicher auch in den Cache geladen. Chancen sind gross, dass dieser benötigt wird!


Latches / Flip-Flops SR Latch



S	R	Q	Q-bar
0	0	Q vorher bzw. Q vorher	1
0	1	0	1
1	0	1	0
1	1	0	0

D Flip-Flop

Kopiert D nach Q beim Ansteigen des CLK.



Registers werden aus mehreren D Flip-Flops gebaut. Jedes speichert 1 Bit des Registers

Mealy machines

Output basiert auf aktuellem Zustand und dem aktuellen Input



State Encoding (State Binär)

State	Encoding
S0	00
S1	01
S2	10

Output Encoding

Output	Encoding
grün	00
rot	01
blau	10

Output Table

State	Outputs
S0	01
S1	10
S2	00

c) Bei Moore:

- State Transition Tabelle machen
- Output Tabelle

f) Schaltplan zeichnen

Vorgehen

- Inputs / Outputs identifizieren

b) State Transition

Diagramm Skizzieren
 $(0 \rightarrow 0)$
 $(0 \rightarrow 1)$


- Diagramm Skizzieren
- Boolische Gleichungen für nächsten State und Output schreiben

c) Kombinierte Tabelle machen (State Transition und Output)


- ... optional, wenn verlangt:

d) State Encoding wählen

- propagation delay (t_{pd}): maximale Zeit, bis der Output auf den Inputwechsel reagiert
- contamination delay (t_{cd}): minimale Zeit, bis irgend ein Output sich ändert



Für eine komplexe Schaltung muss man für t_{pd} den zeitlich längsten Pfad. Für t_{cd} den zeitlich kürzesten



wenn $D = 1 \rightarrow 0$
und $D = 0 \rightarrow 1$, wenn Rest schon 1 ist.

$$\Rightarrow t_{pd} = 3t_{pd\text{-and}} + t_{cd} = t_{cd\text{-and}}$$

System Timing


T_c ist die Zeit zwischen zwei "rising edges" des "Clock". $f_c = 1/T_c$ ist die Frequenz. $T_c \geq t_{pd} + [\text{Setup Zeit}]$

Parallelism


Johens: Gruppe von Eingaben, die verarbeitet werden zu Ausgabe. **Throughput**: Anzahl Johens, die verarbeitet werden können pro Zeiteinheit. Mehrere Johens gleichzeitig zu verarbeiten heißt Parallelität.

Spatial parallelism: Kopieren der Hardware verschiedener mehrerer Johens gleichzeitig. **Temporal parallelism**: Aufteilen in Schritte, diese zum Teil gleichzeitig abarbeiten auf gleicher Hardware \Rightarrow auch als "Pipelining" bezeichnet. Dazu werden Register eingesetzt zwischen Teilstücken der Schaltung. Diese speichern die Zwischenergebnisse für nächste CLK-Zyklus. Bei L das längste Stück, dann ist der Throughput einer Pipeline-Konstruktion $\frac{f_c}{L}$.


MIPS Es werden 5 Stages eingesetzt: Fetch, Decode, Execute, Memory, Writeback. **Fetch**: Instruktion aus Memory lesen. **Decode**: Control-Signal aus Instruktion erzeugen. **Execution**: Aushörfen mit dem ALU. **Memory**: Lesen/Schreiben vom/Lois Memory. **Writeback**: Resultat ins Register schreiben wenn nötig. Beispiel:



Setup Time Constraint



Hold Time Constraint



Hazard: wenn eine Instruktion auf eine vorherigen basiert, die noch nicht so weit ist im pipelined Processor. Mit **Forwarding** können Hazards gelöst werden bei denn der Source einer Destination ist einer vorher (noch laufende) gestarteten Instruktion. Durch eine Hazard-Detection Unit wird so ein Fall erkannt. Durch Multiplexer werden die Source-Daten nicht aus dem Memory geladen, sondern dem richtigen Register mit dem Zwischenresultat des vorhergehenden Instruktion. Funktioniert nicht immer! Dann wird ein **Stall** gemacht. Die Instruktion bleibt im aktuelle Abschnitt, bis die Daten verfügbar sind.


Assembly: Instruction Types: Alle 32 bit lang

R-Type: register-type. op (6 bit) | rs (5 bit) | rt (5 bit) | rd (5 bit) | shamt (5 bit)
funct (6 bit) op: operation code, rs + rt: source register, rd: destination reg., shamt: für shift Operationen (amount of shift), für nicht shift operationen = 0, funct: gehört, wie opcode, zur Instruktion. op + func \rightarrow operation "ID"

I-Type: immediate-type. op (6 bit) | rs (5 bit) | rt (5 bit) | imm (16 bit)
op: operation code, rs: source register, imm: "source": direkter Wert als Quelle, rt: destination register oder als weiterer source register

J-Type: jump-type. op (6 bit) | addr (26 bit) op: opcode, addr: Adresse

Examples: add \$s0, \$s1, \$s2 R-Type



Stack: Last-in-first-out queue. add: "push", get: "pop". Jede Funktion muss vor dem Ende ihren allozierten Speicher wieder freigeben. MIPS-Stack wächst nach unten. Bsp zeigt auf den zuletzt allozierten Speicher. Schritte eines Prozedur: 1) Platz auf Stack besorgen für Register, die zu speichern sind 2) Registerwerte auf Stack speichern 3) Unterprozedur ausführen mit Hilfe der Register 4) Originalwerte vom Stack wieder herstellen 5) Platz freigeben auf Stack.

Bubble Pushing: vom Output anfangen und zum Eingang gehen.

$$\Rightarrow \text{D} \Rightarrow \text{D} \quad \text{D} \Rightarrow - \text{ (not not)} \quad \Rightarrow \text{D} \Rightarrow \text{D} \quad \text{D} \Rightarrow -$$

Shifters Logic shifter: $11001 \gg 2 = \underline{\underline{00}}110$, $11001 \ll 2 = 00\underline{\underline{100}}$

Arithmetic shifter: $11001 \ggg 2 = \underline{\underline{11}}110$, $11001 \lll 2 = 00100$

Array auf Stack

array[4] C
...
...
...
array[0] C
load `array[0]` to \$t1. \$s0 ist baseadresse des Arrays:
'lw \$t1, 0(\$s0)' . `array[2]` in \$t2 laden:
'lw \$t2, 8(\$s0)'
 $\hookrightarrow 2 \cdot 4\text{-bit}$

Register bei Routinen: Preserved: Aufrufende muss diese sich merken (auf Stack legen) Non-preserved: Aufrufende muss diese sich merken

Verilog:

Modul: module [name](a, b, c, y);
input a;
input b;
input c;
output y;
// code
endmodule

Always:

always @ ([Liste für Reaktionsauslöser])

begin
// code
end

\hookrightarrow "posedge clk" (clk Parameter / Input des Moduls!)
"negedge clk"
 \hookrightarrow posedge: $0 \rightarrow 1$, negedge: $1 \rightarrow 0$
"clk" immer: $0 \rightarrow 1$ und $1 \rightarrow 0$

// code; Signale zugewiesen in einem Alwaysblock haben "reg"
Keyword und Zuweisung ist "c=": output reg y;
im always Block: $y \leftarrow 1;$

If If [Bedingung] then
// code
else
// code
end

case case (input)
0: // code;
1: // code;
...
default: // code;
endcase

Program Execution Time = (# Instructions) · (cycles/instruction) (seconds/cycle)
= # Instructions · CPT · Tc

Single-cycle: $T_c = t_{pcq_pc} + t_{mem} + \max(t_{RFread}, t_{sext} + t_{mux}) + t_{ALU} + t_{mem} + t_{mux} + t_{RFsetup}$

$$CPI = 1$$

Multi-cycle: $T_c = t_{pcq} + t_{max} + \max(t_{ALU} + t_{mux}, t_{mem}) + t_{setup}$, CPI > 1