Taller de Caché

Organización del Computador 1

Primer Cuatrimestre 2019 - Turno Mañana

1. Introducción

El presente taller consiste en una serie de ejercicios donde se deberá realizar el seguimiento del estado de diferentes tipos de caché. Se cuenta con un simulador de caché que podrá utilizarse para validar los resultados. Luego, se implementará una nueva política de desalojo dentro del simulador y se realizarán comparaciones.

2. El simulador

from cache import *

Para el taller implementamos una versión super beta de un simulador de Caché que implementa los tipos de caches posibles y que se puede descargar de la página de la materia. Este simulador tiene la restricción de que la memoria siempre direcciona a **palabra**.

Para utilizar el simulador se debe descargar el archivo cache.py y desde una consola —en el directorio donde se encuentra cache.py— ejecutar las siguientes instrucciones para abrir la consola interactiva de Python e importar todas las clases del simulador:

```
# Abre una nueva sesion interactiva de Python
ipython
# Luego, dentro de la consola de Python,
# importar las clases del simulador
```

2.1. Clases de Cache implementadas

CacheCorrespondenciaDirecta

Esta clase simula una Caché de correspondencia directa. Sus parámetros son:

- memory: Lista de enteros que representan el contenido de la memoria
- cacheSize: Tamaño de la caché (cantidad de unidades direccionables)
- nLines: Número de líneas de la caché

Ejemplo: para crear un simulador de caché de correspondencia directa con tamaño de caché de 64 bytes, dos líneas y memoria principal de 1 KB direccionable a byte con todos ceros, se debe hacer:

■ CacheTotalmenteAsociativa

Esta clase simula una Caché totalmente asociativa y como parámetros toma:

- memory: Lista de enteros que representan la memoria
- cacheSize: Tamaño de la caché (cantidad de unidades direccionables)

- nLines: Número de líneas de la caché
- cacheAlg: Función que implementa el algoritmo de sustitución

Ejemplo: para crear un simulador de cache totalmente asociativa con tamaño de cache de 32 bytes, 4 líneas, algoritmo de sustitución FIFO y memoria principal de 1 MB direccionable a byte con todos ceros, se debe hacer:

CacheAsociativa_NWays

Esta clase simula una Caché asociativa de N vías y toma como parámetros:

- memory: Lista de enteros que representan la memoria
- cacheSize: Cantidad de bytes de la caché
- \bullet nWays: Cantidad de vías
- nSets: Cantidad de sets
- cacheAlg: Función que implementa el algoritmo de sustitución

Por ejemplo, para crear un simulador de caché asociativa de 4 vías de tamaño de cache de 64 bytes, 2 sets, algoritmo de sustitución MRU y memoria principal de 1 MB con todos ceros, se debe hacer:

2.2. Métodos implementados

Cada clase de caché simulada tiene algunos métodos implementados.

```
miCache.fetch(address)
```

Este método simula un pedido a memoria, toma como parámetro la dirección o address del dato a buscar y devuelve dicho valor.

print(miCache)

Imprime el estado actual de la cache.

```
miCache.infoCache(line=N)
```

Permite inspeccionar el contenido de la línea N de cache, direcciones que abarca, etc.

miCache.mostrarLog()

Muestra el historial de operaciones realizadas por la cache (miss o hit producido por cada fetch).

miCache.hitRate()

Devuelve la tasa de hits

2.3. Ejemplo de uso

A continuación presentamos un ejemplo de uso de una cache asociativa, para una memoria de 16 direcciones con direccionamiento a byte.

0000	0001	0010	0011
0x00	0x0A	0x00	0x00
0100	0101	0110	0111
0x00	0x00	0x0F	0x00
1000	1001	1010	1011
0x00	0x00	0x05	0x00
1100	1101	1110	1111
0x00	0x00	0x00	0x00

	Indice							
TAG	00	01	10	11				
-	-	-	-	-				
-	-	ı	ı	ı				

Cache

Memoria

```
from cache import *
# Esto es un comentario en python
# Creamos una memoria de solo 16 bytes
memory = [0x00,0x0A,0x00,0x00]
         0x00,0x00,0x0F,0x00,
          0x00,0x00,0x05,0x00,
          [00x0,0x00,0x00,0x00]
# Creamos la memoria cache
miCacheAsociativa = CacheTotalmenteAsociativa(
                      memory=memory, cacheSize=8,
                       nLines=2, cacheAlg=FIF0)
# Imprimo el estado actual de la cache
print(miCacheAsociativa)
    -----Step:-1-----
# |
                Invalido
# |
                Invalido
#Hit rate: -
# Me fijo el historial de accesos
miCacheAsociativa.mostrarLog()
# No muestra informacion porque aun no hubo accesos
```

La cache almacena un valor **step**, que aumenta cada vez que se hace un fetch, permitiendo de este modo tener un registro de cada paso de la ejecución de la caché desde su creación. Como todavía no se realizó un fetch, este valor es -1 y mostrarLog no muestra información.

A continuación, hacemos un fetch de la dirección 0x1. El estado de la cache actual será entonces:

	Indice						
TAG	00	10	11				
00	0x00	0x0A	0x00	0x00			
-	-	-	-	-			

Cache

```
# Accedo a la direccion 0x1 y obtengo el dato correspondiente
miCacheAsociativa.fetch(0x01)
# OxOA
# Veo como cambio la cache
print(miCacheAsociativa)
   -----Step:0-----
     Tag:0 First:0 Change:0
Invalido
#|
#|
#Hit rate: 0.0
# Me fijo el historial de accesos
# y veo que se produjo un miss
miCacheAsociativa.mostrarLog()
#|
    Step: 0 | Miss | Linea: 0 | Direccion: 1 |
# Y miro el contenido de la linea O
miCacheAsociativa.infoCache(line=0)
#Linea 0:
#Dir. pedida 1
#Valido True
#Tag 0
#Step 1st use 0
#Step change 0
#Linea (Dir. Memoria y contenido):
#| 0x0 | 0x1 | 0x2 | 0x3 |
#| 0 | 10 | 0 | 0 |
```

Y ahora cargamos otra dirección más, que producirá otro miss.

	Indice						
TAG	00	01	10	11			
00	0x00	0x0A	0x00	0x00			
10	0x00	0x00	0x05	0x00			

Cache

```
# Hago el fetch
miCacheAsociativa.fetch(0xA)
# 0x5

# Me fijo como quedo la cache
print(miCacheAsociativa)
# ------Step:1------
#| Tag:0 First:0 Change:0 |
#| Tag:2 First:1 Change:1 |
```

3. Ejercicios

3.1. Ejercicio 1 - Seguimiento de Caché

3.1.1. Caché de correspondencia directa

Considerar la máquina de ORGA1 (palabras y direccionamiento de 16 bits, memoria de 128 KB), y con una memoria caché de correspondencia directa de 128 B con líneas de 32 B.

Suponiendo que la caché comienza vacía, determinar para la siguiente lista de accesos si se produce un hit o un miss en la caché completando la siguiente tabla.

Se accede a las siguientes direcciones de memoria en este orden:

0x	0009	0x00)1D	0x000A	0x0101	0x0	0113	0x(000A	0x001E	0x010	2	0x0114	Ĺ
	Direc	ción	Tag	Linea (<i>bits</i> /decim	nal)	India	ce	Direcc	iones de la	línea	Hi	it/Miss]
	0x0	009												
	0x00)1D												
	0x00)0A												
	0x0	101												
	0x0	113												
	0×00)0A]
	0x00)1E												
	0x0	102												1
	0×0	114												1

NOTA: completar la tabla manualmente, sin utilizar el simulador. Una vez completa, verificar los resultados con el mismo.

UTILIZACIÓN DEL SIMULADOR

Para validar las respuestas es posible utilizar el simulador.

Para crear la cache, tener en cuenta que el simulador maneja todos los tamaños en palabras. Para inicializar la memoria, utilice la siguiente función.

```
memoria = list(range(0, tamanio))
```

Para visualizar los campos que utiliza la caché para una direccion de memoria en particular, es posible utilizar la función getFields(address)

```
# muestra los campos de cache usados # para la dirección de memoria 0x0009 miCache.getFields(0x0009) # te regalamos una solución =) # tag: 0 set: 0 index: 9
```

3.1.2. Caché completamente asociativa

Utilizando el simulador y la misma lista de accesos a memoria que en el punto anterior, complete la siguiente tabla utilizando a una memoria caché completamente asociativa de 128 B, líneas de 32 B y una política de desalojo FIFO.

Dirección	Tag	Indice	# Linea	Direcciones de la línea	Hit/Miss
0×0009					
0×001D					
0×000A					
0×0101					
0×0113					
0×000A					
0×001E					
0×0102					
0×0114					

- a) ¿En qué casos funciona mejor una memoria completamente asociativa frente a una de correspondencia directa? Dé un ejemplo.
- b) ¿Qué pasa si sólo uso caché para los datos? ¿Y si sólo la uso para el código?

Charles sint 1
Checkpoint 1

3.2. Ejercicio 2 - Políticas de desalojo

En este ejercicio queremos evaluar el impacto de usar distintas políticas de desalojo.

3.2.1. Implementación de LRU

El simulador permite configurar las memoria caché para que utilice diferentes políticas de desalojo. Actualmente se encuentran implementadas las políticas FIFO y RANDOM. Puede verse su implementación en el archivo politicas.py

Para implementar una política se utilizan los siguientes atributos asociados a una línea (o set/vía) de cache:

- valid: Es un flag que establece si la línea es válida o no
- stepChange: Guarda en que step se accedió por última vez una línea
- stepFirstUse: Guarda en que step se cargó en la cache esta línea
- address_req: Guarda la dirección que se pidió para llenar esta línea
- mem: Guarda los valores de memoria que se almacenaron en esta línea
- a) Utilizando las políticas ya existentes en el simulador, implemente una nueva política: Least-Recently-Used (LRU) que desaloje la línea que fue utilizada hace más tiempo.
- b) **Opcionalmente**, implemente también la política MRU (Most-Recently-Used). Como ejemplo, pueden observar la implementación de la política FIFO en politicas.py.

3.2.2. Hit Rate

Para analizar el comportamiento de la cache utilizando las distintas políticas existentes, podemos medir el *hit rate* que se obtiene para una serie de accesos a memoria. Para ello, tomaremos los accesos producidos por dos variantes de un mismo algoritmo, que se encarga de recorrer una matriz cuadrada y realizar una cierta operación. A continuación, podemos ver el pseudo-código de cada caso:

```
<operaciones>
for i in range(64):
   for j in range(64):
      <operaciones con acceso a matriz(i,j)>
      <mas operaciones con acceso a matriz(i,j)>
      <otras operaciones>
```

```
<operaciones>
for i in range(64):
   for j in range(64):
      <operaciones con acceso a matriz(i,j)>
      <operaciones con acceso a matriz(j,i)>
      <otras operaciones>
```

Los accesos a memoria asociados a cada ejecución se encuentran en los archivos benchmark_matrix_igual.list y benchmark_matrix_mix.list, respectivamente.

Para evaluar el hit rate asociado a cada secuencia de accesos, tras inicializar la cache con la configuración correspondiente, utilizar la función fetchFrom, que toma como parametro el nombre de un archivo y ejecuta fetch para cada una de las direcciones definidas en el archivo y luego calcular el $hit\ rate$ utilizando hitRate.

```
# Traigo de memoria todas las direcciones
# en el orden definido en el archivo elegido
miCache.fetchFrom('benchmark_matrix_igual.list')
# Corroboro el hitRate de la cache
miCache.hitRate()
```

Para una configuración de memoria de 128KB y una caché totalmente asociativa configurada como en el ejercicio anterior, se pide:


- a) Medir el hit rate que se produce para ambos códigos, con las políticas FIFO, RANDOM y LRU.
- b) Explique la diferencia de performance de la cache encontrada entre ambos códigos, independientemente de la política utilizada.
- c) Explique cuál es el beneficio que obtiene entre utilizar FIFO y LRU, tras analizar el hit rate en ambos casos.

— Checkpoint 2 —

3.3. Ejercicio 3 - Análisis de Caché

Si quisiéramos decidir qué cantidad de líneas ponerle a nuestra caché, podemos utilizar el simulador para verificar el comportamiento esperado de antemano. Por ejemplo, se pueden graficar los resultados del hit rate para una serie de accesos a memoria (representativos de un código típico), mediante el siguiente código:

```
from cache import CacheCorrespondenciaDirecta
import numpy as np
import pylab
# Correspondencia directa, vario distintas lineas
# y guardo el hit rate para cada configuracion
# usando la secuencia de fetchs definida en benchmark.list
lines = [1, 2, 4]
                   # Poner el numero de lineas a testear
res = []
for l in lines:
    ca = CacheCorrespondenciaDirecta(
                                memory = list( range(0, 2**16)),
                                cacheSize=128, nLines=1)
    ca.fetchFrom('benchmark.list')
    res.append(ca.hitRate())
    print(("Lineas:", 1, "HitRate:", ca.hitRate()))
# res tiene los distintos valores de
# hit rates para cada configuracion
# uso pylab para plotear
pylab.plot(lines, res, '.-', lw=2,
           label='CacheCorrespondenciaDirectau-uFIF0')
pylab.title('Cache_Correspondencia_Directa', size=16)
pylab.xlabel('Lineas', size=16)
pylab.ylabel('Hit Rate', size=16)
pylab.xlim([0, np. max(lines)])
pylab.xticks(size=16)
pylab.yticks(size=16)
pylab.show()
```



■ A partir del resultado que se observa, ¿se puede decir que a mayor cantidad de lineas, mejor funcionamiento de la cache? ¿Para verificar su hipótesis, que pasa si tenemos más de 16 líneas (nota: al menos debe quedar un bit para índice)? Explique qué sucede.

3.4. Ejercicio 4

3.4.1. Opcional – Seguimiento de código

Se tiene un programa que realiza la suma de los elementos de un vector. Para este ejercicio, el vector es de solo 3 posiciones y deberá realizar el seguimiento de la suma de los primeros 2 valores.

Debe realizarse el seguimiento para una memoria caché de correspondencia directa y otra asociativa con política FIFO, ambas de 2 líneas y 4 palabras por línea, con direccionamiento a 2 bytes.

Algoritmo

- 1: $suma \leftarrow 0$
- 2: para i de 1 hasta n hacer
- $suma \leftarrow suma + vector_i$
- 4: fin para

vector:	DW 0x000F DW 0x003D		0000	0001	0010	0011
	DW 0x0034		0x000F	0x003D	0x0034	0x0000
suma:	DW 0x0000		0100	0101	0110	0111
inicio:		; contador=3 ; puntero : Sumar16	mov r0	0x0003	mov r1	vector
ciclo:	MOV R1, vector ADD [suma], [R1]		1000	1001	1010	1011
010101	ADD R1, 0x0001	; avanzar	add	suma	r1	add r1
	SUB RO, 0x0001	; contador-1	1100	1101	1110	1111
JNE ciclo DW 0x0000		; repetir	0x0001	sub r0	0x0001	jne ciclo
	DW OYOOO	; Explotar	I	Programa	en memo	ria

Programa en assembler

Programa en memoria

- a) Calcule el hit rate para cada memoria
- b) Analice los comportamientos de ambos tipos de memorias para este programa. ¿Qué hubiera ocurrido con el hit rate entre ambas memorias si leyera un vector de más posiciones?
- c) ¿Qué tiene de particular la remoción de las líneas en la caché asociativa? ¿Se te ocurre alguna manera simple de implementar (hardware) la política FIFO si y solo si no hubiera líneas inválidas?