2. Hardwareentwurf -- die Disziplinen

Zur Vorlesung Rechenanlagen SS 2019



2.1 Entwurf kombinatorischer Module

Zur Vorlesung Rechenanlagen SS 2019



2.1.1 Kombinatorische Schaltkreise

Definition

Ein Schaltkreis *C* heißt **kombinatorisch**, genau dann, wenn

- die Bausteine in C kombinatorisch sind,
- C wohlgeformt und
- C rückkopplungsfrei ist.

Diese Untermenge der Menge aller Schaltkreise ist sehr wichtig, weil man durch sie schon alle Schaltfunktionen realisieren und ihr Verhalten sehr leicht getrennt unter rein statischen, funktionellen Aspekten und rein zeitlichen Aspekten analysieren kann (wenn auch nicht sehr exakt!).

Kombinatorische Schaltkreise ff

Definition

Sei C ein kombinatorischer Schaltkreis. Dann ordnen wir jedem Signal s, dessen lokale Funktion sich aus den Signalen s_{i_1}, \dots, s_{i_k} bestimmt, eine Schaltfunktion F[s] über den Primäreingängen,

$$F[s] := C[s](s_{i_1} = F[s_{i_1}], ..., s_{i_k} = F[s_{i_k}])$$

die **globale Funktion** von *s* zu, wobei für einen Primäreingang *s* zu *C.x F[s] := x* gilt.

Wir können damit jedes Signal in einem kombinatorischen Schaltkreis auch als Funktion über den Eingängen auffassen. Ferner sortieren wir von nun an die m = #N Signale $s_1, ..., s_m$ stets **topologisch**, d.h. $s_1, ..., s_n$ sind Primäreingänge und sonst ist $tiefe(s_i) \le tiefe(s_i)$ für i < j

Kombinatorische Schaltkreise ff

Satz

Sei C ein kombinatorischer Schaltkreis. Dann gibt es zu jeder Belegung p_1, \ldots, p_n der Primäreingänge genau eine stabile Belegung p_1, \ldots, p_m mit

$$p_i = F[s_i](p_1, \dots, p_n)$$

Beweis:

Wir zeigen durch Induktion nach der Tiefe, dass für jedes Signal s_i in einer stabilen Belegung p gilt:

$$p_i = F[s_i](p_1, \dots, p_n)$$

 $tiefe(s_i) = 0$: Dann ist s_i Primäreingang und damit


$$F[s_i](p_1,...,p_n) = x_i(p_1,...,p_n) = p_i$$

Beweis ff

 $tiefe(s_i) > 0$: Sei für $k < tiefe(s_i)$ die Behauptung schon gezeigt. Dann ist p stabil, nur wenn $1 = (p_i \equiv C[s_i](p_i, \dots p_i))$ $p_i = C[s_i](s_{i_1} = p_{i_2}, ..., s_{i_k} = p_{i_k})$ und mit I.A. $p_{i_1} = F[s_{i_1}](p_1,...,p_n)$ $p_i = C[s_i](s_{i_1} = F[s_{i_1}],...,s_{i_k} = F[s_{i_1}])(p_1,...,p_n)$


 $=F[s_i](p_1,\ldots,p_n)$

Man kann also jedem Signal durch sukzessive Substitution eine Funktion über den Primäreingängen zuordnen:



Beispiel ff:

Vereinfacht man die Ausdrücke nicht, dann können sie enorm wachsen: Wann immer ein Signal *s* zur Berechnung eines Signals *t* mehrfach benutzt wird, tritt der Ausdruck für *F*[*s*] zunächst mehrfach im Ausdruck für *F*[*t*] auf:



Beispiel ff:

D.h.
$$|a_n| = 2|a_{n-1}| + 9 = \dots = 2^n |a_0| + 9 \sum_{i=0}^{n-1} 2^i$$

= $2^n + 9 \cdot (2^n - 1) = 5 \cdot 2^{n+1} - 9$

Der Ausdruck wächst exponentiell in der Größe der Schaltung!

Selbst wenn man im Beispiel $F[s_{10}]$ vereinfacht, erhält man

$$F[s_{10}] = \overline{\overline{X_1} \vee X_2} \vee \overline{X_1} \vee \overline{\overline{X_2}} \vee X_3 \vee \overline{\overline{X_1} \vee X_2} \vee \overline{X_1} \vee \overline{\overline{X_2}} \vee \overline{X_3}$$

$$\stackrel{\text{(De Morgan)}}{=} (\overline{\overline{X_1} \vee X_2} \vee \overline{X_1} \vee \overline{\overline{X_2}} \vee X_3) \cdot (\overline{\overline{X_1} \vee X_2} \vee \overline{X_1} \vee \overline{\overline{X_2}} \vee \overline{X_3})$$

$$\stackrel{\text{(De Morgan)}}{=} (x_1 \overline{X_2} \vee \overline{X_1} X_2 \vee X_3) \cdot ((\overline{X_1} \vee X_2)(x_1 \vee \overline{X_2}) \vee \overline{X_3})$$

$$\stackrel{\text{(ausmult.)}}{=} (x_1 \overline{X_2} \vee \overline{X_1} X_2 \vee X_3) \cdot (\overline{X_1} \overline{X_2} \vee X_1 X_2 \vee \overline{X_3})$$

$$= \overline{X_3} (x_1 \overline{X_2} \vee \overline{X_1} X_2) \vee x_3 (\overline{X_1} \overline{X_2} \vee X_1 X_2)$$

Zusammenfassung:

Wir wissen nun

Satz

Jede Schaltfunktion $f \in S_n$ ist durch einen booleschen Ausdruck über $x_1, ..., x_n$ darstellbar, wobei $x_1, ..., x_n$ die Projektionen in S_n sind.

Satz

Jede Schaltfunktion $f \in S_n$ ist eindeutig darstellbar durch ihre disjunktive Normalform.

$$f = \bigvee_{\substack{p \in \mathbf{B}^n \\ f(p)=1}} X_1^{p_1} \cdots X_n^{p_n}$$

2.1.2 Konstruierbarkeit

Andererseits wissen wir auch, dass jedes Signal in einem kombinatorischen Schaltkreis eine Schaltfunktion über den Primäreingängen realisiert. Es gilt sogar:

Satz

Ist A ein kombinatorisches Bausteinsystem, und gibt es kombinatorische Schaltkreise Cand, Cnot, bzw. Cor, Cnot über A mit zwei (einem) Eingängen a,b (a) und einem Ausgang y, so dass

$$F[y] = \begin{cases} a \cdot b & \text{in } Cand \\ a \lor b & \text{in } Cor \\ \overline{a} & \text{in } Cnot \end{cases}$$

dann ist jede Schaltfunktion auf einem Ausgang eines entsprechenden Schaltkreises über A realisierbar.

Beweis

Sei f eine beliebige Schaltfunktion. Dann gibt es einen booleschen Ausdruck, der f darstellt (schlimmstenfalls die DNF). Sei w ein solcher Ausdruck, und T(w) ein Syntaxbaum dazu.

Da Cand und Cnot oder Cor und Cnot schon existieren, muss nur noch die ggf. fehlende boolesche Operation realisiert werden. Dies ist aber nach der de Morgan'schen Regel sehr einfach:

$$F[y] = \overline{F[e]} = \overline{F[c]F[d]} = \overline{\overline{a}\overline{b}} = a \lor b$$

Also liefert diese Schaltung eine Schaltung mit der Eigenschaft für *Cor.* (Analog erhält man im anderen Falle *Cand*)

Beweis ff

Wir können also ohne Einschränkung annehmen, dass wir zu jeder booleschen Operation einen Schaltkreis über A haben, und nehmen folgende Symbole als Kürzel dafür:



Nun transformieren wir den Syntaxbaum T(w) zu f wie folgt in einen kombinatorischen Schaltkreis:

- 1. Ordne allen Knoten der Markierung $|x_i|$ das Signal x_i zu.
- 2. Ersetze alle Knoten der Markierung



unter Beibehaltung der Verbindungen.


Beweis ff und Beispiel:


Dann gilt für den Ausgang y des so entstandenen Schaltkreises

$$F[y] = \mathbf{I}(w) = f$$

Beispiel:


$$W = \overline{X}_1 X_2 \vee X_1 \overline{X}_2$$





Transformation


Wir nehmen nun an, dass unser Bausteinsystem nur aus einem *NAND2* Baustein besteht. Dann können wir natürlich *Cand, Cor, Cnot* realisieren:




Man erhält also eine Schaltung aus 9 Gattern!?!

Diese Realisierung ist "lausig".

Natürlich kann man nun Vereinfachungen vornehmen, die die Funktion am Ausgang nicht ändern, wie etwa das



Betrachte



Bemerkungen

Dieses Beispiel verdeutlicht:

- **1.** Wir müssen Schaltfunktionen durch Schaltkreise, nicht durch Ausdrücke, realisieren.
- 2. Jedem Ausdruck kann man aber einen Schaltkreis zuordnen, dessen Gatterzahl proportional zur Länge des Ausdrucks ist.
- **3.** Es gibt allerdings Schaltkreise mit sehr viel weniger Gattern als die Länge des kürzesten Ausdrucks, der die gleiche Funktion darstellt.
- **4.** Um gute Lösungen zu finden, muss man die Eigenarten der Technologie, d.h. des Bausteinsystems, ausnutzen können.

Bemerkungen

Ein Kernproblem des Hardwareentwurfs ist also:

Syntheseproblem für kombinatorische Schaltkreise

Gegeben: Eine Schaltfunktion in irgendeiner Darstellung (Ausdruck, Schaltkreis, ...) und die Beschreibung einer Technologie in Form eines kombinatorischen Bausteinsystems A.

Gesucht: Ein kombinatorischer Schaltkreis *C*, der die Funktion berechnet unter minimaler Gatterzahl (minimaler Laufzeit) bei gegebener Laufzeit (Gatterzahl), falls dieser existiert.

Für dieses Problem gibt es bis heute kein exaktes Lösungsverfahren, das nicht alle Schaltungen erschöpfend aufzählt!

2.1.3 Disjunktive Formen


Für den Sonderfall kombinatorischer Schaltkreise zu Ausdrücken in disjunktiver Form gibt es Minimierungsverfahren, die auf **Quine und Mc Cluskey** zurückgehen. Solche und weitergehende Minimierungsverfahren für mehrstufige kombinatorische Schaltkreise sind in modernen Synthesewerkzeugen implementiert. Ihre Schilderung würde den Rahmen der Vorlesung sprengen. Wir wollen aber am Beispiel disjunktiver Formen zeigen, welche Aufgaben solche Synthesewerkzeuge lösen.

Gegeben sei eine disjunktive Form $f = f_1 \lor ... \lor f_m$

wobei die f_i Produkte über den Variablen $x_1,...,x_n$ sind.

Dann kann man einer solchen disjunktiven Form f einen kanonischen Schaltkreis C(f) zuordnen, der eine Und-Stufe und eine Oder-Stufe hat. Wir nennen C(f) daher auch einen **zweistufigen Schaltkreis**.

Zweistufiger Schaltkreis zur DF



Zweistufige Schaltkreise

Man realisiert also einfach

- alle Literale, die in Produkten von f vorkommen, dann
- alle Produkte von f durch Und-Gatter, und dann
- f selbst durch eine m-stelliges Oder-Gatter.

Ähnlich kann man für eine Funktion f in k Ausgängen vorgehen:

Stelle f dar als

$$f_1 = f_{11} \vee ... \vee f_{1m_1}$$
 Realisiere dann die benötigten
 \vdots \vdots Literale, dann alle Produkte f_{ij}
 $f_k = f_{k1} \vee ... \vee f_{km_k}$ und schließlich alle f_i

Wir nennen solche Schaltkreise "zweistufig".

Aufgabe: Realisiere eine Schaltung zur Umkodierung von 3 Bit Zahlen im Binärcode in den **Graycode**:

Anm.: Der Graycode ist eine Zahlendarstellung bei der sich die Darstellung von i und i+1 nur um ein Bit unterscheiden.

Wir definieren die Funktion durch folgende Tabelle:

X ₁	\boldsymbol{X}_2	X ₃	$f_1(x)$	$f_2(x)$	$f_3(x)$
0	0	0	0	0	0
0	0	1	0	0	1
0	1	0	0	1	1
0	1	1	0	1	0
1	0	0	1	1	0
1	0	1	1	1	1
1	1	0	1	0	1
1	1	1	1	0	0


Ansatz: Realisiere jede Komponente in DNF

$$f_{1} = \underbrace{x_{1}\overline{x}_{2}\overline{x}_{3}}_{4} \lor \underbrace{x_{1}\overline{x}_{2}x_{3}}_{5} \lor \underbrace{x_{1}x_{2}\overline{x}_{3}}_{6} \lor \underbrace{x_{1}x_{2}x_{3}}_{7}$$

$$f_{2} = \underbrace{\overline{x}_{1}x_{2}\overline{x}_{3}}_{2} \lor \underbrace{\overline{x}_{1}x_{2}x_{3}}_{3} \lor \underbrace{x_{1}\overline{x}_{2}\overline{x}_{3}}_{4} \lor \underbrace{x_{1}\overline{x}_{2}x_{3}}_{5}$$

$$f_{3} = \underbrace{\overline{x}_{1}\overline{x}_{2}x_{3}}_{1} \lor \underbrace{\overline{x}_{1}x_{2}\overline{x}_{3}}_{2} \lor \underbrace{x_{1}\overline{x}_{2}x_{3}}_{5} \lor \underbrace{x_{1}\overline{x}_{2}x_{3}}_{6}$$

Dann liefert diese Darstellung folgende Realisierung:



Beispiel ff:

Die Realisierung kostet uns also 7 AND3 plus 3 OR4. Das sind, zählt man einmal nur die benötigten Gattereingänge insgesamt: 7*3 + 3*4 = 33

Es gibt aber auch andere disjunktive Darstellungen, z.B:

$$f_{1} = X_{1}\overline{X}_{2}\overline{X}_{3} \lor X_{1}\overline{X}_{2}X_{3} \lor X_{1}X_{2}\overline{X}_{3} \lor X_{1}X_{2}X_{3}$$

$$= X_{1}\overline{X}_{2}(\overline{X}_{3} \lor X_{3}) \lor X_{1}X_{2}(\overline{X}_{3} \lor X_{3})$$

$$= X_{1}\overline{X}_{2} \lor X_{1}X_{2} = X_{1}(\overline{X}_{2} \lor X_{2}) = \overline{X_{1}}$$


$$f_{2} = \overline{X}_{1}X_{2}\overline{X}_{3} \lor \overline{X}_{1}X_{2}X_{3} \lor X_{1}\overline{X}_{2}\overline{X}_{3} \lor X_{1}\overline{X}_{2}X_{3}$$

$$= \overline{X}_{1}X_{2}(\overline{X}_{3} \lor X_{3}) \lor X_{1}\overline{X}_{2}(\overline{X}_{3} \lor X_{3}) = \overline{\overline{X}_{1}X_{2} \lor X_{1}\overline{X}_{2}}$$

$$f_{3} = \overline{X}_{1}\overline{X}_{2}X_{3} \lor \overline{X}_{1}X_{2}\overline{X}_{3} \lor X_{1}\overline{X}_{2}X_{3} \lor X_{1}X_{2}\overline{X}_{3}$$

$$= \overline{X}_{1}(\overline{X}_{2}X_{3} \lor X_{2}\overline{X}_{3}) \lor X_{1}(\overline{X}_{2}X_{3} \lor X_{2}\overline{X}_{3}) = \overline{\overline{X}_{2}X_{3} \lor X_{2}\overline{X}_{3}}$$

Diese Vereinfachung liefert folgende Realisierung:



12 statt 33

Syntheseproblem für 2 stufige Schaltungen

Wir haben an diesem Beispiel gesehen, dass man Freiheitsgrade bei der disjunktiven Darstellung geschickt ausnutzen kann, um bessere Schaltungen zu erhalten. Wir haben es also mit folgendem Optimierungsproblem zu tun:

Gegeben: Eine Schaltfunktion $f \in S_{n,k}^D$

Gesucht: Eine disjunktive Form zu f mit minimalen Kosten.

Wir können dieses Problem im Rahmen der Vorlesung nicht vollständig behandeln, wollen aber skizzieren, wie man es lösen kann.

Instanzen dieses Problems treten auf dem Weg von einer WüHDL Beschreibung zu einem Schaltkreis hin nicht selten auf:

- > Minimiere die Formel der rechten Seite einer Signalzuweisung.
- > Erzeuge zu einer Funktion von Bitvektoren nach Bitvektoren eine DF.

Redundanz

Satz

Sei \mathbf{I}_D die Interpretation über \mathbf{S}_n^D . Sei ferner r ein Ausdruck mit $ON(\mathbf{I}(r)) = \mathbf{B}^n \setminus D$ und g,h boolesche Ausdrücke über $X = \{x_1, \dots, x_n\}$ unter Standardinterpretation \mathbf{I} , dann gilt

$$g \equiv_{I_D} h \Longleftrightarrow g \vee r \equiv_I h \vee r$$

Definition

Wir nennen eine(n Ausdruck) Funktion *r*, deren ON-Set genau aus den Elementen außerhalb des Definitionsbereichs *D* einer partiellen Funktion *f* besteht auch einfach (Darstellung der) **Redundanz** von *f*.

Beweis

$$g \vee r \equiv_{\mathbf{I}} h \vee r \Leftrightarrow \forall p \in \mathbf{B}^{n} : \mathbf{I}(g \vee r)(p) = \mathbf{I}(h \vee r)(p)$$

$$\Leftrightarrow \forall p \in \mathbf{B}^{n} : \mathbf{I}(g)(p) \vee \mathbf{I}(r)(p) = \mathbf{I}(h)(p) \vee \mathbf{I}(r)(p)$$

$$\Leftrightarrow \forall p \in \mathbf{B}^{n} : \begin{cases} 1 = 1 & p \notin D \\ \mathbf{I}(g)(p) = \mathbf{I}(h)(p) & \text{sonst} \end{cases}$$

$$\Leftrightarrow \forall p \in D : \mathbf{I}(g)(p) = \mathbf{I}(h)(p)$$

$$\Leftrightarrow g \equiv_{\mathbf{I}_{D}} h$$

Neuformulierung des Problems:

Wir können nun das Problem neu über disjunktiven Formen unter Standardinterpretation formulieren:

Minimierung zweistufiger Schaltungen

Gegeben: disjunktive Formen $r, f_1, ..., f_k$

Gesucht: disjunktive Formen $g=(g_1,...,g_k)$ mit

- (i) $g_i \vee r = f_i \vee r$ für alle $1 \le i \le k$
- (ii) $cost(g) = min\{cost(h) \mid h \text{ erfullt (i) }\}$

Dabei sei cost(g) = (m,l), wobei m die Zahl der Produkte in g und l die Summe über die Zahl der Literale aller Produkte ist. Die Ordnung sei die lexikographische Ordnung auf Tupeln.

Implikanten

Wir beschränken uns hier auf das Problem für k=1, d.h.

$$f \in \mathcal{S}_n^D$$

Gegeben: disjunktive Formen r,f

Gesucht: g minimaler Kosten, mit $g \lor r = f \lor r$

Definition

Ein Produkt p heißt **Implikant** einer Funktion $f \in \mathbf{S}_n^D$ genaudann, wenn

$$p \cdot (f \lor r) = p \ (\Leftrightarrow p \le f \lor r \Leftrightarrow p \lor f \lor r = f \lor r)$$

Implikanten ff

Lemma

Sei $g \lor r = f \lor r$ für eine disjunktive Form g und eine partielle Funktion f, dann ist jedes g_i Implikant von f.

Beweis:

$$g_{i} \cdot (f \vee r) = g_{i} \cdot (g \vee r)$$

$$= g_{i} \cdot g \vee g_{i} \cdot r$$

$$= g_{i} \cdot g_{i} \vee g_{i} \cdot \left(\bigvee_{j \neq i} g_{j}\right) \vee g_{i} \cdot r$$

$$= g_{i} \vee g_{i} \cdot \left(\bigvee_{j \neq i} g_{j} \vee r\right)$$

$$= g_{i}$$

Primimplikanten

Wir brauchen also nur DF's zu untersuchen, die ausschließlich aus Implikanten der Funktion bestehen.

Dies kann man sogar weiter einschränken:

Definition

Ein Implikant p einer partiellen Funktion f heißt **Primimplikant** einer Funktion f genau dann, wenn es keinen Implikanten $p' \neq p$ von f gibt, mit

$$p \cdot p' = p \iff p \leq p' \iff p \vee p' = p'$$

Wir betrachten wieder unsere DNF-Lösung des Umkodierers: Es war

$$f_3 = \overline{X}_1 \overline{X}_2 X_3 \vee \overline{X}_1 X_2 \overline{X}_3 \vee X_1 \overline{X}_2 X_3 \vee X_1 X_2 \overline{X}_3$$

Die Minterme sind natürlich Implikanten. Aber auch $\overline{x}_2 x_3$

denn
$$\overline{X}_2 X_3 \cdot f_3 = \overline{X}_1 \overline{X}_2 X_3 \vee 0 \vee X_1 \overline{X}_2 X_3 \vee 0$$

= $(\overline{X}_1 \vee X_1) \overline{X}_2 X_3$
= $\overline{X}_2 X_3$

Ist dieser Implikant prim?

Dazu müssen wir alle Produkte $p \neq \overline{x}_2 x_3$ mit $p\overline{x}_2 x_3 = \overline{x}_2 x_3$ auf ihre Implikanteneigenschaft hin untersuchen. In Frage kommen dazu nur: $p \in \{\overline{x}_2, x_3, 1\}$

Die 1 entfällt, da die Funktion nicht konstant 1 ist.

Beispiel ff

Ferner ist

$$\overline{X}_2 \cdot f_3 = \overline{X}_1 \overline{X}_2 X_3 \vee 0 \vee X_1 \overline{X}_2 X_3 \vee 0$$
$$= (\overline{X}_1 \vee X_1) \overline{X}_2 X_3 = \overline{X}_2 X_3$$

Also \bar{x}_2 kein Implikant!

Ferner ist

$$x_3 \cdot f_3 = \overline{x}_1 \overline{x}_2 x_3 \lor 0 \lor x_1 \overline{x}_2 x_3 \lor 0$$

$$= (\overline{x}_1 \lor x_1) \overline{x}_2 x_3$$

$$= \overline{x}_2 x_3$$

Also x_3 kein Implikant! Damit ist \bar{x}_2x_3 Primimplikant von f_3


Bemerkung: Für zwei Produkte p und q gilt $p \cdot q = q$ nur dann, wenn $Lit(p) \subseteq Lit(q)$, d.h. "größere"(im Verband) Produkte sind Teilprodukte (Teiler) von "kleineren". Daher der Begriff "prim".

Geometrische Anschauung:

Wir hatten uns überlegt, dass der ON-Set eines Produktes stets einen Unterwürfel eines *n*-dimensionalen Einheits-würfels bildet.

Ein Implikant einer Funktion ist demnach ein Unterwürfel, dessen Ecken nur Punkte aus dem ON-Set und der Redundanz der Funktion enthält.

Ein Primimplikant ist ein maximaler Unterwürfel mit dieser Eigenschaft:



Das Primimplikantentheorem

Satz (Primimplikantentheorem)

Sei g eine disjunktive Form für $f \in \mathbf{S}_n^D$ unter Redundanz r mit minimalen Kosten. Dann ist jedes Produkt g_i von g ein Primimplikant.

Beweis: indirekt

Annahme: g sei kostenminimal, enthalte aber ein

Produkt p, das nicht prim ist, d.h. g hat die

Form: $g = p \vee h$

Dann ist cost(g) = cost(p) + cost(h) = (1, #Lit(p)) + cost(h)

Da p nicht prim ist, gibt es einen Implikanten q, mit

$$q \neq p$$
 und $p \cdot q = p$, d.h. $Lit(q) \subset Lit(p)$

Beweis ff

Demnach ist
$$cost(q \lor h) = cost(h) + (1, \#Lit(q))$$

 $< cost(h) + (1, \#Lit(p)) = cost(g)$
da $Lit(q) \subset Lit(p)$

Andererseits ist, da auch q Implikant von f, aber

$$f \lor r = f \lor r \lor q$$

$$= g \lor r \lor q$$

$$= p \lor h \lor r \lor q$$

$$= \underbrace{p \lor q}_{=q} \lor h \lor r = (q \lor h) \lor r$$

Also wäre $q \lor h$ eine Darstellung von f, aber $cost(q \lor h) < cost(g) \not\longrightarrow (g \text{ kostenminimal})$

Beispiel:


Das Primimplikantentheorem bringt uns der Sache ein gutes Stück näher:

Man braucht nur noch Darstellungen zu betrachten, die ausschließlich aus Primimplikanten bestehen!

Wir verdeutlichen dies an einem einfachen

Beispiel:

Gegeben sei ein Tank mit zwei Pumpen *p,q* und Sensoren *a,b,c* für den Füllstand:




a=1: mindestens 1/3 voll

b=1: mindestens 2/3 voll


c=1: voll

Gesucht ist eine Schaltung *CTRL* zur Steuerung der Pumpen nach folgenden Regeln:


- Die schwächere Pumpe p (p=1) soll laufen, wenn der Behälter mindestens 2/3 voll, nicht jedoch wenn er voll ist.
- Ist der Behälter weniger als 2/3 aber mindestens 1/3 voll, soll die stärkere Pumpe q (q=1) laufen.
- Sinkt der Pegel unter 1/3, sollen beide Pumpen laufen.




Wir stellen eine Funktionstafel dazu auf:



Wir haben also partielle Funktionen p, $q \in S_3^D$ zu realisieren, wobei die Redundanz $r = \overline{a}\overline{b}c \vee \overline{a}b\overline{c} \vee \overline{a}bc \vee a\overline{b}c$



Ziel: Finde die Primimplikanten für p,q



Primimplikanten zu p:


 \overline{a} , $b\overline{c}$, $\overline{b}c$

Primimplikanten zu q:

 \overline{a} , \overline{b}

Wir brauchen nun nur noch alle DF's zu betrachten, die man aus diesen Primimplikanten bilden kann, und eine billigste zu nehmen, die die Funktion realisiert.


Betrachten wir zunächst *p*:



Es fällt auf, dass der Primimplikant bc nur Punkte der Redundanz überdeckt. Läßt man ihn in einer Realisierung g weg, so überdeckt

$$g \lor r = g \lor \overline{b}c \lor r$$

immer noch die gleichen Punkte. Wir nennen solche Primimplikanten total redundant.




Ferner fällt auf, dass man auf ā und auch auf bc nicht verzichten kann, da sie Elemente des ON-Sets von *p* enthalten, die jeweils kein anderer Primimplikant enthält.

Man nennt solche Punkte auch wesentliche Punkte, und Primimplikanten, die wesentliche Punkte enthalten, wesentliche Primimplikanten.

Die billigste Lösung für *p* lautet also:







Bei q fällt auf, dass man auf b nicht verzichten kann.

Nimmt man aber \overline{b} , so braucht man \overline{a} nicht mehr, weil ja $\overline{b} \vee \overline{a} \vee r = \overline{b} \vee r$

Wenn die Hinzunahme eines Primimplikanten *u* einen anderen Primimplikanten *v* überflüssig macht, sagen wir auch *u* dominiert *v*.

Die billigste Lösung für *q* lautet also:





ENTITY ctrl IS
PORT (a,b,c: IN BIT; p,q: OUT BIT);
END ENTITY;

ARCHITECTURE implementation OF ctrl IS
BEGIN

p <= NOT a OR (b AND NOT c);
q <= NOT b;
END ARCHITECTURE;

Karnaugh Diagramme


Man kann die Funktionstafel auch als 2 dimensionale Tabelle hinschreiben. Je nachdem, wie man die Eingangsvektoren ordnet, erhält man maximale Unterwürfel aus Einsen oder Redundanzen (= Primimplikanten) durch spezielle Muster in dieser Tabelle.

Im Karnaugh Diagramm ordet man die Eingangsvektoren so an, dass bis n=4 die Unterwürfel stets als zusammenhängende Gebiete sichtbar sind, denkt man sich die Tabelle auf den Torus geflochten.

Im Veitch Diagramm ordnet man die Eingaben als Binärdarstellungen der Größe nach. Dadurch sind manche Unterwürfel nicht zusammenhängend.

Karnaugh Diagramme ff

Veitch Diagramme



Karnaugh Diagramme





Diagramme zur Pumpensteuerung



Problem: Bis 4, 5 Variablen sieht man noch was. Was tut man aber für n>5? Benutze Synthesesoftware!

2.1.4 Mehrstufige Schaltkreise

Im Falle zweistufiger Schaltkreise kann man das Syntheseproblem, wenn auch mit sehr hohem Aufwand, lösen. Allerdings stößt man bei der Benutzung zweistufiger Schaltungen sehr schnell an Grenzen. Wir betrachten dazu

Aufgabe:

Entwerfe einen kombinatorischen Schaltkreis PGPC (Parity Generator Parity Checker) zur Berechnung folgender Schaltfunktion:

parity:
$$\mathbf{B}^n \to \mathbf{B}$$
, mit
$$parity(x) = \left(\sum_{i=0}^{n-1} x_i\right) \mod 2$$

PGPC als zweistufiger Schaltkreis

Im Falle einer zweistufigen Lösung liegen die Dinge recht klar:

Beobachtung 1

Jeder Minterm x^{ϵ} der Parity Funktion ist schon ein Primimplikant.

Grund: Würde man in einem Minterm $x_1^{\varepsilon_1} \dots x_n^{\varepsilon_n}$ mit

 $\sum \epsilon_i \mod 2 = 1$ ein Literal weglassen, etwa ϵ_j , dann wäre schon

$$x_1^{\varepsilon_1} \dots x_{j-1}^{\varepsilon_{j-1}} x_{j+1}^{\varepsilon_{j+1}} \dots x_n^{\varepsilon_n} (\varepsilon_1, \dots, \varepsilon_{j-1}, 1, \varepsilon_{j+1}, \dots, \varepsilon_n) =$$

$$x_1^{\varepsilon_1} \dots x_{j-1}^{\varepsilon_{j-1}} x_{j+1}^{\varepsilon_{j+1}} \dots x_n^{\varepsilon_n} (\varepsilon_1, \dots, \varepsilon_{j-1}, 0, \varepsilon_{j+1}, \dots, \varepsilon_n)$$

$$\text{aber parity}(\varepsilon_1, \dots, \varepsilon_{j-1}, 1, \varepsilon_{j+1}, \dots, \varepsilon_n) \neq \text{parity}(\varepsilon_1, \dots, \varepsilon_{j-1}, 0, \varepsilon_{j+1}, \dots, \varepsilon_n)$$

PGPC als zweistufiger Schaltkreis

Beobachtung 2

Jeder Minterm x^{ϵ} der Parity Funktion ist schon ein wesentlicher Primimplikant.

Grund: Alle Minterme $x_1^{\varepsilon_1} \dots x_n^{\varepsilon_n}$ mit $(\sum_i \varepsilon_i) mod \ 2 = 1$ werden genau auf einem Punkt =1. Diese Punkte sind paarweise verschieden.

Beobachtung 3

Die disjunktive Normalform ist kostenminimale 2-stufige Darstellung der Funktion *parity*.

Fazit:

Jede zweistufige Realisierung von *parity* kostet mehr als 2^{n-1} Gatter!


PGPC als mehrstufiger Schaltkreis

Im Falle einer mehrstufigen Lösung bietet sich aber eine denkbar einfache Lösung:

Beobachtung

Die Parity eines Vektors ergibt sich aus der Summe modulo 2 der Parity von zwei Teilvektoren.

Es ergibt sich also folgendes einfache Schema für *n* bit:



PGPC als mehrstufiger Schaltkreis

Wir brauchen demnach nur *n-1* XOR Gatter:

Beweis durch Induktion nach n:

n=2: $parity(x_1,x_2) = xor(x_1,x_2)$. Also nur ein Gatter.

n>2: Dann brauchen wir $\lfloor n/2 \rfloor - 1 + (n-\lfloor n/2 \rfloor) - 1 + 1 = n-1$ Gatter

Man beobachtet auch: dem Schaltkreis liegt ein Bildungsgesetz in Abhängigkeit von der Breite *n* des Eingabevektors zugrunde. Es wäre also nützlich, eine Definition vornehmen zu können, die generisch in dem Parameter *n* ist.

WüHDL sieht dazu bei der Definition von ENTITIES sogenannte GENERIC Parameter vor. Damit beschreibt man eine ganze Familie von Bausteinen:

Generische Definition in WüHDL

```
ENTITY pape IS
   GENERIC (n : POSITIVE);
   PORT (x: IN BIT_VECTOR(0 TO n-1);
         y: OUT BIT);
END ENTITY pgpc;
ARCHITECTURE structure OF pgpc IS
   COMPONENT pgpc --Benutzt sich selbst zur Rekursion
     GENERIC (n: POSITIVE );
     PORT (x: IN BIT VECTOR(0 TO n-1);
           v: OUT BIT);
   END COMPONENT;
   COMPONENT xor2
       PORT (x,y: IN BIT; z: OUT BIT);
   END COMPONENT;
 --Zwischenergebnisse (most/least signifikant parity)
SIGNAL msp, lsp: BIT;
```

Generische Definition in WüHDL -- ff

```
BEGIN --rekursive Definition
   verankerung2: IF n=2 GENERATE
        X0: xor2 PORT MAP(x=>x(0), y=>x(1), z=>y);
        END GENERATE;
   verankerung3:IF n=3 GENERATE
        X1: xor2 PORT MAP(x=>x(0), y=>x(1), z=>msp);
        X2: xor2 PORT MAP(x => x(2), y => msp, z=>y);
       END GENERATE;
  rekursion: IF n>3 GENERATE
     lsb: pgpc -- 1. Aufruf der Rekursion
          GENERIC MAP (n/2)
          PORT MAP (x=>x(n-n/2 \text{ TO } n-1), y=>lsp);
     msb: pgpc -- 2. Aufruf der Rekursion
          GENERIC MAP (n-n/2)
          PORT MAP (x=>x(0 \text{ TO } n-n/2-1), y=>msp);
  result: xor2 PORT MAP (x=>msp, y=>lsp, z=>y);
  END GENERATE;
END ARCHITECTURE;
```

Zahlen

Die wohl wichtigsten Objekte in Rechnern sind Zahlen. Die einfachste Art und Weise, Bitstrings als Zahlen aufzufassen, ist ihre Interpretation als nichtnegative ganze Zahl:

Definition

Wir nennen $u_n: \mathbf{B}^n \mapsto \mathbf{N}_0$

mit
$$u_n(a_0, ..., a_{n-1}) \coloneqq 2^{n-1} \sum_{i=0}^{n-1} a_i 2^{-i}$$

Darstellung als vorzeichenlose (unsigned) ganze Zahl.

Das Bit a_0 hat das höchste Gewicht 2^{n-1} . Wir nennen es auch das **signifikanteste Bit**.

Wenn klar ist, dass n die Wortbreite ist, schreiben wir auch einfach u statt u_n .

Unsigned Numbers

Der Zahlenbereich einer vorzeichenlosen ganzen Zahl ist

$$u_n(\mathbf{B}^n) = [0:2^n - 1]$$

Größere Zahlen kann man nicht direkt darstellen. Will man mit größeren Zahlen arbeiten, dann muss dies explizit durch Programmierung realisiert werden.

Anmerkungen:

Rechnerarithmetiker benutzen oft auch eine gespiegelte Notation der Bitstrings um Zahlen zu definieren. In diesem Fall entspricht das Gewicht eines Bits *i* direkt 2^i .

Den Zahlenbereich erhält man durch

$$u_n(0,...,0) = 0$$
 sowie
$$u_n(1,...,1) = 2^{n-1} \sum_{i=0}^{n-1} 1 \cdot 2^{-i} = 2^{n-1} \left(2 - 2^{-(n-1)}\right) = 2^n - 1$$

Decoder

Wir wollen nun nach und nach sehr häufig vorkommende Schaltfunktionen durch kombinatorische Schaltkreise realisieren. Ein spezielle Familie bilden Realisierungen folgender Schaltfunktion:

$$decode_m : \mathbf{B}^n \mapsto \mathbf{B}^m \text{ mit}$$

$$decode_m(a_0, ..., a_{n-1}) = (y_0, ..., y_{m-1})$$

$$\Leftrightarrow \forall i : y_i = (u_n(a) = i)$$

Diese Funktion bildet einen Binärcode in einen 1 aus m Code, einen sog. "one hot code", ab. Deswegen muss natürlich $m \le 2^n$ sein. Ist $u_n(a) \ge m$, liefert die Funktion den *0*-Vektor.

Realisierung des Decoders


Idee: Wir setzen den Decoder rekursiv aus kleineren Decodern zusammen.

Nehmen wir an, dass wir schon einen Decoder für $\lceil m/2 \rceil$ Ausgänge haben, dann können wir diese Leitungen mit

$$u_n(a_0,\ldots,a_{n-2})$$

nummerieren. Einen Decoder mit bis zu doppelt sovielen Ausgängen erhalten wir nun durch Aufspalten dieser Leitungen in eine mit gerader und eine mit ungerader Nummer in Abhängigkeit von a_{n-1} .

Realisierung des Decoders ff



Realisierung des Decoders ff

Für *i* gerade, ist

$$y_{i} \iff \overline{a}_{n-1} \cdot z_{\frac{i}{2}} = 1$$


$$\iff a_{n-1} = 0 \text{ und } u_{n-1}(a[0:n-2]) = \frac{i}{2}$$

$$\iff i = 2 \cdot 2^{n-2} \sum_{i=0}^{n-2} a_{i} 2^{-i} + a_{n-1}$$

$$\iff i = 2^{n-1} \left(\sum_{i=0}^{n-2} a_{i} 2^{-i} + 2^{-(n-1)} a_{n-1} \right) = u_{n}(a)$$

Analog sieht man die Korrektheit für den Fall i ungerade. Es bleibt also nur noch, die trivialen Decoder für m=1,2 zu konstruieren, und wir haben eine Konstruktionvorschrift für alle Decoder:

Beispiel: Konstruktion für m=8



Generische Definition in WüHDL

```
ENTITY decoder IS
   GENERIC ( n : POSITIVE);
   PORT (x: IN BIT_VECTOR(0 TO n-1);
         y: OUT BIT_VECTOR(0 TO 2**n-1);
END ENTITY decoder;
ARCHITECTURE structure OF decoder IS
   COMPONENT decoder -- zur Rekursion
     GENERIC ( n: POSITIVE );
     PORT (x: IN BIT VECTOR(0 TO n-1);
           y: OUT BIT_VECTOR(0 TO 2**n-1) );
   END COMPONENT;
   COMPONENT and PORT (x,y: IN BIT; z: OUT BIT);
   END COMPONENT;
   COMPONENT two_phases PORT(x:IN BIT; y, yz:OUT BIT);
   END COMPONENT;
--Zwischenergebnis
SIGNAL r:BIT_VECTOR(0 TO 2**(n-1)-1); SIGNAL 1,1z:BIT;
```

Generische Definition in WüHDL -- ff

```
BEGIN --rekursive Definition
   verankerung2:IF n=1 GENERATE
     D1:two_phases PORT MAP(x=>x(0),y=>y(1),yz=>y(0));
     END GENERATE;
  rekursion: IF n>1 GENERATE
     RDEC: decoder -- Aufruf der Rekursion
          GENERIC MAP (n-1)
          PORT MAP (x=>x(0 \text{ TO } n-2), y=>r);
     LBIT: two phases
          PORT MAP (x=>x(n-1), y=>1, yz => 1z);
     ANDGATES: FOR i IN 0 TO 2**(n-1)-1
          GENERATE
           ANDO: and2
               PORT MAP (x=>r(i), y=>lz, z=>y(2*i));
           AND1: and2
               PORT MAP (x=>r(i), y=>1, z=>y(2*i+1));
          END GENERATE;
   END GENERATE;
END ARCHITECTURE:
```

Konstruktion eines Linksshifters

Als weiteres Beispiel soll uns ein Linksshifter dienen:


Ein Operand *a* habe Wortbreite *n*, in einem weiteren Operanden sei die Shiftweite *i* als unsigned Zahl kodiert, d.h. es sei

$$0 < u_{\lceil logn \rceil}(b) < n \text{ und } b = (b_0, ..., b_{\lceil logn \rceil - 1})$$

Eine 1 auf Position $\log n$ - i bedeutet, dass wir um 2^{i-1} Stellen schieben müssen, und insgesamt um alle Zweierpotenzen, die auf den Positionen vorgegeben sind.

Wir erhalten also einen Shifter, indem wir für jede Zweierpotenz einen Shifter *SHLi* bereitstellen, der schiebt, wenn diese mit *1* besetzt ist, und dann diese Bausteine hintereinander schalten:

Linksshifter -- Grundstruktur



Grundstruktur ff

Berechnet nun der Baustein SHLi die Funktion


$$shl_i(a,s) = SHL(a,s \cdot 2^i), s \in \mathbf{B}$$

dann berechnet die Schaltung die Funktion

$$\begin{split} shl_{\lceil logn\rceil-1}(shl_{\lceil logn\rceil-2}(\cdots(shl_0(a,b_{\lceil logn\rceil-1}),\ldots),b_1),b_0) \\ &= SHL(SHL(\cdots(SHL(a,b_{\lceil logn\rceil-1}2^0),\ldots),b_12^{\lceil logn\rceil-2}),b_02^{\lceil logn\rceil-1}) \\ &= SHL(a,\sum_{i=0}^{\lceil logn\rceil-1}b_{\lceil logn\rceil-i-1}2^i) \\ &= SHL(a,2^{\lceil logn\rceil-1}\sum_{i=0}^{\lceil logn\rceil-1}b_i^{\lceil logn\rceil-1}) = SHL(a,u_{\lceil logn\rceil}(b)) \end{split}$$

Shift um eine Zweierpotenz

Ein einzelner SHLi Baustein hat folgende einfache Struktur:



Dabei verwenden wir diesmal einen (gerichteten)


Multiplexer

Funktion:
$$y = a \cdot \overline{s} \lor b \cdot s$$

$$y = (\text{if } s \text{ then } b \text{ else } a) = ite(s,b,a)$$

Wir werden solche Multiplexer auch auf Wortbreite (vgl. <u>Übungen) nutzen.</u>

Beispiel: 8-Bit Linksshifter



Generische Definition in WüHDL

```
ENTITY 1shifter IS
   GENERIC (n,k: POSITIVE); -- k \le \log n
   PORT (x: IN BIT_VECTOR(0 TO n-1);
         w: IN BIT_VECTOR(0 TO k-1);
         y: OUT BIT_VECTOR(0 TO n-1));
END ENTITY 1shifter;
ARCHITECTURE structure OF 1shifter IS
   COMPONENT 1shifter -- zur Rekursion
     GENERIC ( n,k: POSITIVE );
     PORT (x: IN BIT VECTOR(0 TO n-1);
           w: IN BIT VECTOR (0 \text{ TO } k-1);
           y: OUT BIT_VECTOR(0 TO n-1));
   END COMPONENT;
   COMPONENT MUX2 PORT (x0,x1,sel:IN BIT; y:OUT BIT);
   END COMPONENT;
   COMPONENT inverter PORT(x:IN BIT; y:OUT BIT);
   END COMPONENT;
```

Generische Definition in WüHDL -- ff

```
COMPONENT and 2 PORT(x, y:IN BIT; z:OUT BIT);
   END COMPONENT;
SIGNAL r: BIT VECTOR (0 \text{ TO } n-1);
SIGNAL wz : BIT;
BEGIN --rekursive Definition
   verankerung: IF k=1 GENERATE
           shiftbyone: FOR i IN 0 TO n-2
           GENERATE
            MUXES: mux2
              PORT MAP (x0=>x(i), x1=>x(i+1),
                         sel => w(0), y => y(i));
           END GENERATE;
           fill:and2
                PORT MAP (x=>x(n-1), y=>wz, z=>y(n-1));
           Inv: inverter PORT MAP (x=>w(0), y=>wz);
   END GENERATE;
```

```
rekursion: IF k>1 GENERATE
        shifter:lshifter GENERIC MAP (n=>n,k=>k-1)
           PORT MAP (x=>x, w=>w(1 \text{ TO } k-1), y=>r);
        laststage: FOR i IN 0 TO n-1-2**(k-1)
          GENERATE
           MUXES: mux2
              PORT MAP (x0=>r(i), x1=>r(i+2**(k-1)),
                        sel => w(0), y => y(i));
          END GENERATE;
        lastfill: FOR i IN n-2**(k-1) TO n-1
          GENERATE
           ANDGATES: and2
             PORT MAP (x=>r(i), y=>wz, z=>y(i));
          END GENERATE;
          Invl: inverter PORT MAP (x=>w(0),y=>wz);
   END GENERATE;
END ARCHITECTURE;
```

Addierer

Wir wollen zunächst die Addition von vorzeichenlosen Zahlen betrachten, d.h. wir wollen eine Funktionsscheibe **ADDU** entwickeln, die für zwei Worte *a, b* der Länge *n* als Eingänge und ein Wort *s* der Länge *n* als Ausgang, sowie ein Flag *ov* als weiteren Ausgang die folgende Funktion *addu* realisiert:

$$addu: \mathbf{B}^{2n} \mapsto \mathbf{B}^{n+1} \text{ mit}$$

 $addu(a,b) = (ov,s) \Leftrightarrow 2^n ov + u(s) = u(a) + u(b)$

Da $u(s) \le 2^n - 1$ zeigt das Flag *ov* offenbar an, dass die Summe nicht mehr in einem Maschinenwort dargestellt werden kann, da sie größer als $2^n - 1$ ist. Wir nennen dieses Flag auch die **Überlaufanzeige** (overflow flag)

Volladdierer und Halbaddierer

Wir betrachten die Funktion eines sogenannten Volladdierers

$$fa: \mathbf{B}^3 \mapsto \mathbf{B}^2 \text{ wobei } fa(x_1, x_2, x_3) = (c, s) \iff 2c + s = x_1 + x_2 + x_3$$

Man kann den Volladdierer direkt durch eine entsprechende Schaltung


realisieren:
$$\begin{vmatrix} 0 & 0 & 1 & 1 & x_1 \\ c & 0 & 1 & 0 & 1 & x_2 \\ \hline 0 & 0 & 0 & 0 & 1 \\ 1 & 0 & 1 & 1 & 1 \\ x_3 & c = x_3(x_1 \lor x_2) \lor x_1 x_2 & x_3 & s = x_3(x_1 \equiv x_2) \lor \overline{x}_3(x_1 \oplus x_2) \end{vmatrix}$$

oder unter Zuhilfenahme zweier **Halbaddierer** (half adder), die nur die Summe zweier Bits als zweistellige Zahl kodieren können:

Volladdierer und Halbaddierer ff


Damit ergäbe sich z.B. folgende Schaltung:

Halbaddierer x_1 x_2 x_3 x_4 x_4 x_5



Der ripple carry Addierer

Man erhält nun auf ganz einfache Weise einen Schaltkreis zur Addition, wenn man die uns allen bekannte Grundschulmethode auf das Binärsystem überträgt, und von den weniger signifikanten Stellen zur signifikanten Stelle hin die Ziffern jeweils mit Volladdierern addiert und einen entstehenden Übertrag weiterleitet:



Wir nennen diese Schaltung den ripple carry Adder.

Ripple carry Adder ff

Der Volladdierer auf Position n - 1 kann durch einen Halbaddierer ersetzt werden, weil ein Eingang (carry in) immer 0 ist, oder er kann dazu benutzt werden auch u(a) + u(b) + 1 zu berechnen (carry in = 1).

Allerdings ist die Verzögerungszeit dieses Addierers enorm hoch, da im schlimmsten Fall der Übertrag durch *n* Volladdiererstufen läuft:

Kann man schneller als seriell addieren?


Der conditional sum adder

Diese Idee stammt von Sklansky und ist eines der Paradebeispiele dafür, dass man eine zunächst streng sequentiell anmutende Aufgabe schneller parallel lösen kann, wenn man etwas mehr tut:

Idee:

Berechne parallel die Summe und die Summe plus eins für die signifikantere Hälfte und die weniger signifikante Hälfte. Wähle dann in einem Schlag in Abhängigkeit vom Übertrag der weniger signifikanten Hälfte die richtigen Varianten der Summen aus.

Dies führt zu folgendem rekursiven Schema:



Dabei seien: $a_H := a[0 : \frac{n}{2} - 1]; \quad a_L := a[\frac{n}{2} : n - 1];$ $b_L := b[\frac{n}{2} : n - 1];$

Für den einen Addierer gelte

$$u_{\frac{n}{2}}(s_{0,L}) + 2^{\frac{n}{2}}c_{0,L} = u_{\frac{n}{2}}(a_L) + u_{\frac{n}{2}}(b_L);$$

$$u_{\frac{n}{2}}(s_{1,L}) + 2^{\frac{n}{2}}c_{1,L} = u_{\frac{n}{2}}(a_L) + u_{\frac{n}{2}}(b_L) + 1;$$

Und für den identischen anderen Addierer ebenfalls

$$u_{\frac{n}{2}}(\widetilde{s}_{0,H}) + 2^{\frac{n}{2}}\widetilde{c}_{0,H} = u_{\frac{n}{2}}(a_{H}) + u_{\frac{n}{2}}(b_{H});$$

$$u_{\frac{n}{2}}(\widetilde{s}_{1,H}) + 2^{\frac{n}{2}}\widetilde{c}_{1,H} = u_{\frac{n}{2}}(a_{H}) + u_{\frac{n}{2}}(b_{H}) + 1;$$

Das Verfahren ist korrekt, denn

$$\begin{split} &u_{n}(a)+u_{n}(b)\\ &=2^{\frac{n}{2}}(u_{\underline{n}}(a_{H})+u_{\underline{n}}(b_{H}))+u_{\underline{n}}(a_{L})+u_{\underline{n}}(b_{L})\\ &=2^{\frac{n}{2}}(u_{\underline{n}}(a_{H})+u_{\underline{n}}(b_{H}))+2^{\frac{n}{2}}c_{0,L}+u_{\underline{n}}(s_{0,L})\\ &=\begin{cases} 2^{\frac{n}{2}}(u_{\underline{n}}(a_{H})+u_{\underline{n}}(b_{H}))+u_{\underline{n}}(s_{0,L}) & \text{falls } c_{0,L}=0\\ 2^{\frac{n}{2}}(u_{\underline{n}}(a_{H})+u_{\underline{n}}(b_{H}))+1)+u_{\underline{n}}(s_{0,L}) & \text{falls } c_{0,L}=1 \end{cases}\\ &=\begin{cases} 2^{n}c_{0,H}+u_{n}(\widetilde{s}_{0,H},s_{0,L}) & \text{falls } c_{0,L}=0\\ 2^{n}c_{1,H}+u_{n}(\widetilde{s}_{1,H},s_{0,L}) & \text{falls } c_{0,L}=1 \end{cases} \quad \text{Ergebnis It. Verdrahtung} \end{split}$$

Analog rechnet man nach, dass

$$u_n(a) + u_n(b) + 1 = \begin{cases} 2^n c_{0,H} + u_n(\widetilde{s}_{0,H}, s_{1,L}) & \text{falls } c_{1,L} = 0 \\ 2^n c_{1,H} + u_n(\widetilde{s}_{1,H}, s_{1,L}) & \text{falls } c_{1,L} = 1 \end{cases}$$

Werden die Teile rekursiv genauso realisiert, berechnet die Schaltung sowohl die Summe, als auch die Summe plus 1 parallel in Tiefe

$$T_{CSU}(n) = T_{CSU}(\frac{n}{2}) + d(MUX)$$

$$= \cdots$$

$$= T_{CSU}(1) + \log n \cdot d(MUX)$$

Die Tiefe wächst also nur logarithmisch mit *n*.

Man kann nach diesem rekursiven Bildungsgesetz nun auch leicht einen übersichtlichen Schaltplan definieren. Dazu ist es günstig, die Operanden- und Ergebnis- leitungen wieder bitweise gemischt zu führen, d.h. in der Reihenfolge

Refunctions $a_i, b_i, ...$ sowie $c_{1,H}, c_{0,H}, s_{1,0}, s_{0,0}, ..., s_{1,n-1}, s_{0,n-1}$ Rekursion für k = log n:

Der Auswahlbaustein wird durch einfaches Nebeneinandersetzen realisiert:


$$Mux(n) = Mux(1)$$

$$n-mal$$

Und für ein Bitpaar haben wir


CsuAd(1) =
$$C_{1,i} C_{0,i} S_{1,i} S_{0,i}$$

Beispiele:



8 bit Addierer

16 bit Addierer



Es gibt eine Fülle von Möglichkeiten, schnelle Addierer zu konstruieren. Wir stellen diese zurück und tun so, als hätten wir brauchbare Schaltungen.

```
-- Definition des Auswahlbausteins
ENTITY auswahl IS
GENERIC ( n: POSITIVE );
PORT ( x0, x1: IN BIT_VECTOR(0 TO n-1);
       sel0, sel1: IN BIT;
       s0, s1: OUT BIT VECTOR(0 TO n-1));
END auswahl;
ARCHITECTURE behavior OF auswahl IS
BEGIN
   s0 \ll x0 WHEN sel0 = '0' ELSE x1;
   s1 \ll x0 WHEN sel1 = '0' ELSE x1;
END behavior;
```

```
-- CSU Addierer: Rekursive Definition der Struktur
ENTITY csu adder IS
   GENERIC ( n : POSITIVE);
   PORT (a, b : IN BIT VECTOR(0 TO n-1);
           s0, s1 : OUT BIT VECTOR(0 TO n-1);
           c0, c1: OUT BIT );
END csu adder:
ARCHITECTURE structure OF csu adder IS
  COMPONENT csu adder ...
  COMPONENT simple_adder ...
  COMPONENT auswahl ...
  SIGNAL msb0, msb1 : BIT VECTOR(0 TO n-n/2-1);
  SIGNAL msbc0, msbc1: BIT;
  SIGNAL carry0, carry1 : BIT;
BEGIN -- csuadder structure
   verankerung: IF n=1 GENERATE
      anker: simple_adder
           PORT MAP ( a \Rightarrow a(0), b \Rightarrow b(0), s0 \Rightarrow s0(0), s1 \Rightarrow s1(0),
                       c0 \Rightarrow c0, c1 \Rightarrow c1);
END GENERATE;
```

```
rekursion:
         IF n \ge 2 GENERATE
            adder msb: csu adder -- 1. Aufruf der Rekursion
            GENERIC MAP (n-n/2)
            PORT MAP (a => a(0 TO n-n/2-1), b => b(0 TO n-n/2-1),
                         s1 \Rightarrow msb1, s0 \Rightarrow msb0,
                         c1 \Rightarrow msbc1, c0 \Rightarrow msbc0);
            adder 1sb: csu adder -- 2. Aufruf der Rekursion
            GENERIC MAP (n/2)
            PORT MAP (a => a(n-n/2 \text{ TO } n-1), b => b(n-n/2 \text{ TO } n-1),
                          s1 \Rightarrow s1(n - n/2 \text{ TO } n-1), c1 \Rightarrow carrv1,
                          s0 \Rightarrow s0(n - n/2 \text{ TO } n-1), c0 \Rightarrow carry0);
            selektion: auswahl GENERIC MAP (n - n/2)
            PORT MAP (x0 \Rightarrow msb0, x1 \Rightarrow msb1,
                         sel0 => carry0, sel1 => carry1,
                         s0 => s0(0 \text{ TO } n-n/2-1),
                         s1 \Rightarrow s1(0 \text{ TO } n-n/2-1)
                                                                  );
            selektion carry: auswahl GENERIC MAP (1)
            PORT MAP (x0(0) \Rightarrow msbc0, x1(0) \Rightarrow msbc1,
                         sel0 => carry0, sel1 => carry1,
                         s0(0) \Rightarrow c0, s1(0) \Rightarrow c1
         END GENERATE;
END structure:
```