




Vigit Beletas Gürsey
ouar 80063


	XX	1	2	A
0	0	.0	o .	0
1	0	Ö	1	0
2	0	1	9	0
3	0	4	1	A
1.	4	0	0	0
4		0	A	1
5	1		o	A
6	1	-		A
2	A	1	11	-





3-) BCP-to-desimal decoder iain tanımlı olabileall en laigür sayı 9'dur. 4 biffik tonumlaran en buyur sayı ise 15 dur. 105 ile 9 arasındaki scuyları dant care olarak tonumlayabiliriz.





PART 2

- 1) "HW4" adlı yeni bir proje oluşturdu
- **2)** Verilen durumların doğruluk tablosunu kullanarak tek bitlik a ve b sayıları için bir karşılaştırıcı tasarladı

```
-x = a AND b'


-y = (a AND b) OR (a' AND b')

-z = a' AND b
```

- --"Yeni kaynak...", "VHDL modülü" ile "COMP_1.vhd" adlı yeni bir kaynak oluşturuldu.
- -Uygun giriş ve çıkışları eklemek için modülü düzenledi
- -Tasarladığım devre için VDHL kodunu yazdım.

```
library IEEE;
 2 use IEEE.STD LOGIC 1164.ALL;
    entity COMP_1 bit is
        Port ( a : in STD_LOGIC; b : in STD_LOGIC;
 4
 5
               x : out STD LOGIC;
 6
 7
               y : out STD_LOGIC;
               z : out STD_LOGIC);
 8
 9
    end COMP_1_bit;
10
11 architecture Behavioral of COMP_1_bit is
12
13 begin
      x \ll a AND (NOT b);
14
15
       y <= (a AND b) OR ((NOT a) AND (NOT b));
      z <= b AND (NOT a);
16
17 end Behavioral;
```


RTL Şeması



- "New source..." ile "COMP_1.tb.vhd" adlı "VHDL test bench" adlı bir test bench dosyası oluşturuldu, test modülü olarak "COMP_1.vhd" seçildi.
- -Modül "COMP_1.tb.vhd" için uygun bir test tezgahı olacak şekilde düzenlendi.

```
21
22
       --Inputs
23
       signal a : std_logic := '0';
24
       signal b : std_logic := '0';
25
       --Outputs
26
27
       signal x : std logic;
      signal y : std logic;
28
29
      signal z : std_logic;
30
31 BEGIN
32
       uut: COMP_1_bit PORT MAP (
33
34
             a => a,
             b => b,
35
36
             x => x,
             y => y,
37
              z \Rightarrow z
38
39
            );
40
41
       stim proc: process
42
       begin
43
       -- 00
44
         a <= '0';
45
         b <= '0';
46
47
         wait for 250ns;
48
       -- 01
          a <= '0';
49
         b <= '1';
50
         wait for 250ns;
51
52
       -- 11
         a <= '1';
53
          b <= '1';
54
          wait for 250ns;
55
       -- 10
56
          a <= '1';
57
          b <= '0';
58
59
          wait;
60
61
          wait;
       end process;
62
63
64 END;
```


Behavioral Simulation Sonuçları




-Sonuçlar beklediğim gibi doğru çıktı.

3) -Devreyi verilen şekle göre tasarladık

-CONNECT modüllerinin modellenmesiyle başladı




- Bu modeli kullanarak, genel CONNECT modülünü belirledi



- "CONNECT.vhd" adlı bir vhd dosyası oluşturdu ve CONNECT modülü için VHDL kodunu yazdım.

```
1 library IEEE;
 2 use IEEE.STD_LOGIC_1164.ALL;
 3
 4
    entity CONNECT is
 5
        Port ( IX1 : in STD_LOGIC;
 6
               IY1 : in STD LOGIC;
 7
               IZ1 : in STD LOGIC;
 8
               IX0 : in STD LOGIC;
 9
               IYO : in STD LOGIC;
10
11
               IZ0 : in STD_LOGIC;
               OX : out STD_LOGIC;
12
               OY : out STD_LOGIC;
13
               OZ : out STD_LOGIC);
14
15
   end CONNECT;
16
    architecture Behavioral of CONNECT is
17
18
19
   begin
20
21 OX <= IX1 OR (IY1 AND IX0);
22 OY <= IY1 AND IY0;
23 OZ <= IZ1 OR (IY1 AND IZ0);
24
25 end Behavioral;
```


-RTL Şeması



- "CON_COMP_1bit.vhd" adında yeni bir vhd dosyası oluşturdum ve CONNECT ve COMP_1_bit modüllerini kullanarak VHDL kodunu yazdım.

```
entity CON_COMP_1_bit is
        Port ( inA : in STD_LOGIC;
8
               inB : in STD_LOGIC;
9
10
               inX : in
                        STD LOGIC:
               inY : in STD_LOGIC;
11
               inZ : in STD LOGIC;
12
               oX : out STD LOGIC;
13
               oY : out STD_LOGIC;
14
15
               oZ : out
                        STD LOGIC);
16
   end CON COMP 1 bit;
17
   architecture Behavioral of CON_COMP_1_bit is
18
19
20
    component COMP_1_bit is
21
        Port ( a : in STD_LOGIC;
22
               b : in STD_LOGIC;
               x : out STD LOGIC;
23
               y : out STD_LOGIC;
24
               z : out STD_LOGIC);
25
26
   end component;
27
   component CONNECT is
28
       Port ( IX1 : in STD LOGIC;
29
                        STD LOGIC;
30
               IY1 : in
31
               IZ1 : in STD LOGIC;
32
               IXO : in
                         STD LOGIC;
               IYO : in STD LOGIC;
33
               IZ0 : in STD_LOGIC;
34
               OX : out STD_LOGIC;
35
36
               OY : out STD_LOGIC;
37
               OZ : out STD_LOGIC);
38
   end component;
39
   signal mx, my, mz : STD_LOGIC;
40
41
42
43
   interim_xyz : COMP_1_bit port map (inA,inB,mx,my,mz);
44
    connect_0 : CONNECT port map (inX,inY,inZ,mx,my,mz,oX,oY,oZ);
45
46
47 end Behavioral;
```

-RTL Şeması




-"POZ_COMP.vhd" adlı yeni bir vhd dosyası oluşturdu ve Şekil 1'e göre VHDL kodunu yazdı.

-Yapı taşları olarak CON_COMP_1_bit ve COMP_1_bit modülleri kullanıldı

```
5 entity POZ_COMP is
 6
       Port ( a0 : in STD_LOGIC;
7
              al : in STD_LOGIC;
              a2 : in STD_LOGIC;
              a3 : in STD LOGIC;
9
              b0 : in STD LOGIC;
10
              bl : in STD LOGIC;
11
              b2 : in STD LOGIC;
12
13
              b3 : in STD_LOGIC;
14
              X : out STD_LOGIC;
15
              Y : out STD_LOGIC;
16
              Z : out STD_LOGIC);
17 end POZ_COMP;
18
19
    architecture Behavioral of POZ COMP is
20
21 component COMP_1 bit is
22
     Port ( a : in STD_LOGIC;
              b : in STD LOGIC;
23
              x : out STD LOGIC;
24
              y : out STD_LOGIC;
25
              z : out STD LOGIC);
26
27 end component;
28
29 component CON COMP 1 bit is
     Port ( inA : in STD LOGIC;
30
              inB : in STD LOGIC:
31
              inX : in STD LOGIC;
32
              inY : in STD LOGIC;
33
34
              inZ : in STD LOGIC;
              oX : out STD LOGIC;
35
36
              oY : out STD LOGIC;
              oZ : out STD LOGIC);
37
38 end component;
39
40
    signal mx2, my2, mz2 : STD LOGIC;
    signal mxl, myl, mzl : STD LOGIC;
41
    signal mx0, my0, mz0 : STD LOGIC;
42
43
44 begin
45
46 comp_1_1: COMP_1_bit port map (a3,b3,mx2,my2,mz2);
   con_comp_1_1: CON_COMP_1_bit port map (a2,b2,mx2,my2,mz2,mx1,my1,mz1);
47
   con_comp_1_2: CON_COMP_1_bit port map (al,bl,mxl,myl,mzl,mx0,my0,mz0);
48
49 con_comp_1_3: CON_COMP_1_bit port map (a0,b0,mx0,my0,mz0,X,Y,Z);
50
51 end Behavioral;
```

RTL Şeması




- "New source..." ile "POZ_COMP.tb.vhd" adlı "VHDL test bench" adlı bir test bench dosyası oluşturdum, test modülü olarak "POZ_COMP.vhd"yi seçtim.
- -300ns aralıklarla üç durum için test bench yazdım.


A>B için -0-300 ns

A=B için -300-600 ns

A<B için -600-900 ns

Behavioral Simulation Sonuçları





Sonuçlar beklediğim gibi hesaplarımla eşleşti.