Xilinx ISE 14.7 kuramadığımdan dolayı simülasyon sonuçlarını Vivado'nun 2018.3 sürümünden yaptım.


E XILINX.


VIVADO.

1- Ninovaya yüklenmiş olan OR_gate.vhd ve OR_gate_tb.vhd dosyalarını indirerek part 2 adında oluşturduğum proje dosyasına import ettim. (Create Project → Project Name: Part 2 → RTL Project → Add Files → Ninovadaki orgate ve orgate_tb dosyası→ Proje oluşturuldu)

New Project


me for your project and specify a directory where the project data files will be stored





5

2- Kaynak dosyaları ekledikten sonra OR_gate.vhd dosyasını "set as Top" komutuyla implementasyonun yapılacağı dosya olarak belirliyorum ardından "Run implementation" komutuyla devremi oluşturuyorum. İlgili VHDL dilinde yazılmış olan kodun RTL şeması aşağıdaki gibidir.



Cell Properties			
OA_OBUF_inst_i_1			
I1	10	O=I0 + I1	
0	0	0	
0	1	1	
1	0	1	
1	1	1	

Doğruluk tablosu

3- "set as Top" komutuyla OR_gate_tb.vhd dosyasını işlem yapılacak dosya olarak belirliyorum ardında "Run simulation" komutuyla test bench dosyamı çalıştırıyorum. Ons-60ns arasındaki oluşan değerler aşağıdaki fotoğrafta belirtilmiştir.

