ÖDEV-1

1-) 64CD16

ligit Beltar Guison 040180067 feeth

Hexoderimal 6	4	C	(125)	
Binary: 2110	0100	1100	11010	01100100110011012

Decimal: 6.16 + 4.16 + 12.16 + 13.16 = 25805,

$$\frac{431}{600} = \frac{8}{53} = \frac{5318}{600} = \frac{6}{600} = \frac{18}{600} = \frac{6}{600} = \frac{18}{600} = \frac{18$$

$$\frac{431}{11} | \frac{1}{215} | \frac{215}{21} | \frac{215}{12} | \frac{107}{12} | \frac{253}{53} | \frac{2}{53} | \frac{26}{13} | \frac{26}{13} | \frac{215}{53} | \frac{2}{53} | \frac{2}{11} | \frac{2}{$$

$$\frac{15}{1}$$

$$\frac{1}{1}$$

$$\frac{1$$

3-) 0)(10/10,0001)2 6) (16,5/16

Yigit Belltor Girse 040(80)63 James

- c) (2624)8
- d) (DADA.8),6
- e) (10101101)2
- 0) 0.20+1=2+1.2+0.2+1.24 = 2+4+16=22 $0.2^{-1} + 1.2^{-2} + 0.2^{-3} + 1.2^{-4} = \frac{1}{4} + \frac{1}{16} = \frac{5}{16} = 0.3125$ (10110.0101) = (22.3125)
- b) 6.16 + 1.16 + = 22 5.16 = 0.3125 (16.5) = (22,3125)
- c) 6,80+2.81 = 6+16 = 22 2,8-1 + 4,8-2 = 0,3125 (2624) 8 = (22, 3125)
- d) 10.16°+ 13,161+ 10,162+ 13,16= 56026 11.16-1 = 0.6875 (DADA.B) = (56026.6875)10
- e) 0,2°+1,21+0,2+1,23 = 10 1.2 + 1.2 + 0.2 + 1.2 = 0.8125 (1010,110N2 = (10. 8125) 10

- 4-) 6)1,10010
 - 6) 119010
 - a) 1.2°=1 1.2 +0.2 +0.2 + 1.2 +0.2 =0,5625 (1, 10010) = (1,5625) 10 (1,10010) 2 = (1.9),6
 - 0,2-1+1,2-4-22 = 0,25 b) 0,2° + 1,2 +1,2° = 6 (10.010) 2 = (6.25) 10 (11. 010) = (0110,0100), = (6,4),6

10 luk sistende virgül kaldırılmasıyla oluşan değerler 10'un katlandır. Egy bir birim soga kaydırırsak sayımız 10 kat buyor, rolo kaydırıc 10 leat léverlur. Ayn seu diger says sistemerinde de generalidir 211 Sistende virgilir 2 soga leoydirmak soyimien, 22=4, 4 leat bijutur.

5-) f(x,y,z) = x4+2

-		X	4	7	xy+2
_	(0)	0	0	0	0
	(Y)	0	0	1	1
	(2)	0	1	O	1
	(3)	0	1	1	1
	(4)	1	0	0	0
	(5)	1	0	1	1
	(6)	1	1	0	0
	(7)	1	1	1	1

Vigit Beleto & Gurson ouo180063

7=1 duramborization $f=\bar{x}y+1=1$ olur

Z=0 durunlarinda

Xy=1 oldrøv durumterda f=1 owr, Diger durumterda O olur. Xilinx ISE 14.7 kuramadığımdan dolayı simülasyon sonuçlarını Vivado'nun 2018.3 sürümünden yaptım.


E XILINX.


VIVADO.

1- Ninovaya yüklenmiş olan OR_gate.vhd ve OR_gate_tb.vhd dosyalarını indirerek part 2 adında oluşturduğum proje dosyasına import ettim. (Create Project → Project Name: Part 2 → RTL Project → Add Files → Ninovadaki orgate ve orgate_tb dosyası→ Proje oluşturuldu)

New Project


me for your project and specify a directory where the project data files will be stored





5

2- Kaynak dosyaları ekledikten sonra OR_gate.vhd dosyasını "set as Top" komutuyla implementasyonun yapılacağı dosya olarak belirliyorum ardından "Run implementation" komutuyla devremi oluşturuyorum. İlgili VHDL dilinde yazılmış olan kodun RTL şeması aşağıdaki gibidir.



Cell Properties						
OA_OBUF_inst_i_1						
11	10	O=I0 + I1				
0	0	0				
0	1	1				
1	0	1				
1	1	1				

Doğruluk tablosu

3- "set as Top" komutuyla OR_gate_tb.vhd dosyasını işlem yapılacak dosya olarak belirliyorum ardında "Run simulation" komutuyla test bench dosyamı çalıştırıyorum. Ons-60ns arasındaki oluşan değerler aşağıdaki fotoğrafta belirtilmiştir.

