Prof. Dr. Ece Olcay Güneş Prof. Dr. Berna Örs Yalçın Öğr. Gör Ali Bahadır

#### EHB205 LOJİK TASARIM LABORATUVARI Final Sınavı

- Öğrenciler İTÜ öğrenci numaralarının son rakamına ilişkin tanımlanmış sınav soru kağıdını çözeceklerdir.
- öğrenci numarası  $\mathbf{0}$  veya  $\mathbf{1}$  ile bitenler  $\rightarrow$  sınav kağıdı  $\mathbf{01}$
- öğrenci numarası 2 veya 3 ile bitenler → sınav kağıdı 23
- öğrenci numarası 4 veya 5 ile bitenler → sınav kağıdı 45
- öğrenci numarası 6 veva 7 ile bitenler → sınav kağıdı 67
- öğrenci numarası 8 veva 9 ile bitenler → sınav kağıdı 89
- Yanlış sınav kağıdını çözen öğrencilerin sınavları geçersiz sayılacaktır.
- Öğrencilerin sınav süresince derse ilişkin kaynakları kullanmasına yönelik
- kısıtlama yoktur.
- Sınav öğrenciye özeldir. Sınav sırasında öğrencilerin İTÜ Akademik Onur Sözü'ne uygun davranacaklarına inanmaktayız. http://www.sis.itu.edu.tr/tr/yonetmelik/AkademikOnurSozuEsaslar.html
- Cevaplar PDF formatında Ninova sistemine sınav süresi sona ermeden yüklenecektir. PDF oluşturma ve Ninova'ya yükleme için ek süre verilmeyecektir.
- Her soru için bir cevap kağıdı kullanılmalı, cevap kağıtlarının herbiri numaralandırılmalı ve üzerinde açık olarak ad-soyad ve öğrenci numarası yazılmalıdır.
- Sınav başlangıcında dersi veren öğretim üyesi bir Zoom oturumu açacak ve sınav hakkında sözlü açılama yapacaktır.

### SORU KAĞIDI 45 Bu soru kağıdını yalnızca okul numarası 4 veya 5 ile bitenler çözecektir.


## Deney 2

Bir ikili kodlayıcı (binary encoder) **2**<sup>n</sup> **bit girişli** kod sözcüğünü **n-bitlik bir çıkış verisine** dönüştürmektedir. Bir anda Girişin yalnızca 1-biti lojik 1'e eşit olabilir ve çıkış verisi girişin hangi bitinin lojik 1'e eşit olduğunu belirtmektedir. n=3 için:

- a) Doğruluk tablosunu elde ediniz,
- b) (a) şıkkında bulduğunuz doğruluk tablosu ile tanımlanan çıkışlara ait Boole fonksiyonlarının optimum çarpımlar toplamı ifadesini Karnaugh diyagramı kullanarak bulunuz.
- c) Çıkışlara ait devreyi minimum sayıda lojik kapı kullanarak çiziniz.

### Deney 3

**F=x'y'z+yz** Boole fonksiyonunu çarpımların toplamı (sum of product - SOP) formunda Şekil 1'de gösterilen **74138 entegre devresi** (3 girişli aktif-0 çıkışlı kod çözücü) ve **VE**, **VEYA** ve **TÜMLEME** kapılarından gerekenleri kullanarak gerçekleyiniz. (Kapılar için entegre devresini çizmenize gerek yoktur, lojik sembollerini kullanabilirsiniz.)




## Deney 4

- a) Şekil 2 doğruluk tablosu verilen 1-bitlik 2 sayının toplanması için kullanılan Yarı Toplayıcı (YT) devresinin elde E ve toplam T, çıkışlarına ait Boole fonksiyonlarının optimum çarpımlar toplamı ifadelerini bulunuz.
- b) (a) şıkkında bulduğunuz optimum Boole fonksiyonlarını kullanarak YT devresini çiziniz.
- c) (b) şıkkında tasarladığınız YT devresi ve gerekli mantıksal kapıları kullanarak 1-bitlik 3 sayının toplanması için kullanılan Tam Toplayıcı (TT) devresinin lojik diyagramını çiziniz.
- d) n-bitlik bir elde zincirli toplayıcı (Ripple-carry adder) yapısını toplama/çıkarma bloğuna çevirmek için devreye yapmanız gereken eklemeleri belirtiniz. Yapılan eklemelerin sebeplerini kısaca açıklayınız

A	В	E	T			
0	0	0	0			
0	1	0	1			
1	0	0	1			
1	1	1	0			
0.1.1.2						

Şekil 2



N-bit Paralel Toplayıcı (Ripple carry adder) Şekil 3


# Deney 5

Şekil 4'de gösterilen tabloda bir senkron ardışıl devreye ait durum geçiş tablosu verilmiştir.

X	Q1	Q2	Q1+	Q2+	y
0	0	0	0	1	0
0	0	1	1	1	1
0	1	0	1	0	0
0	1	1	0	0	1
1	0	0	1	1	0
1	0	1	1	0	0
1	1	0	0	1	1
1	1	1	0	0	0

Şekil 4

- a) Verilen durum geçiş tablosunu kullanarak **Q1=0, Q2=0** başlangıç durumu için zaman diyagramını Şekil 5 üzerinde tamamlayınız.
- b) Eğer hatalı çıkış oluşuyorsa, bu hatalı çıkışları gösterip, sebebini açıklayınız.
- c) Devre hangi tip durum makinasıdır? Nedeniyle açıklayınız.




Şekil 5

## Deney 6

Aşağıda bulunan durum diyagramı ile tanımlanmış senkron ardışıl devre tasarlanacaktır. JK-tipi flip-flop'ların kullanılması istenmektedir.

- a) Durumları kodlayınız.
- b) Durum geçiş tablosunu elde ediniz
- c) Devreyi çiziniz.



# Deney 7



Şekil 7

- a) Şekil 7'deki iki adet 74161 (senkron sayıcı) entegresini kullanarak 6'dan 66'a sayan bir sayıcı devresi tasarlayınız. Bu entegrelere ek olarak istediğiniz lojik kapıları kullanabilirsiniz. Ek olarak kullandığınız lojik kapıların lojik sembollerini kullanınız.
- b) Devrenin işleyişini kısaca açıklayınız.