ModelSIM으로 MUX simulation 하기


HDL & Verilog

♦ HDL


- Hardware Description Language
- ullet C → 범용 프로세서 이용 / HDL → 전용 SoC 또는 IP 설계
- HDL Design => Simulation & Synthesis & etc. => Chip / FPGA
- HDL 설계의 장점
 - C 와 비슷한 친숙한 명령어
 - Behavioral 하게 설계할 수 있음

Verilog


- ◆ HDL 중에 가장 널리 쓰이는 Language
- 수많은 Synthesis Tools / Foundry vendors 가 Support
- Verilog Editing & Simulation Tool : ModelSim
- Synthesis Tool: ISE Design Suite for FPGA / Design Compiler for Silicon









4:1 Multiplexer 설계 및 시뮬레이션




실험 내용

- ◈ ModelSim 을 실행시키고 새 프로젝트를 생성
- → 프로젝트 이름 한글 사용하지 말 것







- ♦ Add Existing File → 제공된 'MUX4_1.v', 'MUX4_1_top.v' 를 Open
 - MUX4_1.v : MUX4_1 Module 을 구현한 파일
 - ◆ MUX4_1_top.v: MUX4_1 Module 을 Test 하기 위한 파일




- 프로젝트에 추가된 파일 (*.v) 을 우클릭하고 'Edit'를 선택하면 파일 내용을 확인 및 편집할 수 있음
- ◆ 'Compile' 또는 'Compile All' 을 선택하여 컴파일 수행




해당 파일에 에러가 없으면 '~ successful' 이란 메시지가 뜨고, 에러가 있으면 '~ failed with n errors' 란 메시지가 뜸




 ◆ Library 탭을 선택하고, work 폴더 안의 mux4_1_top 을 우클릭 → Simulate 를 클릭




- Sim 창에서 시뮬레이션 파형을 보고자 하는 design unit 선택
- Objects 창에 in/output, 내부 signal 이 뜸. 해당 signals 를 선택한 후 우클릭 → Add to → Wave → Selected Signals 선택




- ♦ Wave 창에 선택한 signals 가 추가된 것을 확인
- ♦ 시뮬레이션을 수행할 시간을 설정 (e.g., 5 ns) 하고 run 클릭



4:1 Multiplexer



Gate 수준의 4:1 Multiplexer



```
W/ 4:1 멀티플렉서 모듈. 포트 리스트는 I/O 다이어그램에서 직관적으로 알 수 있다.

module mux4_to_1 (out, i0, i1, i2, i3, s1, s0);

Module 시작!
필요한 in/out 포트 이름
모두 적기

output out;
input i0, i1, i2, i3;
input s1, s0;
```

s0n


wire y0, y1, y2, y3;

```
V/ 4:1 멀티플렉서 모듈. 포트 리스트는 I/O 다이어그램에서 직관적으로 알 수 있다. module mux4_to_1 (out, i0, i1, i2, i3, s1, s0);
```

```
// I/O 다이어그램으로부터 포트를 선언.
output out;
input i0, i1, i2, i3;
input s1, s0;
```

Input인지 output인지 구별해 주기

```
// 내부 wire 선언.
wire sln, s0n;
wire y0, y1, y2, y3;
```



```
// 4:1 멀티플렉서 모듈. 포트 리스트는 I/O 다이어그램에서 직관적으로 알 수 있다.

module mux4_to_1 (out, i0, i1, i2, i3, s1, s0);


// I/O 다이어그램으로부터 포트를 선언.

output out;

input i0, i1, i2, i3;


input s1, s0;
```

// 내부 wire 선언. wire sln, s0n; wire y0, y1, y2, y3; 중간 연결에 필요한 wire들 마련해 두기



```
// 게이트 파생、s1n, s0n 신호를 생성.
not (sln, sl);
not (s0n, s0);
// 3-input AND 게이트 파생
and (y0, i0, s1n, s0n);
and (y1, i1, s1n, s0);
and (y2, i2, s1, s0n);
and (y3, i3, s1, s0);
// 4개의 입력을 갖는 OR 게이트 파생
or (out, y0, y1, y2, y3);
endmodule
```

not (out, in) //앞쪽이 출력, 뒤쪽이 입력




```
// 게이트 파생. s1n, s0n 신호를 생성.
not (sln, sl);
not (s0n, s0);
// 3-input AND 게이트 파생
and (y0, i0, s1n, s0n);
                                  and (out, in1, in2, in3)
and (y1, i1, s1n, s0);
and (y2, i2, s1, s0n);
and (y3, i3, s1, s0);
// 4개의 입력을 갖는 OR 게이트 파생
or (out, y0, y1, y2, y3);
```

endmodule

```
// 게이트 파생. s1n, s0n 신호를 생성.
not (sln, sl);
not (s0n, s0);
// 3-input AND 게이트 파생
and (y0, i0, s1n, s0n);
and (y1, i1, s1n, s0);
and (y2, i2, s1, s0n);
and (y3, i3, s1, s0);
                           or (out, in1, in2, in3, in4)
 / 4개의 입력을 갖는 OR 게이트 파생
or (out, y0, y1, y2, y3);
endmodule
```

```
// 게이트 파생. s1n, s0n 신호를 생성.
not (sln, sl);
not (s0n, s0);
// 3-input AND 게이트 파생
and (y0, i0, s1n, s0n);
and (y1, i1, s1n, s0);
and (y2, i2, s1, s0n);
and (y3, i3, s1, s0);
// 4개의 입력을 갖는 OR 게이트 파생
or (out, y0, y1, y2, y3);
               모듈 끝났다고 알려주기
endmodule
```



: MUX4_1_top.v

빵판 역할!

```
// 스티뮬러스 모듈을 정의(포트가 없다).
```

module stimulus;


포트가 없으면 테스트용 코드라는 것을 알 수 있다.

```
// 입력으로 연결되는 변수들을 정의.
reg INO, IN1, IN2, IN3;
reg S1, S0;
```

// 출력 wire의 선언. wire OUTPUT;

```
// 멀티플렉서의 파생.
```

mux4_to_1 mymux(OUTPUT, IN0, IN1, IN2, IN3, S1, S0);




// 멀티플렉서의 파생.


: MUX4_1_top.v

```
// 스티뮬러스 모듈을 정의(포트가 없다).
module stimulus;
// 입력으로 연결되는 변수들을 정의.
reg INO, IN1, IN2, IN3;
                           6개의 입력에 이것 저것 넣어볼 수 있도록
                                 레지스터 (저장공간)선언
reg S1, S0;
// 출력 wire의 선언.
wire OUTPUT;
```

mux4 to 1 mymux (OUTPUT, INO, IN1, IN2, IN3, S1, S0);



```
// 멀티플렉서의 파생.
mux4_to_1 mymux(OUTPUT, INO, IN1, IN2, IN3, S1, S0);
```



```
// 스티뮬러스 모듈을 정의(포트가 없다).
module stimulus;
// 입력으로 연결되는 변수들을 정의.
reg INO, IN1, IN2, IN3;
reg S1, S0;
// 출력 wire의 선언.
wire OUTPUT;
                  instance이름
// 멀티플렉서의 피생
mux4 to 1 mymux OUTPUT, INO, IN1, IN2, IN3, S1, S0);
 내가 정의한
 module이름
module mux4 to 1 (out, i0, i1, i2, i3, s1, s0);
```

```
// 스티뮬러스 모듈을 정의(포트가 없다).
module stimulus;
// 입력으로 연결되는 변수들을 정의.
reg INO, IN1, IN2, IN3;
reg $1, S0;
// 출력 wire의 선언.
wire OUTPUT;
// 멀티플렉서의 파생.
mux4 to 1 mymux (OUTPUT, INO, IN1, IN2, IN3, S1, SO);
module mux4 to 1 (out, i0, i1, i2, i3, s1, s0);
```

S1 = 1; S0 = 0;

```
// 입력 스티뮬러스 생성, 스티뮬러스 모듈 정의(포트 없음),
initial
            Main 함수 처럼 simulation 시작하자마자 initial에서 출발한다.
begin
 // 입력 라인을 셋
 IN0 = 1; IN1 = 0; IN2 = 1; IN3 = 0;
 #1 $display("IN0= %b, IN1= %b, IN2= %b, IN3= %b\n", IN0, IN1, IN2, IN3);
                    입력 레지스터에 1, 0, 1, 0을 저장하고 1ns 이후에 확인해보기
 // INO를 선택
 S1 = 0; S0 = 0;
 #1 $display("S1 = %b, S0 = %b, OUTPUT = %b \n", S1, S0, OUTPUT);
 // IN1을 선택
 S1 = 0; S0 = 1;
 #1 $display("S1 = %b, S0 = %b, OUTPUT = %b \n", S1, S0, OUTPUT);
 // IN2를 선택
```

```
// 입력 스티뮬러스 생성, 스티뮬러스 모듈 정의(포트 없음),
initial
            Main 함수 처럼 simulation 시작하자마자 initial에서 출발한다.
begin
 // 입력 라인을 셋
 IN0 = 1; IN1 = 0; IN2 = 1; IN3 = 0;
 #1 $display("IN0= %b, IN1= %b, IN2= %b, IN3= %b\n", IN0, IN1, IN2, IN3);
  // TNO를 선택
 S1 = 0; S0 = 0;
 #1 $display("S1 = %b, S0 = %b, OUTPUT = %b \n", S1, S0, OUTPUT);
                 입력 레지스터에 s에 0,0을 저장한 후 1ns 이후에 output 값을 확인해 보기
 // IN1을 선택
 S1 = 0; S0 = 1;
 #1 $display("S1 = %b, S0 = %b, OUTPUT = %b \n", S1, S0, OUTPUT);
 // IN2를 선택
 S1 = 1; S0 = 0;
```


```
// 입력 스티뮬러스 생성, 스티뮬러스 모듈 정의(포트 없음),
initial
            Main 함수 처럼 simulation 시작하자마자 initial에서 출발한다.
begin
 // 입력 라인을 셋
 IN0 = 1; IN1 = 0; IN2 = 1; IN3 = 0;
 #1 $display("IN0= %b, IN1= %b, IN2= %b, IN3= %b\n", IN0, IN1, IN2, IN3);
 // INO를 선택
 S1 = 0; S0 = 0;
 #1 $display("S1 = %b, S0 = %b, OUTPUT = %b \n", S1, S0, OUTPUT);
  / TN1을 선택
 S1 = 0; S0 = 1;
 #1 $display("S1 = %b, S0 = %b, OUTPUT = %b \n", S1, S0, OUTPUT);
                 입력 레지스터에 s에 0,1을 저장한 후 1ns 이후에 output 값을 확인해 보기
 // IN2를 선택
 S1 = 1; S0 = 0;
```

Test Code : MUX4_1_top.v

```
// IN3을 선택
S1 = 1; S0 = 1;
#1 $display("S1 = %b, S0 = %b, OUTPUT = %b \n", S1, S0, OUTPUT);
end 입력 레지스터에 s에 0,1을 저장한 후 1ns 이후에 output 값을 확인해 보기
endmodule
```


Test Code : MUX4_1_top.v

```
Initial begin
// 테스트하고 싶은 값을
//이것 저것 넣어보기
//테스트 다 했으면
end
```



과제제출 - 11/2 토요일까지

- 1. modelsim simulator를 설치하고 함께 첨부한 verilog file을 실행시켜봅니다.
- 2. 실행 후 waveform 을 확인한 후
- 3. 모니터 앞에 학번과 이름을 적은 쪽지를 두고 waveform과 쪽지를 잘 보이게 인증샷을 찍은 후 사진파일을 e-class 에 과제 제출합니다.



კ2