GENERATORE DI SEQUENZE DI TRIGGER PROGRAMMABILE VIA BUS VME A 16 INGRESSI CON SOGLIA BIPOLARE PROGRAMMABILE



Il sistema nella sua versione finale:



e il prototipo di sviluppo:



I dati di progetto iniziali

Il progetto nasce dalla richiesta di poter disporre di un sistema in grado di confrontare, all'interno di una finestra temporale ben prestabilita, un certo numero di segnali provenienti da sorgenti diverse e quindi con caratteristiche elettriche differenti. L'analisi effettuata ha condotto alla definizione delle seguenti caratteristiche:

- 16 canali di ingresso,
- ingressi modulari (coassiale o differenziale) con relativo adattamento di impedenza,
- soglie di discriminazione bipolari, singolarmente regolabili da 0 V fino a 600 mV,
- tempi di ritardo dei segnali discriminati singolarmente regolabili da 0 s fino 600 ns,
- tempi di durata dei segnali discriminati singolarmente regolabili da 0 s fino a 1000 ns,
- uscita TTL in logica diretta o inversa per ogni singolo canale e in grado di pilotare linee di trasmissione,
- possibilità di selezione fra manuale o programmabile dei precedenti parametri,
- più possibilità di configurazione dei singoli canali su diverse logiche di trigger, con uscite separate per ciascuna di esse in logica TTL,
- memorizzazione delle sequenze di trigger prodotte,
- programmabilità completa di tutti i parametri via standard VME,
- recupero dati di trigger via standard VME.

LA SEZIONE ANALOGICA DEL DISCRIMINATORE

IL CIRCUITO DISCRIMINATORE

Per lo stadio di ingresso del discriminatore si può utilizzare, in modo "improprio", un ricevitore differenziale LVDS (della serie SN65LVDS…, SN75LVDS… oppure DS90C…). Tale dispositivo, pur avendo dichiarata una sensibilità maggiore di 100 mV sulla tensione differenziale, in realtà riesce a discriminare segnali differenziali fino all'ordine di qualche mV; questo stando alle misure (e al successivo impiego) nel front-end del rivelatore di muoni dell'esperimento OPERA in funzione presso i Lab. Naz. del Gran Sasso. Gli stessi test evidenziano, tuttavia, che per tensioni differenziali inferiori ai 10 mV si hanno differenze fra le soglie di commutazione dei vari dispositivi.
Quindi è conveniente imporre un limite minimo sulla tensione differenziale V_{ID} pari a:

$$| V_{IDmin} | \geq 10 \text{ mV}$$

Il limite massimo è invece imposto dalle specifiche del dispositivo che, in condizioni normali, raccomandano:

$$| V_{IDmax} | \leq 600 \text{ mV}$$

Con un limite massimo:

$$| V_{IDextreme} | < 1 \text{ V}$$

Essendo un dispositivo a singola alimentazione (+ 3.3 V tipici) deve lavorare con una tensione di modo comune positiva che, nel caso dei dispositivi LVDS, è consigliata aggirarsi attorno agli 1,2 V mentre, grazie alle protezioni poste agli ingressi, questi possono raggiungere tensioni comprese fra

$$-0{,}5 \text{ V} < V_{IN} < +4 \text{ V}$$

Chiaramente questa flessibilità nel range di tensioni di ingresso permette di poter variare la soglia di tensione differenziale fra i due ingressi rimanendo centrati attorno alla tensione di modo comune. Infatti, prendendo in considerazione il circuito riportato si hanno le seguenti equazioni:



$$V_+ = (V_u - V_r)\frac{R_r + R}{\sum R} + V_r \qquad (1)$$

$$V_- = (V_u - V_r)\frac{R_r}{\sum R} + V_r \qquad (2)$$

$$V_d = V_+ - V_- = (V_u - V_r)\frac{R}{\sum R} \qquad (3)$$

dove $\sum R = Ru + Rr + R$.

A queste equazioni vanno aggiunte quelle che si ottengono dai vincoli imposti dalle caratteristiche del dispositivo che si intende usare. In particolare, il vincolo sulla tensione di modo comune V_{ICM} , porta a:

$$V_{ICM} = 1{,}2\text{V} = \frac{(V_+ + V_-)}{2} \Rightarrow V_+ = 2{,}4 - V_- \qquad (4)$$

da cui, se si pone $\mathbf{R_u = R_r}$ rendendo la rete simmetrica, si ha anche:

$$\boxed{V_u = 2{,}4 - V_r} \qquad (5)$$

con il vincolo che Vu ≥ 0 e Vr ≥ 0 come valore minimo (dettato da scelte di progetto che hanno come effetto il solo utilizzo di tensioni positive rispetto a massa).
Dall'equazione alla maglia resistiva e dalla (4) si ottiene:

$$V_+ = V_- + V_d \qquad\qquad V_+ = 2{,}4 - V_-$$

che portano a

$$V_+ = 1{,}2 + V_d/2 \quad (6) \qquad \text{e} \qquad V_- = 1{,}2 - V_d/2 \quad (7)$$

Dall'equazione (1) si ottiene:

$$\begin{aligned}
\sum R \cdot V_+ &= (V_u - V_r)\cdot(R_r + R) + \sum R \cdot V_r \\
&= (R_r + R)\cdot V_u - (R_r + R)\cdot V_r + \sum R \cdot V_r \\
&= (R_r + R)\cdot V_u - (R_r + R - \sum R)\cdot V_r \qquad \Rightarrow \\
\sum R \cdot V_+ - R_u \cdot V_r &= (R_r + R)\cdot V_u \\
&\Downarrow \\
V_u &= \frac{\sum R \cdot V_+ - R_u \cdot V_r}{(R_r + R)}
\end{aligned}$$

mentre dall'equazione (2) si ha:

$$\begin{aligned}
\sum R \cdot V_- &= (V_u - V_r)\cdot R_r + \sum R \cdot V_r \\
&= R_r \cdot V_u - R_r \cdot V_r + \sum R \cdot V_r \\
&= R_r \cdot V_u - (R_r - \sum R)\cdot V_r \qquad \Rightarrow \\
\sum R \cdot V_- - (R_u + R)\cdot V_r &= R_r \cdot V_u \\
&\Downarrow \\
V_u &= \frac{\sum R \cdot V_- - (R_u + R)\cdot V_r}{R_r}
\end{aligned}$$

da cui, uguagliando le due:

$$\begin{aligned}
R_r \cdot \sum R \cdot V_+ - R_r \cdot R_u \cdot V_r &= (R_r + R)\cdot \sum R \cdot V_- - V_r \cdot (R_r + R)\cdot(R_u + R) \\
&\Downarrow \\
R_r \cdot \sum R \cdot V_+ - (R_r + R)\cdot \sum R \cdot V_- &= -V_r \cdot \sum R \cdot R \\
&\Downarrow \\
R_r \cdot V_+ - (R_r + R)\cdot V_- &= -V_r \cdot R \\
&\Downarrow \\
\frac{V_d}{R} &= \frac{V_- - V_r}{R_r}
\end{aligned}$$

che esprime la legge di conservazione della carica (o della corrente) sul ramo resistivo.

Tale relazione è importante perché, sostituendo a V- (parametro interno) il suo valore tramite la (7) si ottiene:

$$\frac{R_r}{R}\cdot V_d = 1{,}2 - \frac{V_d}{2} - V_r \qquad \Rightarrow \qquad V_d\cdot\left(\frac{R_r}{R}+\frac{1}{2}\right) = 1{,}2 - V_r$$

Che fornisce la relazione che lega la tensione Vd alle tensioni di alimentazione esterne e alle resistenze del circuito:

$$\boxed{V_r = -V_d\cdot\left(\frac{R_r}{R}+\frac{1}{2}\right)+1{,}2} \qquad (8)$$

Da tale equazione si può osservare che i vincoli sul valore minimo di Vr hanno come effetto un vincolo sul massimo valore di Vd (e viceversa). In forma differenziale assume la forma:

$$\frac{dV_r}{dV_d} = -\left(\frac{R_r}{R}+\frac{1}{2}\right) \qquad (9)$$

Essa indica che le variazioni di Vd (o, che è lo stesso, il suo range) implicano variazioni di Vr (e quindi di Vu) che dipendono fortemente dal rapporto Rr/R. Poiché Vr è vincolata, dalla (5), ad un valore massimo non molto elevato, ne risulta che tale rapporto fra le resistenze non può essere elevato se si vuole ottenere un'escursione di alcuni centinaia di mV sulla tensione Vd. Quindi le resistenze dovranno certamente essere dello stesso ordine di grandezza e, plausibilmente, in rapporti massimi non troppo maggiori dell'unità.
L'ordine di grandezza di tali resistenze si determina dalla considerazione che la corrente di modo differenziale fra i due ingressi circola su R dando origine ad una d.d.p. che va a modificare il valore di Vd. In particolare, questo offset porterà ad un errore sistematico sul valore reale di Vd il cui peso relativo sarà molto più importante ai piccoli valori di Vd, che si aggirano sulla decina di mV. Quindi, l'effetto di tale corrente, per poter essere ragionevolmente trascurato, dovrà raggiungere, al più, il valore di qualche mV. Poiché i valori massimi di tale corrente sono, per i dispositivi considerati:

$$2\ \mu A < |\ I_{ID}\ | < 10\ \mu A$$

ne deriva che l'ordine di grandezza delle resistenze dovrà aggirarsi nel campo delle migliaia di ohm:

$$1K\Omega \le R\ ,\ R_r\ ,\ R_u \le 10\ K\Omega$$

che comporta una corrente complessiva sul ramo resistivo inferiore al mA.

L'utilizzo di tale dispositivo come discriminatore lo si può intuire riportando in un grafico l'andamento delle tensioni V+ e V- soggette ai vincoli discussi. Da questo si osserva che tali tensioni (e quindi le tensioni Vu e Vr) hanno, rispetto al valore mediano imposto da V_{ICM}, un comportamento complementare, con gli estremi imposti dalla (4). Inoltre, applicando la (3) e la (5), si osserva che la tensione Vd può essere variata con continuità a partire da un valore massimo fino ad annullarla per poi passare, con segno opposto, ad un altro massimo di valore assoluto identico al primo.
Chiaramente la grandezza Vd può essere utilizzata come valore di soglia per far cambiare lo stato del dispositivo. Infatti, prendendo ad esempio V+ > V- (che implica



un valore di Vd > 0) e considerando il circuito studiato, si ha che la sua uscita si posizionerà al valore di riposo alto, prossimo al valore di alimentazione positiva del dispositivo. Tuttavia, se al nodo V+ viene applicato un segnale la cui escursione è, rispetto al riferimento del circuito (usualmente GND), negativa e in modulo, maggiore di Vd (cioè tale da opporsi fino ad annullare l'effetto della Vd stessa), l'uscita del dispositivo cambierà di stato per tutto il tempo durante il quale il segnale di ingresso rimarrà, come valore assoluto, al di sopra del valore Vd, posizionandosi al livello della tensione di riferimento del dispositivo. Il medesimo effetto lo si può ottenere anche usando un segnale di tipo differenziale del quale la parte a transizione negativa venga applicata a V+ mentre la parte a transizione positiva venga applicata a V-; in questo caso, per far commutare il dispositivo, a ciascun fronte dei segnali applicati sarà sufficiente una transizione pari alla metà di quella richiesta al segnale singolo.

Un altro aspetto da considerare è l'impedenza che tale circuito presenta alla linea che trasporta il segnale da discriminare. Dato il valore delle resistenze utilizzate nella rete di polarizzazione l'impedenza complessiva si aggira sull'ordine del KΩ che è, chiaramente, molto superiore alle impedenze delle linee usate per il trasporto dei segnali, tipicamente non molto superiori al centinaio di ohm. Questo comporta un reciproco disadattamento fra linea e circuito che ha come effetto, da una parte, l'origine di riflessioni che modificano la forma e l'ampiezza del segnale da discriminare e, dall'altra, una modifica della rete di polarizzazione che si ripercuote sul valore di Vd impostato. E' quindi necessario sia terminare la linea con un'idonea impedenza sia disaccoppiare la terminazione dal resto del circuito attraverso due capacita sufficientemente elevate (decine di nF). Questo porta a modificare il circuito iniziale secondo il seguente schema:



Inoltre, dalla (5) si ottiene che le due tensioni Vu e Vr necessarie per il controllo della soglia possono essere generate controllando una sola di esse attraverso il circuito riportato. Anche se non indicato, è comunque opportuno aggiungere un buffer che separi i circuiti che generano Vu e Vr dai loro utilizzatori; questo per fare in modo che l'assorbimento di corrente degli stadi alimentati da essi non influisca sulle prestazioni dei generatori. Scegliendo come tensione di riferimento un valore di 2,5 V, normalmente ottenibile attraverso regolatori di tipo commerciale, si ha:



$$V_u = 2{,}5 \cdot \alpha \cdot (A+1) - A \cdot V_r \qquad (10)$$

dove α = R/2R = 1/2 e A = R/R = 1.

Un'ultima considerazione deve essere fatta riguardo alla possibilità dell'utilizzo di tale discriminatore sia con soglie positive che con soglie negative rispetto ad uno stesso ingresso (ad esempio V+). Come già fatto notare durante la descrizione precedente, l'imporre un valore di Vd > 0, che equivale a discriminare segnali a transizione negativa applicati a V+, comporta che l'uscita del dispositivo si mantenga, in assenza del segnale di ingresso, a valori prossimi a Vcc. Tale valore, se si lavora in logica positiva, corrisponde ad un valore logico alto. Questo potrebbe essere in contrasto con la necessità di mantenere il livello logico di uscita al valore basso in assenza di un segnale di ingresso che superi il valore di soglia mentre, quando tale segnale supera Vd, l'uscita logica deve portarsi al valore alto. Un effetto quale quello richiesto lo si otterrebbe con valori di Vd negativi, che corrisponde a discriminare segnali a transizione positiva. In pratica cambiando le regole della logica si cambiano i comportamenti rispetto alla discriminazione. Per uniformizzare il comportamento rispetto alla scelta della logica è sufficiente realizzare un'operazione di OR ESCLUSIVO fra l'uscita del discriminatore ed una variabile di controllo binaria LC il cui valore logico sarà dato dalla relazione:

$$\boxed{LC = \frac{V_d + |V_d| \cdot (\text{sign_of_logic})}{2 \cdot V_d}}$$

-- Il circuito reale completo

Una $V_d$max che possa fornire una certa flessibilità fra la soglia massima e le possibili richieste, pur non superando i limiti del dispositivo, porta a scegliere:

$$|V_{d\text{set}}| \leq 800 \text{ mV}$$

L'altra richiesta è la possibilità di regolazione di questa in modo da avere una ragionevole sensibilità sulla discriminazione dei segnali di ingresso; questa fissa ΔVd a:

$$\Delta Vd = 2 \text{ mV}$$

per cui il numero di steps necessari a suddividere $V_d$set in intervalli ampi al massimo ΔVd risulta essere 400, un numero che in base binaria richiede 9 bit per essere rappresentato. Quindi, per coprire l'intero range, la scelta si orienta su un dispositivo in grado di regolare la sua tensione di uscita attraverso una suddivisione in 10 bit, cioè in 1023 intervalli.
Chiaramente tali scelte su Vd si riflettono immediatamente su Vr (tramite la (8)) e su Vu (tramite la (5)). In particolare, dal valore massimo di Vr e dalla (8) si ottiene che il rapporto fra le resistenze Rr ed R deve valere:

$$R_r / R = 1$$

Al fine di minimizzare l'effetto dovuto alla corrente differenziale e, nel contempo, di mantenere una corrente sul ramo resistivo sempre inferiore al mA, la scelta più opportuna porta a:

$$R_r = R = 1{,}2 \text{ K}\Omega$$

Poiché, come già detto, il valore di Vd dipende da Vr, la suddivisione di Vd in 1024 intervalli comporta una identica suddivisione del range di Vr. Dato che quest'ultima può variare fra 0 e 2,5 V, per ogni step si dovrà avere una variazione ΔVr pari a:

$$\Delta V_r = \frac{V_{ref}}{n_{step}^{MAX}} = \frac{2{,}5V}{1024} \approx 2{,}441 \ \ {}^{mV}\!/_{step}$$

Che, per la (9), fissa ΔVd a:

$$|\Delta V_d| \ \approx \ 1{,}628 \ \ {}^{mV}\!/_{step}$$

Fornendo, già in sede di progetto, una sensibilità migliore di quella richiesta.

Un ulteriore punto da discutere è l'effetto delle imprecisioni dei componenti utilizzati rispetto alle attese del progetto. In particolare, lo scostamento fra i valori relativi delle resistenze che costituiscono la rete che genera Vu a partire da Vr, di quelli della rete di partizione che impone Vd e gli offset intrinseci degli OPAMP che vanno ad alimentare quest'ultima hanno come effetto quello di modificare sia il fattore di proporzionalità fra il valore del DAC e la soglia imposta sia il punto di soglia nulla.
A questi deve essere aggiunto l'effetto delle correnti di bias che circolano agli ingressi del discriminatore e che certamente dipendono dal valore delle tensioni applicate a tali ingressi. Quindi, in modo del tutto generale, tale contributo potrà essere espresso come una funzione di Vr dato che sia V+ che V− dipendono, in ultima analisi, dal valore di Vr. Tale funzione, certamente complessa e rappresentabile, almeno in prima approssimazione, come Ibias(Vr) = $Ibias_{G} \cdot Vr + Ibias_{OFS}$, andrà anch'essa a riflettersi su entrambi i parametri che definiscono Vd.
Allora, se il reale valore di Vr si modifica in K·Vr + b allora Vu assume il valore Vu = {2,5·α·(A+1) - A·(K·Vr+b) + a} e quindi, dall'equazione alla maglia che genera Vd, si ha:

$$V_d = \frac{R}{R+R_r+R_u}\left(2.5\cdot\alpha\cdot(A+1) - A\cdot(K\cdot V_r+b) + a - (K\cdot V_r+b)\right) + R\cdot I_{bias}(V_r)$$
$$= -\left(K\frac{d\cdot(A+1)}{3} + R\cdot I_{bias_G}\right)\cdot V_r + \frac{2.5\cdot\alpha\cdot(A+1)\cdot d}{3} + \left(\frac{d\cdot(a-b\cdot(A+1))}{3} + R\cdot I_{bias_OFS}\right)$$

In tale relazione sono state evidenziate tutte le varie componenti degli effetti dovuti a quanto descritto:
- nel primo addendo il fattore d·(A+1) giustifica la discrepanza del fattore di proporzionalità dal suo valore presunto di 2/3 dovuto agli scostamenti della rete di partizione dal valore presunto di d/3 (con d = 1) e del guadagno da 1, effetti legati ai componenti puramente ohmici; il fattore K congloba le discrepanze legate agli OPAMP mentre il fattore legato a Ibias giustifica l'effetto legato delle correnti ma può anche conglobare eventuali effetti dinamici connessi alla presenza di segnale.
- nel secondo addendo il fattore α·d·(A+1) giustifica lo scarto del punto di soglia nulla dal suo valore presunto di 2,5/3 V ≈ 0,83 V dovuto, oltre che alle discrepanze discusse al punto precedente, allo scostamento del rapporto di partizione α dal valore previsto di ½.
- il terzo addendo contiene i contributi dovuti agli offset a, b degli OPAMP mediati dagli altri fattori e infine, il contributo della corrente di bias del discriminatore. L'effetto complessivo di questo addendo è quello di andare a modificare ulteriormente il punto di soglia nulla.
Dalla relazione riportata se ne può concludere che:

> *Tutti i contributi di scostamento sono indipendenti da Vr (che è la grandezza che viene variata per l'impostazione della soglia) e quindi possono essere conglobati, attraverso il processo di calibrazione, nei due parametri che descrivono la relazione lineare attesa fra Vd e Vr .*

Si prenda ora in considerazione il circuito di ingresso come visto dal segnale applicato Vi. Tale rete, essendo concepita per accettare segnali differenziali, presenta una completa simmetria rispetto ai suoi ingressi quindi, nello studiarne la risposta dinamica, non è necessario analizzarne il comportamento rispetto ad un segnale differenziale puro. È invece sufficiente analizzare la sua risposta rispetto ad un segnale single-ended applicato ad uno soltanto dei suoi ingressi dato che l'altro si comporterebbe esattamente nello stesso modo. In questa ipotesi il circuito da analizzare può essere schematizzato come:



e il segnale effettivamente applicato ai capi del discriminatore vale:

$$V_+ = V_i \cdot \frac{Z_t}{Z_t + 1/SC_d} = V_i \cdot \frac{SC_d R_0 \cdot (SC_d R_p + 1)}{S^2 C_d^2 R_0^2 R_p + 2 \cdot SC_d R_0 + 1}$$

$$V_- = V_+ \cdot \frac{Z_p}{Z_p + R} = \frac{V_+}{2} \cdot \frac{1}{SC_d R/2 + 1}$$

$$V_d = I_d \cdot R = V_i \cdot \frac{Z_t}{Z_t + 1/SC_d} \cdot \frac{R}{R + Z_p} = V_i \cdot C_d \cdot \frac{R_0 \cdot R_p}{R_u} \cdot \frac{S(SR_u C_d + 1)}{S^2 C_d^2 R_0 R_p + 2SC_d R_0 + 1}$$

dove le relazioni per Zp e Zt sono riportate in figura.
Nel calcolo di Zt è stato posto Rp = R // Ru, che è l'impedenza complessiva presentata dal ramo per $\omega \to \infty$ e Ro = Ru // (R+Rr), che è l'impedenza complessiva a valle di Cd per $\omega \to 0$; con i valori scelti per le resistenze della rete (Ru = Rr = R) tali resistenze equivalenti assumono i valori Rp = R/2 e Ro = 2R/3.
Da cui, sostituendo alle resistenze R_0 e R_P le loro relazioni, si ottiene:

$$V_+ = V_i \cdot \frac{2}{3} \cdot R \cdot C_d \cdot \frac{S \cdot (SC_d R/2 + 1)}{(SC_d R + 1) \cdot (SC_d R/3 + 1)}$$

$$V_- = V_i \cdot \frac{1}{3} \cdot R \cdot C_d \cdot \frac{S}{(SC_d R + 1) \cdot (SC_d R/3 + 1)} \qquad (11)$$

$$V_d = V_i \cdot C_d \cdot \frac{R}{3} \cdot \frac{S(SRC_d + 1)}{(SRC_d + 1) \cdot (SC_d R/3 + 1)} = V_i \cdot C_d \cdot \frac{R}{3} \cdot \frac{S}{SC_d R/3 + 1}$$

Al fine di caratterizzarne la risposta nel dominio del tempo è conveniente scegliere come stimolo uno dei segnali canonici che possa poi essere riprodotto abbastanza fedelmente anche in sede di verifica sperimentale. Allora, nell'ipotesi che il segnale di ingresso possegga fronti sufficientemente rapidi e durata tale da poter essere considerato, rispetto ai tempi di commutazione dell'elettronica, un gradino di tensione Vi = V_M (per t > 0), le equazioni precedenti diventano:

$$V_+ = \frac{V_M}{S} \cdot \frac{2}{3} \cdot R \cdot C_d \cdot \frac{S \cdot (SC_d R/2+1)}{(SC_d R+1) \cdot (SC_d R/3+1)}$$

$$V_- = \frac{V_M}{S} \cdot \frac{1}{3} \cdot R \cdot C_d \cdot \frac{S}{(SC_d R+1) \cdot (SC_d R/3+1)}$$

$$V_d = V_+ - V_- = \frac{V_M}{S} \cdot C_d \cdot \frac{R}{3} \cdot \frac{S}{SC_d R/3+1} = V_M \cdot \frac{1}{S + \frac{1}{C_d R/3}}$$

Da cui, antitrasformando si ottiene:

$$V_+ = \frac{V_M}{2} \cdot e^{-t/C_d R} \left(1 + e^{-t/C_d R/2} \right)$$

$$V_- = \frac{V_M}{2} \cdot e^{-t/C_d R} \left(1 - e^{-t/C_d R/2} \right)$$

$$V_d = V_+ - V_- = V_M \cdot e^{-t/C_d R/3}$$

dove, dati i valori di C_d ed R fissati, il valore della costante di tempo relativa a Vd vale 4 μs. Quindi, l'ampiezza del segnale ricostruito agli ingressi sarà tanto più fedele a quella di Vi quanto più alte saranno le frequenze che costituiscono i fronti di quest'ultimo. Infatti, dalla relazione $t_r = 2{,}2 \cdot \tau$ è possibile concludere che:

un segnale con fronti di salita non superiori alla decina di μs *avrà l'ampiezza ben riprodotta sul valore di Vd.*

Gli andamenti previsti sono mostrati nella figura sotto riportata.



Come già discusso in precedenza, i segnali dinamici che si sviluppano agli ingressi del discriminatore andranno a sovrapporsi alla componente continua imposta da Vr e Vu tramite la rete resistiva. D'altro canto, la soglia di commutazione sarà da ritenersi sostanzialmente superata solo quando la tensione complessiva su V+ intersecherà l'andamento della tensione complessiva su V–. Questa condizione, dato l'andamento dei segnali sopra riportati, potrà avvenire solamente per pochi istanti attorno a quello di iniziale sviluppo del transitorio. Tuttavia, dalle specifiche del dispositivo usato come discriminatore, risulta che il segnale al suo ingresso deve perdurare sopra soglia per un tempo di almeno 10 ns affinché questo possa indurre la commutazione del dispositivo.

Questo si traduce nel fatto che l'ampiezza di Vi dovrà superare il valore di soglia impostato di un valore attorno all' 1% affinché il segnale d'ingresso duri il tempo minimo necessario a completare la commutazione. Questo effetto sistematico di sottostima fra soglia impostata e reale segnale applicato avrà come risultato, per quanto riguarda la relazione che lega Vd a Vi, quello di ridurne il coefficiente di proporzionalità di un valore non superiore a circa l' 1% rispetto a quello dato dalle condizioni di progetto.

Nei casi in cui il segnale applicato all'ingresso non abbia le caratteristiche discusse sopra sarà necessario risolvere nuovamente le equazioni (11) introducendo per Vi il corretto segnale; questo permetterà di evidenziare i fattori di correzione da applicare alla relazione fra i valori di soglia di commutazione e i valori di Vi.

Un ultimo aspetto da discutere riguarda l'impedenza presentata dal circuito complessivo nei confronti del segnale applicato al suo ingresso.



$$Z_t = \frac{R \cdot R_t}{R + 2R_t} \cdot \frac{(SRC_d + 1)(SRC_d + 3)}{(SRC_d + A)(SRC_d + B)} = \frac{R \cdot R_t}{R + 2R_t} \cdot \frac{(S + z_1)(S + z_2)}{(S + p_1)(S + p_2)}$$

dove:

$$A = \frac{3a + 4 + K}{2(2a + 1)} \quad ; \quad B = \frac{3a + 4 - K}{2(2a + 1)} \quad ; \quad K = \sqrt{9a^2 + 4} \quad ; \quad a = \frac{R_t}{R}$$



Normalmente i segnali vengono trasmessi tramite cavi la cui impedenza caratteristica è adattata a quella della sorgente del segnale per cui, al fine di massimizzare il segnale trasferito, è necessario che il circuito di carico presenti la medesima impedenza di ingresso. Nel circuito in esame, che è in grado di accettare sia segnali differenziali (con impedenze caratteristiche attorno ai 100-120 Ω) sia segnali single-ended (con impedenze caratteristiche di 50 Ω), è stata prevista la possibilità di selezionare, per ciascun canale, il valore richiesto di impedenza. D'altro canto, data la generalità dei segnali che il discriminatore è in grado di accettare, la scelta iniziale dei valori resistivi delle terminazioni da utilizzare è stata dettata da sole considerazioni di carattere statico lasciando alla fase di collaudo, durante la quale sarà stimata la reale impedenza del circuito, il corretto adattamento di impedenza. Infatti, già in sede di progetto è possibile prevedere un possibile disadattamento dovuto all'impedenza della rete di polarizzazione e disaccoppiamento, che dovrà tuttavia essere valutata in modo preciso da misure sul circuito reale.
Restando nel caso dell'utilizzo di un segnale single-ended, che prevede un'impedenza caratteristica di 50 Ω e facendo riferimento allo schema riportato, dall'espressione dell'impedenza vista dal segnale Vin e dal suo diagramma di Bode, si può notare che l'impedenza complessiva Zt passa, con due transizioni distinte, dal valore di 50 Ω, che ha per segnali di bassa frequenza, ad un valore pari a circa 46 Ω per i segnali di frequenza superiore ai 40 KHz, dove il circuito di ingresso del discriminatore assume un'impedenza attorno ai 600 Ω. Quindi, per segnali costituiti da fronti sufficientemente ripidi, l'impedenza effettivamente vista da questi è da considerarsi quella relativa alle alte frequenze o, comunque, ad un valore intermedio di circa 47 – 48 Ω. Questo, nei confronti di un generatore con impedenza di uscita pari a 50 Ω e a dei cavi con impedenza caratteristica dello stesso valore (e nell'ipotesi di poter considerare i cavi come ideali, cioè privi di resistenza), comporta un disadattamento di impedenza attorno al 5%, che equivale ad una attenuazione del segnale che può arrivare fino al 4%. Ai fini della soglia di commutazione da impostare, un tale disadattamento ha l'effetto di richiedere per essa un valore di ampiezza inferiore a quello effettivamente richiesto dal valore del segnale sul generatore.

Con queste scelte il circuito discriminatore di ingresso diventa quello riportato, dove Zl è costituita da una resistenza del valore di 120 Ω alla quale può essere può essere collegata in parallelo una seconda resistenza di 86,6 Ω per ottenere un'impedenza di 50 Ω.





-- Risultati e discussione delle misure e dei controlli effettuati sulla sezione analogica del primo esemplare a 16 canali

Per studiare gli effetti descritti in precedenza, sul primo esemplare completato è stato compiuto un insieme di misure estese a tutti i 16 canali presenti oltre ad uno studio dettagliato su dei singoli canali per individuare e valutare possibili origini di scostamenti rispetto alle previsioni di progetto.

Comportamento statico: Linearità della polarizzazione di Vu, Vr, V+ e V-

La prima indagine è stata rivolta alla verifica della linearità esistente fra il valore impostato sul DAC ed il valore assunto dalle tensioni Vu e Vr e, inoltre, alla relazione esistente fra il valore atteso di Vd, fissate che fossero Vu e Vr, rispetto a quello effettivamente ottenuto ai capi degli ingressi del discriminatore come differenza fra V_+ e V_-. Si tratta, quindi, di un insieme di misure compiute in totale assenza di segnale applicato all'ingresso per eseguire le quali ci si è riferiti in modo dettagliato al canale 16 e al canale 10 della scheda. Quest'ultimo canale, non condividendo nessun costituente circuitale col precedente, è da considerarsi del tutto indipendente da eventuali effetti sistematici riferibili a una particolare rete.





Dai grafici sopra riportati si può osservare che, pur permanendo un'ottima linearità, su entrambi i canali è presente uno spostamento sia dell'offset che del guadagno dai valori previsti:

$$Vr\ (mV) = 2{,}441\ mV/step + 0 \qquad e \qquad Vu\ (mV) = -2{,}441\ mV/step + 2500$$

Questo spostamento, pur restando entro un errore inferiore al 2%, porterà ad una leggera variazione dei valori previsti per V_+ e V- anche se le relazioni:

$$Vu + Vr = V_+ + V- \qquad e \qquad Vd = (Vu - Vr)/3 = V_+ - V-$$

dovrebbero continuare a valere.
Tuttavia, la validità di queste ultime relazioni si fonda su due assunzioni di progetto: 1) che le resistenze della rete di polarizzazione siano identiche e 2) che agli ingressi del discriminatore non circoli alcuna corrente. Chiaramente, entrambe le ipotesi devono essere verificate sperimentalmente, dato che il loro non attuarsi potrebbe influenzare pesantemente il valore di Vd.



Dai grafici di entrambi i canali si nota immediatamente che l'andamento di (V+ + V-) è diverso da quello di (Vu + Vr) e, in particolare, che la variazione della prima è notevolmente più stabile rispetto alla variazione della seconda. Questo mette in evidenza che, oltre ai valori imponibili attraverso i parametri di progetto (Vu e Vr), anche altri fattori intervengono a determinare i valori realmente assunti dalle tensioni (V+ e V–). Facendo allora riferimento alla rete riportata, che evita qualsiasi assunzione di progetto, si ottiene:



$$V_+ = (V_u - V_r)\cdot\alpha + V_r + I_+\cdot\alpha\cdot R_u + I_-\cdot\beta\cdot R_u$$

$$V_- = (V_u - V_r)\cdot\beta + V_r + I_+\cdot\beta\cdot R_u + I_-\cdot\beta\cdot(R_d + R_u)$$

dove: $\alpha = \dfrac{R_d + R_r}{R_u + R_d + R_r}$; $\beta = \dfrac{R_r}{R_u + R_d + R_r}$

Da queste si possono ottenere le relazioni che legano le tensioni ai capi del discriminatore a quelle applicate alla rete di partizione:

$$\begin{aligned} V_+ + V_- - (V_u + V_r) &= I_+\cdot R_u + I_-\cdot\beta\cdot(R_d + 2\cdot R_u) \\ V_+ - V_- &= (V_u - V_r)\cdot(\alpha - \beta) + I_+\cdot R_u\cdot(\alpha - \beta) - I_-\cdot\beta\cdot R_d \end{aligned} \qquad (12)$$

che, nell'ipotesi di resistenze pressoché uguali, diventano:

$$(V_+ + V_-) - (V_u + V_r) = R\cdot(I_+ + I_-) \quad ; \quad (V_+ - V_-) - \frac{(V_u - V_r)}{3} = \frac{R}{3}\cdot(I_+ - I_-)$$

La prima equazione delle (12) mostra che, in modo totalmente indipendente dal valore delle resistenze, l'esistenza di una relazione non nulla che leghi la differenza fra le due tensioni

complessive (o tensioni di modo comune) sarà indice di un flusso di corrente agli ingressi del discriminatore e questa possibilità è supportata dagli andamenti dei grafici precedenti.
D'altro canto, dal primo addendo della seconda equazione appare chiaro che il coefficiente di proporzionalità fra la tensione di soglia reale e quella di progetto sarà tanto più distante dall'unità quanto maggiore sarà lo scompenso fra le resistenze. I rimanenti termini mostrano, invece, che l'esistenza di correnti non bilanciate fra gli ingressi porterebbe a dei valori di offset non nulli nella differenza fra le tensioni differenziali complessive.



I grafici sopra riportati confermano, ancora una volta, le possibilità mostrate dall'equazione evidenziando, in particolare, piccole differenze fra i valori delle resistenze con errori contenuti nell'ordine del ‰ .
Di seguito sono riportati, per ciascun canale, sia gli andamenti delle differenze fra le tensioni di modo comune, che sono proporzionali alla somma delle correnti circolanti agli ingressi del discriminatore, sia gli andamenti delle differenze fra le tensioni di modo differenziale, che sono invece proporzionali alla differenza fra le correnti circolanti agli ingressi del discriminatore.



Dunque, confrontando le osservazioni scaturite dall'analisi con le misure effettuate, i cui andamenti sono riportati nelle figure precedenti, si può concludere che agli ingressi del discriminatore fluiscono delle correnti non nulle, dell'ordine dei μA, che tendono a mantenere costante il valore (V+ + V-) (in realtà tendono a mantenere costante la tensione di modo comune) e, a questo fine, non si mantengono neppure costanti nell'intero arco di regolazione della tensione di soglia.
Al fine di controllare la consistenza di quanto ottenuto sono stati eseguiti altri tre controlli che, pur riferendosi ai medesimi dati sperimentali, utilizzassero un metodo diverso: un primo interpolando linearmente la relazione esistente fra soglia di progetto e soglia reale, un secondo interpolando

linearmente la relazione esistente fra il valore del DAC e la soglia reale e infine, il terzo interpolando linearmente la relazione esistente fra il valore di Vr e la soglia reale. Questi hanno portato ai seguenti risultati:

- nel primo caso

$$V_{d_{real}}\ (Ch.16) = 0{,}997 \cdot V_{d_{proj}} - 9{,}01 \qquad (mV)$$

$$V_{d_{real}}\ (Ch.10) = 0{,}999 \cdot V_{d_{proj}} - 10{,}4 \qquad (mV)$$

Poiché il coefficiente di proporzionalità atteso è pari ad 1 mentre l'offset è pari a 0 essa mostra, nuovamente, uno scostamento che non va oltre il 1%.

- nel secondo caso

$$V_d\ (Ch.16) = f(DAC) = -1{,}623 \cdot DAC_step + 839{,}6 \qquad (mV)$$

$$V_d\ (Ch.10) = f(DAC) = -1{,}626 \cdot DAC_step + 821{,}4 \qquad (mV)$$

Poiché il coefficiente di proporzionalità atteso è pari ad 1,628 mV/DAC_step mentre l'offset è pari a 833 mV essa mostra, ancora una volta, uno scostamento inferiore al 1%.

- nel terzo caso

$$V_d\ (Ch.16) = f\ (V_r) = -0{,}6656 \cdot V_r + 833{,}1 \qquad (mV)$$

$$V_d\ (Ch.10) = f\ (V_r) = -0{,}6656 \cdot V_r + 829{,}7 \qquad (mV)$$

In questo caso, dall'equazione (8) i valori attesi sono 0,6667 per il coefficiente di linearità e 833 mV per l'offset e quindi, rispetto a questi, i valori ottenuti sperimentalmente rientrano nelle imprecisioni già ricavate.

In conclusione, l'analisi statica delle polarizzazioni evidenzia che le semplificazioni apportate dalle assunzioni di progetto comportano un errore dell'ordine del percento sui coefficienti di linearità ed un errore leggermente più alto ma ancora contenuto entro qualche punto percentuale per quanto riguarda gli offset. Errori che, anche se piccoli, mostrano comunque un'approssimazione sistematica non trascurabile al valore previsto e, certamente, entro la risoluzione del DAC per cui il loro effetto può essere valutato con precisione. Tale comportamento è probabilmente da imputare, a partire dalla discussione fatta per le equazioni (12), all'effetto delle correnti di bias: poiché il valore di queste ultime dipende dalle reali tensioni presenti ai capi del discriminatore, è ragionevole attendersi che un loro effetto possa essere rilevato anche in sede di analisi del comportamento dinamico del circuito, dato che una loro variazione implica una variazione dei valori statici impostati per V+ e V– che andrà, di conseguenza, a riflettersi sulla correlazione fra ampiezza del segnale applicato e valore di soglia.

Comportamento dinamico: Linearità e correlazione fra Vin e Vd

Le misure di correlazione fra segnale di ingresso Vin e soglia impostata si traducono, in pratica, nella correlazione fra il valore (in mV) di un segnale a gradino (costituito da un impulso ad onda quadra con tempi di salita di ~ 3 ns e di durata opportuna) applicato all'ingresso ed il valore impostato sul DAC che impone Vr. Il valore numerico del DAC da associare alla soglia che corrisponda ad un fissato Vin sarà quello per cui i conteggi di uscita (ovvero le commutazioni del discriminatore) raggiungano almeno il 50% della frequenza del segnale applicato all'ingresso.

Scegliendo per Vin un segnale impulsivo della durata di 300 ns, frequenza di ripetizione di 1 KHz e ampiezze -800 mV, -600 mV, -400 mV,-200 mV, -100 mV, 100 mV, 200 mV, 400 mV, 600 mV, 800 mV si è ottenuto:

	GAIN MEDIO	GAIN NEG.	GAIN POS.
CH_1		0,5698	
CH_2		0,5727	
CH_3		0,5665	
CH_4		0,5685	
CH_5		0,5724	
CH_6		0,5699	
CH_7		0,5488	
CH_8		0,5443	
CH_9	0,5660	0,5692	0,5628
CH_10	0,5684	0,5691	0,5677
CH_11	0,5689	0,5693	0,5684
CH_12	0,5706	0,5713	0,5698
CH_13	0,5640	0,5631	0,5648
CH_14	0,5698	0,5708	0,5687
CH_15	0,5672	0,5679	0,5665
CH_16	0,5672	0,5670	0,5673
mean	0,5677	0,5663	0,5670
std_dev	0,0021	0,0081	0,0023

	OFFSET MEDIO	OFFSET NEG.	OFFSET POS.
CH_1		509,32	
CH_2		516,54	
CH_3		525,14	
CH_4		515,09	
CH_5		523,80	
CH_6		520,16	
CH_7		524,99	
CH_8		518,79	
CH_9	523,900	524,68	523,12
CH_10	511,095	512,50	509,69
CH_11	529,520	530,79	528,25
CH_12	529,760	531,46	528,06
CH_13	528,840	529,89	527,79
CH_14	520,450	521,55	519,35
CH_15	527,095	528,83	525,36
CH_16	520,800	515,56	526,04
mean	523,9325	521,8181	523,4575
std_dev	6,3920	6,7740	6,3216

Come si può osservare dalla tabella, sono state condotte misure separate per gli andamenti con segnali a fronti positivi e segnali a fronti negativi. Da esse risulta un'ottima omogeneità sia nei guadagni (espressi in DAC_steps/mV) con dispersione inferiore al 5 ‰, sia per quanto riguarda gli offset (espressi in DAC_steps) con differenze contenute entro il 2%. Restano comunque da controllare le differenze fra i valori medi dei guadagni e degli offset ed i loro valori previsti in sede di progetto (rispettivamente di 0,6144 DAC_steps/mV e di 512 DAC_steps) al fine di valutare se tutte le possibili cause di errore, dovute agli scostamenti dei componenti utilizzati dai loro valori e comportamenti ideali, siano state considerate e giustificate.

-- In primo luogo si può notare l'effetto sistematico di sovrastima del valore dell'offset che, mediamente, ammonta a circa 12 DAC_steps. Questa sovrastima, come già discusso nell'analisi statica, è in parte connessa con le differenze fra gli andamenti delle tensioni di modo comune e di modo differenziale che dipendono, in sostanza, dallo scompenso fra le correnti circolanti agli ingressi del discriminatore. Tuttavia, la maggior dipendenza deriva dalle caratteristiche costruttive del circuito integrato utilizzato come discriminatore. Infatti, al fine di minimizzare la dipendenza dello stato dell'uscita dal valore del rumore, in questo tipo di discriminatori i costruttori agiscono su due parametri: la soglia di commutazione del dispositivo e il circuito di "failsafe bias". L'azione sul primo parametro consiste nello spostare la soglia di transizione fuori dal valore nullo, attorno al quale si colloca tipicamente il rumore, e su valori tipicamente negativi. L'intervento sul secondo parametro prevede invece l'utilizzo di una rete di polarizzazione che sposti il punto di riposo del dispositivo in direzione opposta alla giacitura della soglia in modo tale da ottenere un certo effetto di isteresi. Per quanto riguarda il circuito in esame, l'esistenza di un'ulteriore rete di polarizzazione posta all'esterno del circuito integrato impone una modifica alle polarizzazioni interne portando il valore di soglia nulla ad un valore di compromesso fra quello di progetto e quello dichiarato (vedi Application Note N.1194 della National Semiconductor).
In ogni caso, questa sistematicità è sufficientemente contenuta da permettere comunque al DAC di coprire il range completo delle tensioni di soglia previste dal progetto.

-- Appare, invece, uno scostamento sistematico dei guadagni di tutti i canali (di valor medio 0,568 DAC_steps/mV) dal valore atteso per Vd. Tale scostamento, che è inferiore di circa l'8 % rispetto a quello di progetto, non può essere giustificato né dalle considerazioni fatte sulle tensioni di polarizzazione, le quali prevedevano un errore che, al più, poteva arrivare all'1 %, né dalla richiesta del tempo di permanenza del segnale sopra soglia, la quale potrebbe giustificare, al più, un ulteriore 1% e nemmeno dal disadattamento di impedenza previsto in sede di analisi del progetto, che porterebbe ad una riduzione del segnale non superiore al 4%.
Ne consegue che la ricerca di ulteriori cause deve essere rivolta, almeno in prima istanza, ad effetti che tendano ad attenuare l'ampiezza del segnale effettivamente applicato agli ingressi del discriminatore. Una possibile causa, già prospettata in fase di progetto, può essere individuata dallo studio dell'accoppiamento fra il generatore e la sezione circuitale di ingresso del discriminatore. Infatti, se il segnale presentato all'uscita del generatore, che costituisce il riferimento della misura, non è uguale a quello che giunge al discriminatore, che è quello che viene realmente processato, è lecito trovare delle discrepanze nei risultati delle misure. In particolare due sono le principali cause che possono dare origine ad una deformazione del segnale: 1) i cavi e le giunzioni (connettori) di accoppiamento e 2) il disadattamento di impedenza fra generatore, cavi e circuito di ingresso.
Per quanto riguarda il primo punto, più lunghi sono i cavi e maggiore è il numero di giunzioni attraversate dal segnale, maggiore è l'influenza delle impedenze parassite, sia ohmiche sia reattive. Il loro effetto è stato valutato sperimentalmente misurando le ampiezze massime raggiunte da segnali di varia ampiezza su una resistenza di 50 Ω posta alla fine di cavi RG 174 di varie lunghezze e anche congiunti.
I risultati, riportati nel grafico seguente, mostrano che, nel caso di un cavo congiunto lungo circa 3 m quale era quello utilizzato durante le misure, si ha un'attenuazione di circa il 2%, compatibile con una resistenza parassita del cavo di circa 2 Ω. Inoltre, per le lunghezze prese in esame, non si sono riscontrati degradi significativi sulla forma del segnale.



Si è poi studiato l'andamento dell'impedenza di ingresso presentata dall'intera rete del discriminatore applicando ad essa un segnale sinusoidale single-ended la cui frequenza è stata fatta variare fino a 50 MHz. Nel grafico seguente, dove sono riportati i risultati delle misure, sono state indicate anche le posizioni dei poli e degli zeri ottenuti in sede di analisi del circuito:



Confrontando questo risultato con l'andamento previsto durante il progetto, si può osservare che il circuito reale introduce nuove costanti di tempo che modificano in modo notevole le caratteristiche dell'impedenza di ingresso. In primo luogo si può notare che, per frequenze oltre la decina di MHz, l'impedenza si riduce velocemente ad un corto circuito annullando, assieme al suo valore, anche l'ampiezza del segnale di ingresso. Questo comporta che, per poter ancora essere discriminato, la massima frequenza di ripetizione di un qualsiasi segnale all'ingresso non potrà superare i 10 MHz. Invece, prima di tale punto, l'andamento mostra che le frequenze di taglio che sono spostate di circa una decade verso valori esterni rispetto all'intervallo individuato dal progetto. Questo conduce a considerare l'ipotesi che le nuove costanti di tempo introdotte possano derivare dalla presenza di elementi parassiti distribuiti in modo simmetrico nella rete in esame. Infine, poiché la prima importante transizione del valore di impedenza si situa su una frequenza attorno al KHz se ne può concludere che, per la stragrande maggioranza dei possibili segnali applicabili all'ingresso, l'impedenza vista da questo sarà, con ottima approssimazione, quella relativa al valore del plateau individuato alle frequenze maggiori, che ammonta a 45 Ω e che corrisponde ad una impedenza del circuito di ingresso del discriminatore di circa 500 Ω. Questo dato rende possibile la scelta del valore più idoneo per la resistenza da applicare all'ingresso in modo tale da garantire l'adattamento ottimale una volta che sia stabilita la tipologia dei segnali che saranno applicati.

Più significativa risulta invece essere la misura della banda passante associabile al circuito di ingresso, definita come il rapporto fra l'effettivo segnale differenziale Vd = V+ – V– presente ai

capi del discriminatore e il segnale sinusoidale applicato all'ingresso. Il suo andamento è riportato nella figura seguente:



Esso permette di valutare, meglio di quanto sia stato detto nella discussione sull'andamento dell'impedenza, quale sia l'effettivo spettro contenuto dai segnali affinché questi possano essere propriamente discriminati. Dalla sua forma appare subito chiaro che solo i segnali i cui fronti contengono componenti spettrali comprese fra i 100 KHz e le decine di MHz riescono a svilupparsi completamente agli ingressi del discriminatore. Questo significa che i fronti di salita di tali segnali devono essere inferiori ai 10 μs senza però scendere sotto alle decine di ns. Questo risultato è in accordo con la costante di tempo determinata in sede di progetto. Infatti, il valore di 4 μs di tale costante di tempo prevede un tempo di salita dato dalla relazione $Tr = 2.2 * \tau \approx 9$ μs oppure, dalla relazione sul polo della funzione di trasferimento, $\omega_t = 1/\tau \Rightarrow f_t \approx 40$ KHz e quindi perfettamente in linea con quanto misurato. Inoltre, dalle misure appare chiaro come l'ammettenza dipenda fortemente dalla velocità di sviluppo del segnale applicato e, in pratica:

solo segnali che si sviluppano con uno slew-rate di almeno 150 kV/s (cioè 150 mV/μs) sono discriminati con la massima efficienza.

Infine si è confrontato anche l'andamento dei segnali V+ e V– presenti ai capi del circuito integrato, dei quali è riportata l'immagine all'oscilloscopio della risposta all'impulso di forma quadrata di ampiezza 100 mV e durata 100 μs, con quelli previsti. Dalla loro analisi è stata riscontrata una diminuzione di circa il 4% del valore delle costanti di tempo, che conferma la presenza di elementi parassiti sul circuito reale. Ben evidente risulta essere anche la componente di rumore che si trova sovrapposta al segnale e che è legata ad un collegamento di impedenza non trascurabile fra le masse del segnale e del circuito.



-- Definizione e simulazione del circuito reale del discriminatore

La discussione relativa alle misure effettuate porta a modificare il circuito definito in sede di progetto secondo lo schema riportato.



In esso è stata introdotta la resistenza parassita Rc dei cavi utilizzati per connettere il generatore al circuito il cui effetto, pur non essendo direttamente attribuibile al discriminatore, deve comunque essere tenuto in considerazione per l'analisi delle misure effettuate. In ogni caso in questa sono compresi anche gli eventuali effetti dei connettori, piste e connessioni che sono, invece, proprie del circuito. Inoltre, a partire dalle indicazioni date dallo studio dell'impedenza di ingresso, sono state introdotte tre capacità parassite Cp in modo che conservassero la simmetria della rete cercando di minimizzare, al tempo stesso, il numero di componenti introdotti. La scelta di componenti capacitivi e il loro posizionamento è stato invece guidato da altri due fattori quali il comportamento parassita intrinseco ai componenti primari, in particolare delle resistenze della rete di partizione, e l'effetto delle correnti di bias circolanti agli ingressi del discriminatore. Infatti, le variazioni delle correnti di bias studiate in precedenza hanno un effetto di iniezione o di drenaggio di corrente dalla rete di partizione che emula variazioni di tensione proprie di un effetto capacitivo che va a sovrapporsi a quello proprio delle capacità parassite sempre presente nei componenti resistivi reali. Una volta fissato per Rc il valore di 2 Ω, come indicato dalle misure, attraverso le simulazioni si è stabilito che l'andamento dell'impedenza complessiva era ben riprodotto attribuendo a ciascuna delle tre capacità parassite Cp il valore di 30 pF, del tutto ragionevole considerando la natura dei componenti utilizzati. Tuttavia, la natura del circuito così definito porta a sollevare due considerazioni:

1) *Indipendentemente dal possibile adattamento di impedenza, ottenibile con una opportuna scelta di Rt rispetto all'impedenza della rete di ingresso, la presenza di una resistenza Rc, non quantificabile a priori per un qualsiasi accoppiamento, porta alla conclusione che fra la tensione Vg realmente generata e quella invece misurabile all'uscita del generatore esisterà sempre una relazione di proporzionalità che differirà dall'unità in funzione sia del valore di Rc sia del valore dell'impedenza di ingresso del discriminatore. Il medesimo ragionamento può essere fatto per la relazione che lega Vi al valore di Vg realmente generato. Entrambi gli effetti, che nel circuito in esame sono di attenuazione, vanno a influenzare la relazione fra Vg e tensione di soglia impostabile tramite il DAC, tendendo in apparenza ad aumentare l'effetto di ciascun DAC_step.*

2) *Per effetto delle capacità parassite, l'andamento dinamico delle tensioni V+ e V– sarà alterato rispetto a quello ottenuto in sede di progetto, sia rispetto alle costanti di tempo sia rispetto alle ampiezze. In particolare, gli sviluppi massimi di V+ e V– saranno inferiori a quelli in precedenza determinati e, a causa della capacità parassita presente fra i punti di sviluppo delle due tensioni, su V– si riprodurrà una frazione dello sviluppo di V+. Questo effetto è certamente indesiderabile dato che tenderà ad aumentare il salto di tensione che deve essere coperto per innescare la commutazione del discriminatore. Quindi, i due effetti*

appena discussi su V+ e V– concorreranno entrambi nella richiesta di un valore di soglia sistematicamente inferiore a quello prevedibile o, dal punto di vista della definizione della relazione esistente fra Vg e tensione di soglia impostabile attraverso il DAC, nell'apparenza di un maggior valore della tensione ottenibile per ciascun DAC_step.

Queste considerazioni, confermate dalle simulazioni, tendono tutte a giustificare, almeno in modo qualitativo, il risultato trovato nelle misure di correlazione fra Vin e Vd. Al fine di verificare che anche quantitativamente questi effetti avessero realmente influenza, sono state effettuate delle misure direttamente sul circuito, prendendo ancora una volta come riferimento gli stessi due canali (CH 10 e CH 16) utilizzati in precedenza ed applicando ad essi una serie di segnali identici a quelli applicati nell'esecuzione delle misure di correlazione fra segnale di ingresso Vin e soglia impostata. Dall'analisi dei dati forniti dalle misure si è ottenuto, in media:

- Attenuazione fra Vg_set e Vg all'uscita del generatore : 1,5 %
- Attenuazione fra Vg_set e Vin all'ingresso del discriminatore : 5,7 %
- Attenuazione fra Vg_set e V+ : 6,15 %
- Correlazione fra variazione di V+ e variazione di V– in coincidenza del punto di massimo sviluppo di V+ : 6,5 %

Quindi, il reale valore di soglia che effettivamente potrà essere superato dal segnale dovrà essere diminuito, rispetto a Vg_set, dello (6,15 + 0,4) % al quale deve essere ulteriormente aggiunta la correzione discussa sul tempo di permanenza del segnale sopra soglia. Quest'ultima, per differenza rispetto ai risultati delle misure precedenti, ammonta a circa l'1 %.
Dai risultati ottenuti appare chiaro che l'effetto maggiore è dato, come prevedibile fin dall'analisi di progetto, dal disadattamento di impedenza per cui, ora che si è potuto stimare il reale contributo dell'impedenza interna del circuito, per minimizzarne l'influenza sul valore globale di impedenza è necessario riequilibrare il valore della resistenza da 120 Ω portandolo al valore di 150 Ω.
In ogni caso, anche dopo aver realizzato sia l'adattamento di impedenza che la minimizzazione delle perdite dei cavi, resterà sempre una discrepanza sistematica fra le calibrazioni reali e i valori di progetto che può essere stimata di entità inferiore al 2% per quanto riguarda la correlazione fra Vg_set e Vd e della stessa entità ottenuta in precedenza per quanto riguarda gli offset.

Misure finali

Dalle indicazioni ottenute nell'analisi precedente sono stati decisi due interventi di modifica della scheda: la sostituzione della resistenza da 120 Ω con una da 150 Ω e, al fine di rendere trascurabile l'effetto di eventuali loop di massa, la possibilità di riferire direttamente alla massa del circuito il conduttore associato al riferimento del segnale applicato.

Linearità e correlazione fra Vin e Vd

Le nuove misure di correlazione, compiute con criteri identici a quelli utilizzati in precedenza hanno dato i seguenti risultati:

	impedenza ADATTATA | Vin | ≥ 100 mV				impedenza ADATTATA | Vin | ≤ 80 mV		
	GAIN MEDIO	GAIN NEG.	GAIN POS.		GAIN MEDIO	GAIN NEG.	GAIN POS.
CH_1	0,6024	0,6045	0,6002	CH_1	0,6075	0,6000	0,6150
CH_2	0,6032	0,6085	0,5979	CH_2	0,6000	0,6000	0,6000
CH_3	0,6018	0,6018	0,6018	CH_3	0,6038	0,6075	0,6000
CH_4	0,6068	0,6085	0,6051	CH_4	0,6009	0,6018	0,6000
CH_5	0,6060	0,6135	0,5985	CH_5	0,6133	0,6116	0,6150
CH_6	0,6049	0,6096	0,6001	CH_6	0,6161	0,6171	0,6150
CH_7	0,6074	0,6107	0,6040	CH_7	0,6058	0,6116	0,6000
CH_8	0,6055	0,6057	0,6053	CH_8	0,6124	0,6098	0,6150
CH_9	0,6029	0,6092	0,5966	CH_9	0,6133	0,6116	0,6150
CH_10	0,6052	0,6091	0,6013	CH_10	0,6086	0,6171	0,6000
CH_11	0,6044	0,6040	0,6047	CH_11	0,6125	0,6000	0,6250
CH_12	0,6066	0,6102	0,6029	CH_12	0,6049	0,6098	0,6000
CH_13	0,6005	0,5997	0,6013	CH_13	0,6026	0,5902	0,6150
CH_14	0,6064	0,6093	0,6035	CH_14	0,6034	0,6067	0,6000
CH_15	0,6039	0,6059	0,6018	CH_15	0,6037	0,6073	0,6000
CH_16	0,6052	0,6057	0,6046	CH_16	0,6033	0,6116	0,5950
mean	0,605	0,607	0,602	mean	0,607	0,607	0,607
std_dev	0,002	0,004	0,003	std_dev	0,005	0,007	0,009
	OFFSET MEDIO	OFFSET NEG.	OFFSET POS.		OFFSET MEDIO	OFFSET NEG.	OFFSET POS.
CH_1	508,509	510,70	506,32	CH_1	507,250	508,00	506,50
CH_2	515,741	517,59	513,90	CH_2	515,000	516,00	514,00
CH_3	522,232	522,23	522,23	CH_3	525,375	526,75	524,00
CH_4	513,817	516,59	511,05	CH_4	513,838	514,68	513,00
CH_5	522,863	525,09	520,64	CH_5	522,143	523,29	521,00
CH_6	519,598	521,65	517,55	CH_6	518,909	520,32	517,50
CH_7	524,521	526,71	522,34	CH_7	524,643	525,29	524,00
CH_8	517,790	520,21	515,37	CH_8	517,805	518,61	517,00
CH_9	524,738	526,07	523,41	CH_9	523,643	524,29	523,00
CH_10	511,826	513,62	510,04	CH_10	512,159	513,32	511,00
CH_11	529,646	531,66	527,63	CH_11	529,415	530,00	528,83
CH_12	530,537	532,68	528,40	CH_12	530,305	530,61	530,00
CH_13	528,954	530,87	527,04	CH_13	527,945	528,39	527,50
CH_14	519,604	520,29	518,91	CH_14	518,741	517,48	520,00
CH_15	527,445	529,66	525,23	CH_15	526,854	527,71	526,00
CH_16	526,918	528,98	524,85	CH_16	527,143	527,29	527,00
mean	521,5	523,4	519,7	mean	521,3	522,0	520,6
std_dev	6,7	6,6	6,7	std_dev	6,8	6,7	6,9

Da queste appare evidente l'effetto dell'adattamento di impedenza: i valori dei guadagni sono mediamente portati ad uno scostamento di poco più dell'1% dal valore atteso e in linea con quanto previsto mentre i valori degli offset, anche se leggermente migliorati, rimangono allineati sui valori già ottenuti. Inoltre, al fine di valutare l'influenza relativa degli effetti di polarizzazione, in queste misure è stata condotta un'analisi separata fra piccoli e grandi segnali, dove la scelta del valore di

separazione è stata dettata dal criterio di massimizzare il coefficiente di correlazione dell'interpolazione. Come si può vedere da una lettura in orizzontale, cioè canale per canale, della tabella riportata, il discriminatore ha un comportamento leggermente diverso in funzione dell'ampiezza del segnale Vin. Considerando l'andamento degli offset, i grafici seguenti permettono di visualizzare meglio tale comportamento:



Per piccoli valori del segnale applicato, dove la variazione delle polarizzazioni è modesta, la stima per segnali positivi e negativi del valore di soglia nulla in ciascun canale è molto vicina, inferiore ai due DAC_steps, mentre tale distanza aumenta nel caso dei grandi segnali. Inoltre, in entrambi i casi, è presente un trend di aumento di tale valore di circa uno step per canale mentre i valori di intercetta, che rimangono simili indipendentemente dall'ampiezza segnale applicato, differiscono in funzione della polarità mostrando l'effetto della polarizzazione, sia interna che esterna, dell'integrato.
Considerando invece l'andamento del coefficiente di proporzionalità fra valore del DAC e segnale applicato, riportato nel grafico seguente, si può osservare che la differenza delle correlazioni fra segnali di ampiezza e polarità diversa è molto meno marcata rispetto all'analisi degli offset e, soprattutto, in tali andamenti è assente qualsiasi trend.



In definitiva, l'equazione di calibrazione "in media" assume la forma:

$$\mathrm{DAC_val}(\mathrm{step}) = 0{,}607 \cdot V_{in}(\mathrm{mV}) + 521{,}3$$

dove il valore di Vin deve essere espresso col suo segno.

Correlazione fra durata di Vin e valore di Vd

Come discusso più volte la risposta del discriminatore rispetto allo stimolo non dipende soltanto dall'ampiezza da esso raggiunta ma è anche dipendente dalla sua durata oltre il livello di soglia. Già le specifiche del dispositivo richiedono che il segnale superi con continuità il valore di soglia per almeno 10 ns e a questo devono essere sommati i tempi di effettivo sviluppo del segnale ai capi del dispositivo. Questi tempi dipendono, ancora una volta, dalle reali costanti di tempo del circuito e dalle variazione dei valori delle correnti di bias per cui è conveniente procedere direttamente alla loro misura, piuttosto che tentarne una stima. Ancora una volta è stato scelto il canale 16 come riferimento per la misura, ottenendo i risultati riportati:



Questi mostrano che qualsiasi segnale, indipendentemente dalla sua ampiezza, deve avere una durata maggiore di 20 - 25 ns per non apparire come attenuato rispetto al valore di soglia atteso.

Massimo rate del segnale di ingresso riproducibile all'uscita

Il discriminatore, pur essendo nel suo complesso un circuito con comportamento a transizione fra due soli stati, è costituito da più reti ad elementi lineari che implicano delle costanti di tempo con valore finito oltre a dei ritardi intrinseci di propagazione dei segnali. Alcune di queste costanti sono state discusse nell'analisi fino ad ora svolta e altre saranno introdotte nella parte riguardante la sezione digitale del sistema unitamente ai ritardi di propagazione. Questo comporta che, complessivamente, la possibilità del circuito di riprodurre con le sue transizioni gli effettivi stimoli ricevuti al suo ingresso sarà limitata o dalla maggiore costante di tempo presente in esso oppure da un ritardo di propagazione, se questo dovesse superare i tempi di formatura introdotti dalle costanti di tempo. Chiaramente, in sede di progetto, si è cercato di fare in modo di minimizzare l'influenza della sezione digitale dimensionandola, in ogni caso, ben sotto le limitazioni imposte dalle scelte relative alla rete costituente il circuito di ingresso. In questo modo risulta che la costante di tempo a rilassamento più lungo è quella introdotta dal filtro costituito dall'insieme di rete di polarizzazione e condensatori di disaccoppiamento che, come visto durante l'analisi del comportamento dinamico, assume valori attorno ai 4 μs. Quindi, in generale, è ragionevole attendersi che la riproducibilità degli stimoli inizi ad essere limitata ben prima che intervengano i poli ad alta frequenza presentati dall'impedenza di ingresso, dato che i transitori innescati da uno stimolo richiedono, appunto, tempi dell'ordine dei μs prima di esaurirsi completamente. Inoltre, poiché qualsiasi segnale fisico ha uno sviluppo temporale finito compreso fra due valori nulli, è chiaro che i transitori che si devono essere esauriti perché il circuito possa rispondere ad un nuovo stimolo sono quelli riguardanti la sua fase di spegnimento, sebbene il discriminatore reagisca alla fase di accensione dello stesso. In conclusione, la massima molteplicità di ripetizione dipenderà, dunque, sia dalla forma, sia dalla durata del segnale, sia dalla sua convoluzione con la risposta del filtro costituito dal circuito di ingresso. Utilizzando ancora una volta il canale 16 della scheda si è misurato l'andamento della risposta ad impulsi di ampiezze e durate diverse al variare della loro frequenza di ripetizione. I risultati sono riportati nel grafico seguente:



Come atteso, i primi effetti di apparente attenuazione compaiono per frequenze di ripetizione con periodi attorno alle decine di μs dato che, per tali intervalli, i transitori associati al fronte di chiusura dell'impulso non sono ancora esauriti e quindi il valore della tensione iniziale, sulla quale si sviluppa l'impulso successivo, è ancora lontana dal valore di riposo del circuito. E questo è tanto più vero quanto maggiore è l'ampiezza o, ancor di più, la durata del segnale applicato e quindi la sua distanza residua dal valore di riposo.

Rumore e sensibilità minima

Al fine di valutare se il processo di calibrazione con interpolazione lineare dei dati porti a stime in accordo con la realtà, si è verificata la validità sulla stima dell'offset utilizzando il metodo della scansione in soglia attorno al valore di offset previsto. In tali condizioni ci si attende che le eventuali commutazioni siano dovute solamente al rumore e che la sua ampiezza possa essere correlata con la quantità di steps del DAC che costituiscono la base della figura derivante dalla scansione.

Curando le connessioni, in modo tale da rendere minimi gli accoppiamenti con le possibili sorgenti di rumore, tre sono state le scansioni eseguite. Una prima scansione su ciascun canale è stata eseguita lasciando gli ingressi del discriminatore completamente liberi, in modo tale da valutare il rumore intrinseco al circuito e, possibilmente, la soglia di sensibilità; in seguito si è prima collegato l'ingresso del discriminatore al generatore e, senza applicare alcun segnale, si sono ripetute le scansioni in modo da ottenere una distribuzione di conteggi che mostrasse il rumore iniettato dalle sole connessioni; infine si è applicato un impulso di ampiezza 10 mV, durata 300 ns e frequenza 1 KHz, al fine di valutare per tutti i canali, unitamente alla riproducibilità dell'andamento del rumore, la soglia di discriminazione associata a tale segnale, in modo tale da confermare completamente il risultato delle calibrazioni.

Dalla prima misura è risultato che non tutti i canali, se liberi, producevano commutazioni mentre, per tutti quelli più sensibili o più rumorosi, gli eventuali conteggi si presentavano in coincidenza di un solo valore della soglia. Questo comportamento sta ad indicare che il rumore intrinseco della scheda è inferiore ai due DAC steps e che su tale valore si colloca anche la sensibilità minima dei vari canali, che può essere valutata in ≈ 3 mV.

Dalla seconda misura, riportata nel grafico seguente, si possono notare alcuni aspetti legati sia ai cavi sia al discriminatore.



In primo luogo risulta evidente che le connessioni iniettano un rumore non trascurabile il cui massimo, pur centrandosi sui valori ottenuti nella precedente scansione, ha una larghezza di oltre tre DAC steps e al quale quasi tutti i canali del discriminatore rispondono con un comportamento asimmetrico probabilmente legato, ancora una volta, all'asimmetria di polarizzazione. Tale comportamento permane anche nei risultati della scansione col segnale applicato, nel quale è stato anche possibile valutare in modo netto l'attraversamento della soglia di discriminazione prevista per tutti i canali fatta esclusione per il canale 16 del quale, oltre a non poter distinguere con certezza l'eventuale attraversamento di tale soglia, non è stato nemmeno possibile ottenere un andamento del rumore simile agli altri canali, come si può anche notare dal grafico.

Le misure precedenti permettono di valutare nuovamente, e in forma indipendente da quanto precedentemente fatto con la stima delle correlazioni tramite l'interpolazione lineare, la distribuzione dei valori di soglia nulla dei vari canali. Infatti, in questa misura, la posizione di tale valore è ricavata in base al solo contributo, peraltro modesto, del rumore senza la presenza di alcun segnale che, per effetto dell'ampiezza della sua transizione, potrebbe concorrere a deformare la risposta del circuito. Nel grafico seguente è riportato l'andamento ottenuto:



Esso conferma il risultato ottenuto in precedenza, mostrando un trend inatteso che dipende dal canale in esame e al quale non è possibile dare alcuna spiegazione in termini semplici e facilmente verificabili.

IL CIRCUITO FORMATORE

Una volta discriminato, il segnale generato dallo stadio precedente deve essere formato in modo da poter concorrere in una logica di trigger unitamente ad altri segnali. Esso dovrà poter essere sia ritardato, in modo da metterlo in fase con gli altri segnali, sia formato in durata, per poter essere utilizzato da altri dispositivi.
Il tempo di ritardo Td e il tempo di formatura Ts sono scelti entro i seguenti limiti:

$$50\ \text{ns} < T_d < 600\ \text{ns} \quad \text{a step di 2 ns}$$

$$20\ \text{ns} < T_s < 1000\ \text{ns} \quad \text{a step di 5 ns}$$

Le durate minime di tali tempi sono dettate principalmente dai ritardi intrinseci della catena elettronica utilizzata per manipolare il segnale di ingresso. In particolare l'intervallo di tempo ΔT, che può essere considerato parte costitutiva sia di Td che di Ts, e' costituito dai vari sottointervalli che provengono dagli elementi che costituiscono il seguente schema a blocchi. Esso rappresenta l'insieme dello stadio di discriminazione e dello stadio di formatura:



Quindi l'intervallo di tempo ΔT da IN ad OUT, che da' il ritardo fra quando il segnale inizia ad eccitare il discriminatore e quando il suo effetto compare in uscita, avrà una durata minima stimabile per Td in circa 50 ns e per Ts in 10 ns essendo dati da:

$$\Delta T_d = T_{discr} + T_{logic} + T_{switch} + T_{comp} + T_{out\text{-}logic} + T_{ramp\text{-}up}$$

$$\Delta T_s = T_{switch} + T_{comp} + T_{out\text{-}logic} + T_{ramp\text{-}up}$$

Quindi il controllo sui tempi da imporre verrà fatto regolando Tramp-up come differenza fra i tempi minimi e quello imposto tenendo presente che anche quest'ultimo tempo ha dei margini dovuti ai circuiti utilizzati: in particolare quello introdotto dalla sensibilità minima del discriminatore, che ne impone il valore minimo, e quello dovuto alla soglia massima del discriminatore, che impone la massima escursione utile della rampa di tensione. All'interno di questi due valori dovrà quindi essere linearizzata la rampa di tensione in modo tale da raggiungere il tempi minimi e massimi desiderati per Td e Ts.

-- Parametri per T_d

Scegliendo come comparatore per Td un dispositivo la cui soglia di discriminazione possa essere impostata fra un minimo di al più 30 mV ed un massimo di 4.8 V, si ha che lo slew-rate richiesto vale:

$$\mathrm{slew_d} = \frac{\mathrm{thr_d^{MAX}}}{\mathrm{T_d^{RAMP-UP\,max}}} = \frac{4.8\mathrm{V}}{550\mathrm{ns}} = 8{,}73 \quad \mathrm{MV}/\mathrm{s}$$

Tale slew-rate dovrà essere soddisfatto dal sistema generatore di corrente Ic – capacità Cd secondo la relazione:

$$\frac{\mathrm{dV_{Cd}}}{\mathrm{dt}} = \frac{\mathrm{I_C}}{\mathrm{C_d}}$$

che, con la scelta Ic = 1 mA , Cd = 100 pF, fissa lo slew-rate di progetto a 10MV/s.
Con questi valori il tempo di ramp-up minimo, che corrisponde alla tensione di 30 mV (soglia minima richiesta dal comparatore), sarà raggiunto in circa 3 ns. Analogamente il tempo di ramp-up massimo, che sarà raggiunto per una tensione di 4.8 V, si aggira attorno ai 480 ns. Questi tempi, uniti ai ritardi intrinseci discussi prima, fanno cadere in valori di Td entro i limiti fissati. Tuttavia, i valori realmente ottenuti dovranno essere determinati in fase di calibrazione, dato che l'utilizzo dei componenti reali (in particolare la capacità) può scostare notevolmente lo slew-rate dal valore di progetto.

-- Parametri per T_s

Scegliendo anche per questa variabile un comparatore simile a quello scelto per Td si ha che lo slew-rate sarà dato da:

$$\mathrm{slew_s} = \frac{\mathrm{thr_s^{MAX}}}{\mathrm{T_s^{RAMP-UP\,max}}} = \frac{4.8\mathrm{V}}{980\mathrm{ns}} = 4{,}9 \quad \mathrm{MV}/\mathrm{s}$$

per cui, scegliendo per il sistema generatore di corrente Ic – capacità Cs i valori Ic = 1 mA , Cs = 220 pF, si fissa lo slew-rate a 4.55 MV/s.
Con questi valori il tempo di ramp-up minimo, dovuto al minimo valore di soglia richiesto dal comparatore, sarà raggiunto in circa 7 ns. Analogamente il tempo di ramp-up massimo, che sarà raggiunto per una tensione di 4.8 V, si aggira attorno ai 1050 ns. Questi tempi, uniti ai ritardi intrinseci discussi prima, fanno assumere a Ts valori entro un intorno ragionevole rispetto ai limiti fissati.

-- Regolazione a steps dei tempi di ramp-up per T_d e T_s

la richiesta che Td possa essere regolato a steps di 2 ns nell'intervallo specificato impone la suddivisibilità di tale intervallo in circa 250 passi. Questo nell'ipotesi di un ritardo fisso pari a zero che, come visto, non può essere ottenuto; perciò la precedente suddivisione è da considerarsi come numero massimo. Poiché tale valore è rappresentabile attraverso una stringa binaria ad otto bit, ne consegue che qualsiasi dispositivo in grado di modulare la sua uscita attraverso una programmazione

ad otto bit potrà soddisfare alla richiesta della suddivisibilità in step. Nel presente progetto, un dispositivo nel quale la tensione di uscita possa essere programmata, con una risoluzione di otto bit, fra 0,1 e 4.8 V (che rappresentano l'escursione delle soglie impostabili sul discriminatore) presenterà, per ciascun gradino, un incremento di tensione pari a $\Delta V / 2^n-1 = 4.8 / 255$ V = 18,8 mV / step che, con lo slew-rate previsto per il ramp-up di Td, equivale a risolvere un intervallo temporale di 1,88 ns / step.
Quindi, indicando con T^D_{FD} i ritardi fissi della catena elettronica (da valutare con esattezza in sede di calibrazione), la relazione per Td è data da:

$$T_d = 1{,}88 \ {}^{ns}\!/_{step} \cdot n_{step} + T^D_{FD}$$

Un analogo ragionamento su Ts porta a prevedere una suddivisione massima dell'intervallo in 200 passi per cui anche in questo caso una rappresentazione ad otto bit è sufficiente. Quindi, dato lo slew-rate previsto per il ramp-up di Ts, un incremento di tensione di 18,8 mV / step corrisponde ad un gradino temporale di 4,13 ns / step che porta alla relazione:

$$T_s = 4{,}13 \ {}^{ns}\!/_{step} \cdot n_{step} + T^S_{FD}$$

Quindi, in entrambi i casi, la risoluzione ottenibile da progetto è migliore di quella richiesta; resta da verificare quanto questa sia soddisfatta dall'utilizzo dei componenti reali.

-- Il circuito di memoria e di controllo

Affinché il ciclo di ritardo e formatura del segnale possa essere eseguito correttamente una volta che un segnale all'ingresso lo abbia innescato e' necessario renderlo immune sia dalla durata del segnale di innesco sia da ulteriori stimoli di questo fino a che l'intero ciclo non sia terminato. Inoltre, una volta che il ciclo sia terminato, tutta la catena deve essere riportata in uno stato iniziale che gli consenta di eseguire correttamente un nuovo ciclo.
Il circuito idoneo a rendere la catena immune da ulteriori stimoli è costituito da un flip-flop che agisce da elemento di memoria mentre il circuito di ripristino è realizzato utilizzando uno dei segnali stessi che contribuiscono alla formatura del segnale di uscita in modo tale che esso dia avvio alla sequenza che riporta tutti i circuiti nelle condizioni iniziali previste.
Dati i ritardi intrinseci ai vari circuiti, che potrebbero generare impulsi spuri sulla linea di uscita, è opportuno subordinare il segnale formato alla memorizzazione del segnale di innesco in modo tale che il primo sia abilitato a comparire se e solo se uno stimolo abbia effettivamente avviato il ciclo e possa essere bloccato prima che la catena di ritardo e formatura inizi le transizioni per riportarsi nelle condizioni iniziali.
Da un punto di vista concettuale la rete diventa quindi:



-- Il circuito completo





Tutti i circuiti integrati sono alimentati fra Vcc e GND con l'esclusione degli LM334 che vanno alimentati a Vg.
Nella pagina seguente è riportato l'andamento temporale qualitativo dei segnali.


Trig_in
Inibito dallo stato del flip-flop
Inibito dalla presenza
del flip-flop clear
Flip-Flop
Q_neg
T_d
ramp-up
V_d
T_s
ramp-up
V_s
Flip-Flop
clear
OUT
Inibito dallo stato
del flip-flop
T_d
T_s
Pronto per un
nuovo ciclo

-- Misure di ritardo e formatura sul primo esemplare a 16 canali

Sul circuito definitivo si è cercato, attraverso la scelta dei componenti, di rendere minimo il ritardo di propagazione fra il fronte dell'impulso di ingresso e la partenza dell'impulso in uscita alla rete di discriminazione e formatura. Si è anche scelto di fissare le soglie minima e massima del discriminatore LT1720 a valori tali che gli estremi della soglia dipendano solo dalle caratteristiche del dispositivo. In questo caso le due resistenze in serie al trimmer digitale da 10KΩ sono state scelte pari a 68 Ω verso GND per la soglia minima, che si porta così a circa 35 mV, e 2610 Ω verso Vcc per la soglia massima che si porta al valore di circa 4V. In tal modo il range dovuto alle polarizzazioni è esterno a quello proprio del discriminatore.
Le figure sotto riportate mostrano gli andamenti della formatura del tempo di ritardo e della durata temporale del segnale digitale in funzione del valore impostato sul trimmer digitale.
Anzitutto, dai risultati riportati, relativi ai canali 10 e 16 della scheda, si può notare un'ottima dipendenza lineare rispetto al valore digitale del DAC, con deviazioni massime dal valore del fit ben inferiori al 2%, come mostrato dai grafici dei residui riportati sotto alle rispettive figure. I medesimi andamenti sono stati ottenuti, anche se con misure a minor granularità, su tutti i canali della scheda.
In generale è risultato che, per entrambe le grandezze temporali da impostare, le maggiori discrepanze fra i dati e l'andamento lineare atteso si presentavano in corrispondenza ai piccoli valori impostati sul DAC. Questo effetto, da attendersi su una rete reale, è da attribuire alle non linearità del circuito (generatore di corrente, discriminatore), che sono dominanti proprio per i piccoli valori delle grandezze di tensione e corrente utilizzati, dove il peso degli effetti parassiti è maggiore. Infatti, se si prendono in considerazione i valori della parte centrale della scala si ottiene che, in questa zona, le deviazioni sono dettate principalmente dalla precisione del DAC, che le specifiche dichiarano essere tipicamente centrate attorno allo 0,4% .



Invece, per quanto riguarda il tempo di ritardo, dal confronto fra i risultati ottenuti dall'interpolazione delle misure ed i valori stimati in sede di progetto si osserva che mentre la stima del ritardo minimo è stata rispettata (almeno in media), così non è stato possibile fare per la risoluzione temporale, che risulta superare il valore previsto di oltre il 25%. Il fatto è chiaramente da imputare allo slew-rate reale ottenuto tramite il sistema generatore di corrente costante – capacità: in tale configurazione il generatore risente fortemente della presenza di un riferimento (che avviene attraverso il

condensatore) a potenziale non lentamente variabile, come sarebbe invece richiesto dalle specifiche del dispositivo che prevede uno slew-rate massimo di qualche MV/s per mantenere stabile la corrente richiesta da progetto. Infatti, il potenziale varia con un rate che è inversamente proporzionale al valore della capacità rendendo il sistema tanto più impreciso e a funzionamento impulsivo quanto maggiore è il rate di variazione. Per questo motivo la corrente generata non riesce mai a raggiungere il valore medio previsto, il che rende lo slew-rate insufficiente a raggiungere i valori di progetto. E' chiaro che, per rispettare le specifiche imposte, sarebbe necessario un aggiustamento del carico come visto dal generatore, cosa di certa difficoltà realizzativa se non a prezzo di rivedere l'intero progetto per cui i parametri ottenuti saranno da considerare definitivi.



In ottimo accordo con i dati di progetto è invece il risultato ottenuto per la durata del segnale digitale, dove sia il tempo minimo che la risoluzione sono risultati inferiori a quanto previsto. Questo conferma la rilevanza che ha il peso dello slew-rate sul funzionamento del generatore di corrente.

LA SEZIONE DIGITALE DEL DISCRIMINATORE

La sezione digitale del Discriminatore gestisce sia la programmazione di tutti i registri necessari per pilotare la parte analogica e di Trigger sia l'interfaccia verso il Bus VME. Rispetto a quest'ultimo la scheda si presenta come un modulo "slave" asincrono ed è pertanto in grado di svolgere fondamentalmente due sole azioni:

1) Inviare una richiesta di interrupt e gestirne l'handshaking con il VME master ;
2) Memorizzare dati dal bus VME o presentarne su di esso evitando contrasti e rispettando il protocollo di comunicazione del VME fino al completamento del ciclo. Il corretto completamento di ciascun ciclo di accesso viene realizzato con la generazione del segnale di *DTACK la cui presenza può essere vista sul pannello frontale del modulo dall'accensione del led "DTACK".

La supervisione di tutte queste azioni è affidata al blocco add_dec che riconosce come accessi validi da parte del VME quelli eseguiti in modalità:

Indirizzamento a 24 BITs,

Lettura e Scrittura DATI a 32 BITs (LongWord)

In particolare, poiché il protocollo VME genera l'indirizzamento in bytes, questo significa che gli indirizzamenti successivi saranno realizzati per multipli di quattro a partire dal valore 0 o, equivalentemente, che come bit meno significativo del bus indirizzi del VME sarà assunto il bit A2. Quindi, con esclusione della procedura di gestione dell'Interrupt, qualsiasi accesso con molteplicità di indirizzamento diversa dalla precedente darà origine ad un segnale di Bus Error.
Il blocco add_dec genera i segnali di avvio o di abilitazione delle varie sequenze. La gestione della sequenza di interrupt è invece affidata al blocco interrupter.
Tali blocchi sono implementati in un singolo dispositivo logico programmabile (FPGA) identificato dal nome "discr_vme_interf ".
Le varie sequenze di programmazione dei registri e/o di lettura dei loro contenuti sono invece implementate in un altro FPGA identificato dal nome "discr_supervisor".

L' INTERFACCIA CON IL BUS VME
(LA MAPPATURA DEI REGISTRI)

Il blocco add_dec sovraintende all'esecuzione di un ciclo VME. In primo luogo, sul fronte di discesa dell'*AS, viene memorizzato lo stato di tutte le linee di indirizzo e di controllo del bus VME necessarie al riconoscimento di un corretto CICLO DI ACCESSO NELLA MODALITA' A24 - D32 con l'esclusione dei segnali di Data Strobe (*DS0 e *DS1) e di *WRITE che sono invece utilizzati per riconoscere il tipo di ciclo VME (scrittura o lettura) e quando questo è terminato. In questo modo le linee del bus dati interno della scheda rimangono interfacciate al bus VME fino alla fine di un ciclo di indirizzamento.
Le linee A23÷A16 vengono utilizzate per l'indirizzamento della scheda nel bus VME, cioè il loro stato viene confrontato con il Base Address settato nella scheda attraverso gli 8 dip-switches e la corretta corrispondenza fra i due abilita lo svolgimento delle successive fasi di risposta all'accesso da parte del VME master. Questo modo di indirizzamento, cioè ignorare i 16 bits meno significativi del bus indirizzi, riserva alla scheda uno spazio di memoria di 16 Kbytes nell'area di memoria del VME.
Questo spazio è stato a sua volta suddiviso in 16 banchi di memoria di 1 Kbyte ciascuno all'interno della scheda mediante la decodifica dello stato delle linee A15÷A12 e ad ognuno di questi è stata associata una funzione della scheda secondo la seguente tabella (i cui valori sono indicati in notazione esadecimale):

BASE ADD + [1000…1FFF] → REGISTRI delle SOGLIE dei discriminatori;
BASE ADD + [2000…2FFF] → REGISTRO di POLARITA';
BASE ADD + [3000…3FFF] → REGISTRI di DELAY TIME;
BASE ADD + [4000…4FFF] → REGISTRI di SHAPING TIME;
BASE ADD + [5000…5FFF] → REGISTRI di TRIGGER;
BASE ADD + [6000…6FFF] → Reset dei REGISTRI di TRIGGER;
BASE ADD + [7000…7FFF] → REGISTRO di TRIGGER PATTERN;
BASE ADD + [8000…8FFF] → REGISTRI di INTERRUPT
BASE ADD + [9000…9FFF] → Abilitazione dell'INTERRUPT HANDSHAKING;
BASE ADD + [F000…FFFF] → VME reset

Inoltre, ciascun banco di memoria è stato a sua volta partizionato ulteriormente in funzione del numero di registri che ad esso afferiscono mediante la decodifica dello stato delle linee A05÷A02.
L'accesso ai banchi di memoria relativi ai vari registri dà origine ad un segnale di abilitazione che viene inviato ai rispettivi blocchi di controllo i quali gestiscono poi tutta la successiva procedura (come spiegato nella parte ad essi relativa).

IL CONTROLLO DELLE SOGLIE DEI DISCRIMINATORI
(I REGISTRI DI SOGLIA)

Il controllo delle soglie dei discriminatori relativi a ciascuno dei 16 canali della scheda è realizzato con l'impiego di DAC a 10 bit (AD5336). Questi, come risulta dai valori medi delle calibrazioni discusse in precedenza, permettono di variare il valore della soglia di discriminazione da -800mV a 800mV con una risoluzione media di 1,647 mV/DAC_step secondo la relazione:

$$DAC_{val}(\text{count}) \approx 521{,}3 + 0{,}607 \cdot V_{IN}^{thr}(\text{mV})$$

Dove, per V_{IN}^{thr}, si intende il valore di tensione (considerandone il segno) che deve superare il segnale di ingresso per attivare il discriminatore. Come si può capire dalla discussione riportata nella descrizione del discriminatore, il valore della soglia è dato come:

$$V_{thr} = f(V_-) = f(V_r)$$

per cui la tensione generata dal DAC andrà a costituire il valore di Vr. Quindi, valori di Vr maggiori della tensione di modo comune daranno luogo a tensioni di soglia sensibili a transizioni positive della tensione del segnale di ingresso e viceversa. Inoltre, poiché gli ingressi dei discriminatori sono disaccoppiati in continua rispetto al valore di riposo del segnale di ingresso, essi saranno sensibili solamente alle transizioni di tale segnale, il quale dovrà avere una durata temporale minima di almeno una decina di ns (vedi discussione sul circuito reale del discriminatore).
Chiaramente i dati di progetto sono soggetti ad una necessaria calibrazione di ciascun canale dovuta alla dispersione dei valori dei componenti utilizzati. Inoltre, la soglia minima raggiungibile non potrà essere 0 mV ma sarà limitata a ± 20 mV a causa della corrente di perdita all'ingresso dei discriminatori e del rumore elettrico presente.
Una volta determinato il valore a cui programmare il DAC per ottenere la soglia di discriminazione desiderata in un determinato canale, tale valore dovrà essere impostato nel relativo registro attraverso una scrittura via bus VME. Tale ACCESSO IN SCRITTURA ai registri avviene indirizzando la scheda con l'indirizzo (in bit):

A23 ÷ A16 : Board Base Address
A15 ÷ A12 : 0001 (banco di memoria riservato ai registri di soglia)
A11 ÷ A05 : valori non considerati (da porre a ZERO)
A05 ÷ A02 : conversione in binario del numero (ch_number - 1) del canale da programmare (4 bits con MSB in A05 e lsb in A02)
A01 ÷ A00 : valori non considerati (da porre a ZERO)
In notazione esadecimale si avrà quindi:

DAC ch. 1 (bit A11 ÷ A00) ⇒ 000	;	***DAC ch. 2 (bit A11 ÷ A00) ⇒ 004***
DAC ch. 3 (bit A11 ÷ A00) ⇒ 008	;	***DAC ch. 4 (bit A11 ÷ A00) ⇒ 00C***
DAC ch. 5 (bit A11 ÷ A00) ⇒ 010	;	***DAC ch. 6 (bit A11 ÷ A00) ⇒ 014***
DAC ch. 7 (bit A11 ÷ A00) ⇒ 018	;	***DAC ch. 8 (bit A11 ÷ A00) ⇒ 01C***
DAC ch. 9 (bit A11 ÷ A00) ⇒ 020	;	***DAC ch. 10 (bit A11 ÷ A00) ⇒ 024***
DAC ch. 11 (bit A11 ÷ A00) ⇒ 028	;	***DAC ch. 12 (bit A11 ÷ A00) ⇒ 02C***
DAC ch. 13 (bit A11 ÷ A00) ⇒ 030	;	***DAC ch. 14 (bit A11 ÷ A00) ⇒ 034***
DAC ch. 15 (bit A11 ÷ A00) ⇒ 038	;	***DAC ch. 16 (bit A11 ÷ A00) ⇒ 03C***

e come dato da trasferire:
D00 ÷ D09 : DAC value (10 bit con MSB in D09 e lsb in D00)
D31 ÷ D10 : valori non considerati

Il contenuto di tutti i 16 registri dei DAC può essere azzerato in modo simultaneo attraverso il segnale di RESET. Questa operazione, che avviene in modo automatico al power-up della scheda, ha l'effetto di portare il valore di Vthr al suo massimo valore positivo.

DEFINIZIONE DELLE POLARITA' DEI SEGNALI
(Il REGISTRO DI POLARITA')

Il controllo delle polarità è dettato dalla scelta della logica POSITIVA con la quale funzionano le sezioni di ritardo e formatura del segnale discriminato. In particolare, queste ultime richiedono che in assenza di segnali sopra soglia l'uscita del discriminatore si mantenga ad un livello logico BASSO e che compia una TRANSIZIONE IN SALITA una volta che il valore del segnale di ingresso superi il valore di soglia impostato. Tuttavia il livello di riposo del discriminatore dipende dal valore della soglia richiesta: ad esempio, imporre una V_{IN}^{thr} negativa porta l'uscita del discriminatore a livello di riposo alto che subirà quindi una transizione in discesa, quando il segnale di ingresso sarà tale da annullare l'effetto di V_{IN}^{thr}, con il risultato di essere ignorata dalle successive sezioni. Nel caso contrario, cioè con V_{IN}^{thr} negativa, il discriminatore funzionerebbe nel modo atteso.
Quindi, per uniformizzare il comportamento in modo indipendente dalla polarità del segnale da discriminare è necessario introdurre un segnale di controllo LC per ciascun canale che rimanga memorizzato durante tutto il funzionamento. Il valore da attribuire ad LC per ciascun canale può essere determinato, in funzione del segnale di ingresso da discriminare, dalla relazione:

$$LC = \frac{V_{IN}^{thr} - \left|V_{IN}^{thr}\right|}{2 \cdot V_{IN}^{thr}}$$

LC può assumere solamente i due valori 0 ed 1 che possono essere quindi trattati come valori logici da scrivere in un'apposita locazione di memoria.
Poiché il registro delle polarità è unico per tutti i 16 canali, una volta determinato il valore di LC di ciascun canale in base al loro impiego, tale valore dovrà essere impostato nella relativa locazione del registro attraverso una scrittura via bus VME che è UNICA per tutti i canali. Questo comporta che, in caso di diversa configurazione di anche un solo canale, dovranno essere riscritti i corretti valori di tutti i canali. In caso di canali non utilizzati il valore da scegliere per tali locazioni deve essere 1. Tale ACCESSO IN SCRITTURA al registro avviene indirizzando la scheda con l'indirizzo (in bit):

A23 ÷ A16 : Board Base Address
A15 ÷ A12 : 0010 (banco di memoria riservato al registro di polarità)
A11 ÷ A00 : valori non considerati (da porre a ZERO)

e come dato da trasferire:

D00 ÷ D15 : ch1_LC in D00, ch2_LC in D01,…, CH16_LC in D15)
D31 ÷ D16 : valori non considerati

Il contenuto del registro delle polarità può anche essere letto attraverso un ACCESSO IN LETTURA al registro al medesimo indirizzo:

A23 ÷ A16 : Board Base Address
A15 ÷ A12 : 0010 (banco di memoria riservato al registro di polarità)
A11 ÷ A00 : valori non considerati (da porre a ZERO)

Chiaramente, i valori significativi saranno quelli contenuti nel set dati D00 ÷ D15.

Al RESET tutti i bit di tale registro vengono posti al valore 1.

LA FORMATURA DEI SEGNALI
(I REGISTRI DI DELAY TIME E DI SHAPING TIME)

La sezione di formatura dei segnali discriminati è costituita, per ciascuno dei 16 canali, da due stadi in cascata dei quali il primo provvede a ritardare di un tempo opportunamente programmabile (DELAY TIME) la comparsa del segnale di avvenuto superamento della soglia da parte del segnale di ingresso mentre il secondo stadio permette di formare questo segnale ad una opportuna durata (SHAPING TIME). Il tutto al fine di permettere la correlazione temporale di più segnali di ingresso che possano comparire in modo casuale entro un determinato intervallo.
Per entrambi gli stadi, il controllo dei tempi descritti è realizzato correlando linearmente tali tempi con una rampa di tensione da applicare all'ingresso di un discriminatore la cui soglia è controllata con l'impiego di DAC ad 8 bit (AD8402). Questi, dai valori misurati, permettono di variare la durata temporale media del Delay Time (Td) da un minimo di 50 ns fino ad un massimo 750 ns con una risoluzione di 2,65 ns/DAC_step e la durata temporale dello Shaping Time (Ts) da un minimo di 10 ns fino ad un massimo di 1160 ns con una risoluzione di 4.5 ns/DAC_step secondo le relazioni:

$$DAC_{val}^{Td}(count) \approx Int(0{,}379 \cdot T_d(ns) - 19{,}1)$$

$$DAC_{val}^{Ts}(count) \approx Int(0{,}224 \cdot T_s(ns) - 1{,}74)$$

Anche in questo caso valgono le considerazioni sulla dispersione dei valori dei componenti fatte in precedenza sulle soglie dei discriminatori e quindi la necessità di una calibrazione per ciascun canale.
I valori desiderati dei tempi di formatura possono essere caricati in ciascun DAC accedendo al relativo registro attraverso una scrittura via bus VME. Tuttavia, poiché questi registri devono essere programmati in modo seriale, la scheda provvede automaticamente alla serializzazione del dato caricato in modo parallelo via bus VME impiegando però un certo tempo per il completamento della procedura di scrittura seriale sul DAC. Questo comporta che, sebbene il ciclo di scrittura risulti concluso rispetto al bus VME (mettendolo in grado di svolgere altre operazioni) il processore relativo ai registri di timing rimane occupato per circa 1 μs dopo l'accesso e quindi insensibile ad una ulteriore fase di scrittura in essi entro questo intervallo temporale.
L' ACCESSO IN SCRITTURA ai registri di Delay Time avviene indirizzando la scheda con l'indirizzo (in bit):

A23 ÷ A16 : Board Base Address
A15 ÷ A12 : 0011 (banco di memoria riservato ai registri di Delay Time)
A11 ÷ A00 : valori non considerati (da porre a ZERO)

e come dato da trasferire:

D00 ÷ D07 : DAC value (8 bit con MSB in D07 e lsb in D00)
D11 ÷ D08 : conversione in binario del numero (ch_number - 1) del canale da programmare (4 bits con MSB in D11 e lsb in D08)
D31 ÷ D12 : valori non considerati
Quindi, in notazione esadecimale:
DELAY ch. 1 (bit D31 ÷ D00) ⇒ 000000xx ; DELAY ch. 2 (bit D31 ÷ D00) ⇒ 000001xx
DELAY ch. 3 (bit D31 ÷ D00) ⇒ 000002xx ; DELAY ch. 4 (bit D31 ÷ D00) ⇒ 000003xx
DELAY ch. 5 (bit D31 ÷ D00) ⇒ 000004xx ; DELAY ch. 6 (bit D31 ÷ D00) ⇒ 000005xx
DELAY ch. 7 (bit D31 ÷ D00) ⇒ 000006xx ; DELAY ch. 8 (bit D31 ÷ D00) ⇒ 000007xx

DELAY ch. 9 (bit D31 ÷ D00) ⇒ 000008xx ; DELAY ch. 10 (bit D31 ÷ D00) ⇒ 000009xx
DELAY ch. 11 (bit D31 ÷ D00) ⇒ 00000Axx ; DELAY ch. 12 (bit D31 ÷ D00) ⇒ 00000Bxx
DELAY ch. 13 (bit D31 ÷ D00) ⇒ 00000Cxx ; DELAY ch. 14 (bit D31 ÷ D00) ⇒ 00000Dxx
DELAY ch. 15 (bit D31 ÷ D00) ⇒ 00000Exx ; DELAY ch. 16 (bit D31 ÷ D00) ⇒ 00000Fxx

L' ACCESSO IN SCRITTURA ai registri di Shaping Time avviene indirizzando la scheda con l'indirizzo (in bit):

A23 ÷ A16 : Board Base Address
A15 ÷ A12 : 0100 (banco di memoria riservato ai registri di Shaping Time)
A11 ÷ A00 : valori non considerati (da porre a ZERO)

e come dato da trasferire:

D00 ÷ D07 : DAC value (8 bit con MSB in D07 e lsb in D00)
D11 ÷ D08 : conversione in binario del numero (ch_number - 1) del canale da programmare (4 bits con MSB in D11 e lsb in D08)
D31 ÷ D12 : valori non considerati
Quindi, in notazione esadecimale:
SHAPE ch. 1 (bit D31 ÷ D00) ⇒ 000000xx ; SHAPE ch. 2 (bit D31 ÷ D00) ⇒ 000001xx
SHAPE ch. 3 (bit D31 ÷ D00) ⇒ 000002xx ; SHAPE ch. 4 (bit D31 ÷ D00) ⇒ 000003xx
SHAPE ch. 5 (bit D31 ÷ D00) ⇒ 000004xx ; SHAPE ch. 6 (bit D31 ÷ D00) ⇒ 000005xx
SHAPE ch. 7 (bit D31 ÷ D00) ⇒ 000006xx ; SHAPE ch. 8 (bit D31 ÷ D00) ⇒ 000007xx
SHAPE ch. 9 (bit D31 ÷ D00) ⇒ 000008xx ; SHAPE ch. 10 (bit D31 ÷ D00) ⇒ 000009xx
SHAPE ch. 11 (bit D31 ÷ D00) ⇒ 00000Axx ; SHAPE ch. 12 (bit D31 ÷ D00) ⇒ 00000Bxx
SHAPE ch. 13 (bit D31 ÷ D00) ⇒ 00000Cxx ; SHAPE ch. 14 (bit D31 ÷ D00) ⇒ 00000Dxx
SHAPE ch. 15 (bit D31 ÷ D00) ⇒ 00000Exx ; SHAPE ch. 16 (bit D31 ÷ D00) ⇒ 00000Fxx

NON E' PREVISTA LA LETTURA del contenuto dei registri di timing.

Il contenuto di qualsiasi dei 16 registri dei DAC NON può essere azzerato attraverso il segnale di RESET per cui è necessario programmarli all'inizio delle operazioni.

LA LOGICA DI TRIGGER
(I REGISTRI DI TRIGGER : MASCHERA E VETO E LA LORO INIZIALIZZAZIONE)

La scheda del Discriminatore permette l'implementazione interna di una logica di correlazione fra i segnali discriminati e formati (logica di trigger) che può essere estesa fino a tre combinazioni completamente indipendenti (minterm) dei 16 canali. Il verificarsi di queste tre distinte combinazioni può essere rilevato come segnale TTL in logica positiva alle uscite Trg1, Trg2 e Trg3 sul pannello frontale del modulo oppure letto via bus VME accedendo al Registro di Trigger Pattern (descritto in seguito). Inoltre, sul pannello frontale del modulo è messo a disposizione anche l'OR logico delle tre configurazioni (OR_Trg) che induce anche l'accensione del led "TRIG".
In ognuno dei tre minterm, ciascun canale può essere configurato o come concorrente alla generazione del trigger o mascherato (e quindi ininfluente) oppure utilizzato come veto rispetto alla comparsa del trigger. Dal punto di vista logico, la rete combinatoria realizzata all'interno di ciascun minterm dovrà generare la seguente funzione:



Le linee di controllo "Ch # MASK", "Ch # VETO" e "MASK ALL" hanno chiaramente una valenza binaria per cui, ponendo che il valore logico '1' di tali linee realizzi la condizione ad esse associata, si ottiene che:

' minterm out ' = ' Ch1 out ' AND ' Ch2 out ' AND … AND ' Ch16 out ' AND NOT ' MASK ALL '

dove i termini "Ch # out" sono definiti attraverso la seguente tabella di verità:

Ch # MASK	Ch # VETO	Ch # out
0	0	Ch # in
0	1	NOT Ch # in
1	0	1
1	1	1

'Ch # out ' = 'Ch # MASK' OR ('Ch # in' EXOR 'Ch # VETO')

All'interno di ciascun minterm, l'utilizzo di ciascun canale viene programmato tramite la configurazione dei rispettivi registri di trigger : il Registro di Maschera ed il Registro di Veto.

- Il Registro di Maschera è un registro a 17 bit nel quale le prime sedici locazioni corrispondono ai rispettivi canali mentre l'ultima (la diciassettesima) memorizza lo stato del bit di MASK ALL; come discusso in precedenza, la presenza del valore 1 nella locazione n-esima ha l'effetto di rendere ininfluente lo stato del rispettivo canale e, nel caso dell'ultima locazione, di bloccare il contributo di tutti i 16 canali indipendentemente dalla loro configurazione particolare. La configurazione del registro avviene attraverso una scrittura via bus VME che è UNICA per tutti i canali. Questo comporta che, in caso di diversa configurazione di anche un solo canale, dovranno essere riscritti i corretti valori di tutti i canali. In caso di canali non utilizzati il valore da scegliere per tali locazioni deve essere 1.

L' ACCESSO IN SCRITTURA ai Registri di Maschera relativi ai tre minterm avviene indirizzando la scheda con l'indirizzo (in bit):

A23 ÷ A16 : Board Base Address
A15 ÷ A12 : 0101 (banco di memoria riservato ai registri di Trigger)
A11 ÷ A05 : valori non considerati (da porre a ZERO)
A04 ÷ A02 : se 001 => scrittura del Registro di Maschera del Minterm 1
se 010 => scrittura del Registro di Maschera del Minterm 2
se 011 => scrittura del Registro di Maschera del Minterm 3
A01 ÷ A00 : valori non considerati (da porre a ZERO)
Quindi, in notazione esadecimale:
MASK Minterm 1 (bit A15 ÷ A00) ⇒ 5004
MASK Minterm 1 (bit A15 ÷ A00) ⇒ 5008
MASK Minterm 1 (bit A15 ÷ A00) ⇒ 500C

e come dato da trasferire:

D00 ÷ D16 : D00 = Ch1MASK, D01 = Ch2MASK, …, D15 = Ch16MASK, D16 = MASK_ALL
D31 ÷ D17 : valori non considerati

La configurazione dei Registri di Maschera può anche essere letta attraverso un ACCESSO IN LETTURA ai registri al medesimo indirizzo:

A23 ÷ A16 : Board Base Address
A15 ÷ A12 : 0101 (banco di memoria riservato ai registri di Trigger)
A11 ÷ A05 : valori non considerati (da porre a ZERO)
A04 ÷ A02 : se 001 => lettura del Registro di Maschera del Minterm 1
se 010 => lettura del Registro di Maschera del Minterm 2
se 011 => lettura del Registro di Maschera del Minterm 3
A01 ÷ A00 : valori non considerati (da porre a ZERO)
Quindi, in notazione esadecimale:
MASK Minterm 1 (bit A15 ÷ A00) ⇒ 5004
MASK Minterm 1 (bit A15 ÷ A00) ⇒ 5008
MASK Minterm 1 (bit A15 ÷ A00) ⇒ 500C

Chiaramente, i valori significativi saranno quelli contenuti nel set dati D00 ÷ D16.

Questi registri possono essere inizializzati nello stato di MASCHERATURA COMPLETA attraverso un opportuno accesso dal bus VME (come discusso in seguito).

- Il Registro di Veto è un registro a 16 bit le cui locazioni corrispondono ai rispettivi canali; come discusso in precedenza, la presenza del valore 1 nella locazione n-esima ha l'effetto di interdire la comparsa del trigger se lo stato del rispettivo canale è attivato da un valore sopra soglia. In questo caso non esiste una condizione globale di veto dato che è concettualmente priva di senso ed è comunque assolta dalla mascheratura globale. La configurazione del registro avviene attraverso una scrittura via bus VME che è UNICA per tutti i canali. Questo comporta che, in caso di diversa configurazione di anche un solo canale, dovranno essere riscritti i corretti valori di tutti i canali. In caso di canali non utilizzati il valore da scegliere per tali locazioni deve essere 0.

L' ACCESSO IN SCRITTURA ai Registri di Veto relativi ai tre minterm avviene indirizzando la scheda con l'indirizzo (in bit):

A23 ÷ A16 : Board Base Address
A15 ÷ A12 : 0101 (banco di memoria riservato ai registri di Trigger)
A11 ÷ A05 : valori non considerati (da porre a ZERO)
A04 ÷ A02 : se 101 => scrittura del Registro di Veto del Minterm 1
se 110 => scrittura del Registro di Veto del Minterm 2
se 111 => scrittura del Registro di Veto del Minterm 3
A01 ÷ A00 : valori non considerati (da porre a ZERO)
Quindi, in notazione esadecimale:
VETO Minterm 1 (bit A15 ÷ A00) ⇒ 5014
VETO Minterm 1 (bit A15 ÷ A00) ⇒ 5018
VETO Minterm 1 (bit A15 ÷ A00) ⇒ 501C

e come dato da trasferire:

D00 ÷ D15 : D00 = Ch1VETO, D01 = Ch2VETO, …, D15 = Ch16VETO
D31 ÷ D16 : valori non considerati

La configurazione dei Registri di Veto può anche essere letta attraverso un ACCESSO IN LETTURA ai registri al medesimo indirizzo:

A23 ÷ A16 : Board Base Address
A15 ÷ A12 : 0101 (banco di memoria riservato ai registri di Trigger)
A11 ÷ A05 : valori non considerati
A04 ÷ A02 : se 101 => lettura del Registro di Veto del Minterm 1
se 110 => lettura del Registro di Veto del Minterm 2
se 111 => lettura del Registro di Veto del Minterm 3
A01 ÷ A00 : valori non considerati (da porre a ZERO)
Quindi, in notazione esadecimale:
VETO Minterm 1 (bit A15 ÷ A00) ⇒ 5014
VETO Minterm 1 (bit A15 ÷ A00) ⇒ 5018
VETO Minterm 1 (bit A15 ÷ A00) ⇒ 501C

Chiaramente, i valori significativi saranno quelli contenuti nel set dati D00 ÷ D15.

Questi registri possono essere inizializzati nello stato di NON INTERDIZIONE DEL TRIGGER attraverso un opportuno accesso dal bus VME.

- L'INIZIALIZZAZIONE dei Registri di Trigger è un'operazione globale che riporta contemporaneamente tutti tre i minterm in uno stato "iniziale" nel quale tutti i canali sono mascherati (attraverso MASK_ALL) e nessuno è abilitato al veto del trigger. E' quindi

pensata come operazione da eseguire in fase di inizializzazione della scheda o di inibizione della funzione di generazione del Trigger.

Tale inizializzazione avviene tramite un accesso ACCESSO DI QUALSIASI TIPO al relativo banco di memoria indirizzando la scheda con l'indirizzo (in bit):

A23 ÷ A16 : Board Base Address
A15 ÷ A12 : 0110 (banco di memoria riservato ai registri di Trigger)
A11 ÷ A00 : valori non considerati (da porre a ZERO)

e come eventuale dato da trasferire:

D31 ÷ D00 : valori non considerati

LE SEQUENZE DEI TRIGGER
(IL REGISTRO DI TRIGGER PATTERN)

Come già detto, il Discriminatore permette di realizzare, con i 16 canali di discriminazione, tre distinte configurazioni di correlazione fra essi. Questo possibile verificarsi di tre distinte combinazioni di trigger può essere rilevato come segnale TTL in logica positiva alle uscite Trg1, Trg2 e Trg3 sul pannello frontale del modulo oppure letto via bus VME accedendo al Registro di Trigger Pattern. Chiaramente, la generazione di un trigger da parte di una o più configurazioni è un evento particolare del quale può interessare sia l'insieme dei canali che lo hanno indotto e la successione di configurazioni in un intervallo temporale, sia il fatto che la sua comparsa debba innescare una serie di eventi successivi, magari legati alla specifica configurazione. Proprio in questo interesse risiede l'utilità (e la conformazione) di tale registro.
Dati i limiti imposti dal protocollo del bus VME (un bus dati profondo 32 bit), il Registro di Pattern può memorizzare fino a 10 differenti configurazioni dello stato dei tre minterm (per un totale di 30 bit). La memorizzazione di ciascuna configurazione non è casuale, ma avviene se e solo se almeno uno dei minterm ha dato luogo ad un evento di trigger, cioè solo quando il trigger presenta uno stato significativo.
Inoltre tale registro, oltre a memorizzare le configurazioni, permette anche di programmare la generazione di un segnale di 'presenza di dati memorizzati' secondo due opzioni alternative: 1) la presenza di un solo dato (cioè il primo trigger) oppure 2) la presenza di tutti dieci i dati che può contenere. Una volta raggiunta una delle due condizioni, il registro genera un'indicazione di 'occupato' (che viene visualizzata sul pannello frontale con l'accensione del led "BUSY"), impedisce ulteriori accessi in scrittura ed aspetta che il suo contenuto venga letto per poi cancellare tutti i dati memorizzati e rimettersi in attesa di nuovi eventi da memorizzare. Inoltre, l'indicazione di 'registro occupato' abilita l'avvio della richiesta di Interrupt verso la CPU che gestisce il bus VME.
Tale indicazione può essere cancellata o attraverso un RESET, o attraverso un accesso in lettura al registro oppure, infine, attraverso l'avvio della procedura di Interrupt anche senza che questa porti ad una lettura del registro.
Quando nessuna delle due opzioni viene programmata (modalità 'nessun avviso'), il registro si comporta come un buffer circolare. Continua cioè a memorizzare gli eventuali eventi di trigger in successione sovrascrivendoli a partire dalla prima locazione una volta raggiunta la massima profondità di memorizzazione; quindi può fornire, al più, le ultime 10 configurazioni di trigger avvenute.

La modalità di avviso della presenza di dati memorizzati viene programmata attraverso un ACCESSO IN SCRITTURA al registro all'indirizzo:

A23 ÷ A16 : Board Base Address
A15 ÷ A12 : 0111 (banco di memoria riservato al registro di Trigger Pattern)
A11 ÷ A00 : valori non considerati (da porre a ZERO)

e come dato da trasferire:

D01 ÷ D00 : se 00 oppure 11 => nessun avviso
se 01 => avviso di singolo evento nel registro
se 10 => avviso di registro completo (cioè 10 eventi memorizzati)
D31 ÷ D02 : valori non considerati

Un segnale di RESET mette il registro nella modalità "nessun avviso".

Il contenuto del registro può essere ottenuto tramite un ACCESSO IN LETTURA al registro all'indirizzo:

A23 ÷ A16 : Board Base Address
A15 ÷ A12 : 0111 (banco di memoria riservato al registro di Trigger Pattern)
A11 ÷ A00 : valori non considerati (da porre a ZERO)

Chiaramente, i valori significativi saranno quelli contenuti nel set dati D00 ÷ D29.

Il contenuto del registro viene azzerato in due modi distinti: 1) attraverso il segnale di RESET , oppure, 2) dopo un accesso in lettura del registro.

IL SEGNALE DI INTERRUPT
(I REGISTRI DI INTERRUPT
E L'ABILITAZIONE
DELL' INTERRUPT HANDSHAKING)

Il blocco interrupter gestisce l'invio di una richiesta di interrupt al VME master e cura l'handshaking di tale procedura. Una richiesta di interrupt viene attivata quando il segnale di send_intrpt passa a livello alto se, in precedenza, è stato settato a livello alto il bit di irq_en e se almeno uno dei bit di irq_lines è diverso da 0. Se le precedenti condizioni sono verificate, sul fronte di salita di send_intrpt viene pilotata a livello basso una delle sette linee IRQ (che nel bus VME sono collegate in open-collector) in accordo con quella indicata dal valore binario di irq_lines. Inoltre viene anche settato un segnale interno come indicatore di 'interrupt inviato' da parte del blocco stesso. Quando il VME risponde alla richiesta, sul fronte di discesa del segnale di IACK viene memorizzato lo stato dell'indicatore di 'interrupt inviato' che da tale istante in poi sarà usato internamente al blocco come abilitazione per ogni successiva operazione del ciclo di Interrupt Acknowledge. Avviene quindi la verifica del livello di interrupt che il VME sta servendo attraverso il confronto fra linee irq_lines e quelle del bus indirizzi del VME A1, A2, A3. Se vi è coincidenza fra tali linee allora il blocco interrompe la catena di trasmissione dello IACKIN-IACKOUT (cioè tiene la linea di IACKOUT a livello alto) mentre pone sulle linee D00÷D07 del bus dati VME il vettore di interrupt (il cui valore viene scritto unitamente al valore delle irq_lines). Contemporaneamente genera i segnali di abilitazione dei drivers del bus dati (cioè setta il segnale di vmelowbuff_en (attivo basso) ed il segnale di vmebuff_direction (attivo alto per letture da VME)) e il segnale di irq_dtack. Alla fine del ciclo, quando il VME master pone i segnali di IACK e di IACKIN a livello di riposo, il blocco riporta tutte le linee allo stato iniziale.

I valori dei registri di irq_lines e del vettore di test vengono scritti nella scheda attraverso un ACCESSO IN SCRITTURA al registro di Interrupt all'indirizzo:

A23 ÷ A16 : Board Base Address
A15 ÷ A12 : 1000 (banco di memoria riservato al registro di Interrupt)
A11 ÷ A00 : valori non considerati (da porre a ZERO)

e come dato da trasferire:

D07 ÷ D00 : valore binario (a 8 bit) del vettore di Interrupt
D10 ÷ D08 : valore binario della linea di Interrupt Request (irq_lines)
D31 ÷ D11 : valori non considerati

Un segnale di RESET mette tutti i valori del registro a 0 (che inibisce l'invio dell'Interrupt request).

Inoltre, per rendere operativa la procedura di gestione dell'Interrupt senza dover ogni volta sovrascrivere i valori dei registri è stato previsto un segnale di abilitazione dell'Interrupt Handshaking. Tale segnale viene memorizzato da un flip-flop che si predispone in stato di riposo (interrupt handshaking interdetto) al segnale di RESET.

L’abilitazione dell’handshaking avviene attraverso un ACCESSO IN SCRITTURA al registro di Interrupt Handshaking all’indirizzo:

A23 ÷ A16 : Board Base Address
A15 ÷ A12 : 1001 (banco di memoria riservato al registro di Interrupt Handshaking)
A11 ÷ A00 : valori non considerati (da porre a ZERO)

e come eventuale dato da trasferire:

D00 : se = 1 handshaking abilitato, se = 0 handshaking interdetto
D31 ÷ D01 : valori non considerati

IL SEGNALE DI RESET

Il funzionamento di una scheda digitale che gestisca operazioni di tipo sequenziale con l'ausilio di macchine a stati necessita di un segnale di inizializzazione che, in un determinato istante, ponga in modo certo tutte le sequenze nella loro posizione di riposo. Inoltre, tale segnale può anche essere utilizzato per fissare ad un valore noto alcuni dei registri presenti nella scheda.
Il segnale che realizza tale funzione è indicato col nome di RESET.
A tale scopo un banco di memoria è stato dedicato ad un accesso da parte del VME con l'effetto di generare un reset. Questo segnale è posto in OR cablato con il segnale di power_up reset e di hardware reset; l'uscita viene poi distribuita in modo broadcast a tutti i moduli dell'intera scheda. Quindi l'inizializzazione di tutti i registri del Discriminatore può avvenire in tre modi distinti coincidenti con i tre modi con i quali può essere generato il reset: al power-up per effetto del chip dedicato, in modo hardware premendo il pulsante presente nella scheda e in modo software attraverso un accesso VME all'indirizzo opportuno.
Questo non è vero per i registri di Delay e Shaping Time, i cui terminali di reset sono collegati ai soli reset hardware e power-up, che li configurano alla metà del loro range.
Il segnale di RESET via VME viene attivato attraverso un <u>ACCESSO DI QUALSIASI TIPO al registro di Reset</u> all'indirizzo:

A23 ÷ A16 : Board Base Address
A15 ÷ A12 : 1111 (banco di memoria riservato al Reset software)
A11 ÷ A00 : valori non considerati (da porre a ZERO)

e come eventuale dato da trasferire:

D31 ÷ D00 : valori non considerati