
تمرین مقدماتی دوم

فرزاد حبیبی (۸۱۰۱۹۵۳۸۳) ، یاسمن جعفری (۸۱۰۱۹۵۳۷۴)

- برای حل این بخش از کنترلر باینری و مسیردادهی فاز اول خودمان استفاده کردیم که در زیر عکس آنها آمده است.



شبیهسازی:

در قسمت شبیه سازی ابتدا کنترلر و مسیرداده را در ماژول های جداگانه پیاده سازی کردیم. ماژول هایی که در مسیرداده به کار رفته اند به شکل زیر می باشند.

شمارشگر ۱۸ بیتی وظیفهی این شمارشگر این است که تا زمانی که اطلاعات در sram به پایان نرسیده است در صورت enable بودن آدرس اطلاعات را در sram تولید کند.

```
/******CounterInterface*****/
input wire clk, clear, count_en;
input wire [15:0] width, height;
output reg [17:0] r_addr;
output reg count done;
wire[17:0] limit;
assign limit = width*height*3/2 + 2;
always@(posedge clk)
begin
 if(clear)
   begin
      r_addr <= 18'b0;
      count_done <= 0;</pre>
   end
 if(r_addr == limit)
   count_done <= 1;
 else if(count_en)
  r_addr <= r_addr + 1;
```

رجیسترهای ۱۶ بیتی در مسیر داده ۳ رجیستر ۱۶ وجود دارد که کد هر کدام از آنها به شکل زیر میباشد.

این رجیسترها وظیفهی ذخیرهی خروجی sram را دارند.

مالتی پلکسر این مالتی پلکسر از بین ۴ ورودی ۲۳ بیتی یک خروجی ۲۳ بیتی میدهد.

```
input wire [23:0] in0, in1, in2, in3;
input wire [1:0] sel;
output wire [23:0] out;
genvar index;
generate
for (index=0; index < 24; index=index+1)</pre>
 begin : mult
  multiplexer_4_to_1 m(in0[index], in1[index], in2[index], in3[index], sel, out[index]);
 end
endgenerate
        این مالتی پلکسر در واقع از ۲۴ مالتی پلکسر یک بیتی به وجود آمده است که کد وریلاگ هر کدام به شکل زیر می باشد.
                           /*******Multiplexer Interface******/
                           input wire in0, in1, in2, in3;
                           input wire [1:0] sel;
                           output wire out;
                           wire [1:0] sel_not;
                           not(sel_not[0], sel[0]);
                           not(sel_not[1], sel[1]);
                           wire [3:0] q;
                           and(q[0], in0, sel_not[0], sel_not[1]);
                           and(q[1], in1, sel[0], sel_not[1]);
                           and(q[2], in2, sel_not[0], sel[1]);
                           and(q[3], in3, sel[0], sel[1]);
                           or(out, q[0], q[1], q[2], q[3]);
                                                                 و در نهایت مسیرداده به شکل زیر میباشد.
/*****DataPath Interface****/
input wire clk, count_en, clear, len0, len1, len2, vga_start;
input wire [1:0] sel;
input wire [15:0] width, height;
input wire [15:0] rdata;
output wire cnt_done;
output wire [17:0] r_addr;
output wire [23:0] mux_out;
/**************************/
counter_18bit cn(.clk(clk), .count_en(count_en), .clear(clear),
  .width(width), .height(height), .r_addr(r_addr), .count_done(cnt_done));
wire [15:0] rout0;
register_16_bit r0(.load_en(len0), .clk(clk), .data_in(rdata), .data_out(rout0));
wire [15:0] rout1;
register_16_bit r1(.load_en(len1), .clk(clk), .data_in(rdata), .data_out(rout1));
wire [15:0] rout2;
register_16_bit r2(.load_en(len2), .clk(clk), .data_in(rdata), .data_out(rout2));
multiplexer mux(.in0({8'b0, width}), .in1({8'b0, height}), .in2({rout1[7:0], rout0}),
.in3({rout2, rout1[15:8]}), .sel(sel), .out(mux_out));
```

تنها ماژول رفتاریای که در کنترلر به کار رفته است فیلپفلاپ میباشد که به شکل زیر نوشته شده است:

```
module flipflop(input wire in, clk, rst , output reg out);
  always@(posedge clk)
  begin
    if(rst)
        out <= 1'b0;
    else
        out <= in;
  end
endmodule</pre>
```

در نهایت ماژول کنترلر براساس فاز قبلی به شکل زیر پیادهسازی میشود:

```
/******Controller Interface******/
input wire clk, rst;
input wire start, count_done;
output wire clear, done, vga_start, count_en, len0, len1, len2;
output wire [1:0] sel;
//done / clear
//Combinantional
                                                                 and(ApBpCp, Ap, Bp, Cp);
wire [2:0] ps;
                                                                 assign done = ApBpCp;
wire A, B, C, D, E;
                                                                 assign clear = ApBpCp;
assign A = ps[2];
assign B = ps[1];
                                                                //vga start
assign C = ps[0];
                                                                 and(ApBpC, Ap, Bp, C);
assign D = start;
                                                                 assign vga_start = ApBpC;
assign E = count_done;
wire Ap, Cp, Bp, Ep;
                                                                wire [2:0] ns;
not(Ap, A);
not(Cp, C);
                                                                 //ns[0]
not(Bp, B);
                                                                 and(BCp, B, Cp);
not(Ep, E);
                                                                 and(ApCpD, Ap, Cp, D);
                                                                 and(ACpEp, A, Cp, Ep);
wire ApC, ACp, BC, AB, ApCp, BpC, BpCp, BCp, AEp, AC;
                                                                 or(ns[0], BCp, ApCpD, ACpEp);
wire ABCp, ApBpCp, ApBpC, ApCpD, ACpEp;
// count_en
                                                                or(ns[1], BpC, BCp);
and(ApC, Ap, C);
and(ACp, A, Cp);
                                                                 //ns[2]
or(count_en, B, ApC, ACp);
                                                                 and(AEp, A, Ep);
//sel[0]
                                                                 and(AC, A, C);
and(BC, B, C);
                                                                 or(ns[2], BC, AEp, AC, AB);
and(AB, A, B);
                                                                 //=>26 gates<=//
or(sel[0], BC, AB);
//sel[1]
assign sel[1] = A;
                                                                 //Sequential
                                                                 flipflop f1(ns[0], clk, rst, ps[0]);
//len0
                                                                 flipflop f2(ns[1], clk, rst, ps[1]);
and(ApCp, Ap, Cp);
                                                                 flipflop f3(ns[2], clk, rst, ps[2]);
and(BpC, Bp, C);
or(len0, ApCp, BpC);
and(ABCp, AB, Cp);
or(len1, ApC, ABCp);
//len2
and(BpCp, Bp, Cp);
assign len2 = BpCp;
```

در نهایت در ماژول sram_vga_controller هر دو مسیرداده و کنترلر را اضافه کردیم :

برای شبیه سازی فایل های وریلاگ را در sim_top.tcl اضافه کردیم.


vlog +acc -incr -source +define+SIM \$hdl_path/*.v

در پایان در برنامهی model sim با اجرای دستور do sim_top.tcl تستبنچ را اجرا کرده و خروجی را بهصورت یک تصویر ذخیره شده در دایرکتوری sim به دست میآوریم.

خروجیها هر کدام به شکل زیر میباشند:







سنتز:

برای سنتز کردن، تمامی فایلهای وریلاگ را به نرمافزار ISE اضافه کردیم و مدار را سنتز کردیم. بعد از تمام شدن فرآیند سنتز مدار را مپ کرده و اعداد گزارش شده به شکل زیر میباشند.

AVAILABLE	USED	LOGIC UTILIZATION	
27,648	65	NUMBER OF OCCUPIED SLICES	
55,296	78	TOTAL	NUMBER OF SLICE LUTS
-	61	NUMBER USED AS LOGIC	
-	17	NUMBER USED AS MEMORY	
55,296	70	NUMBER OF SLICE REGISTERS	
		NUMBER OF MULT18X18S	

در این مدار تعداد ۷۰ رجیستر به کار رفته است که تحلیل آنها به صورت زیر میباشد:

- ۱۸ رجیستر برای شمارشگر ۱۸ بیتی
- ۴۸ رجیستر برای ۳ عدد رجیستری که در مسیر داده وجود دارد
 - ۳ رجیستر برای ۳ عدد فلیپفلاپی که در کنترلر وجود دارند
 - ۱ رجیستر برای

زمانبندی:

با استفاده از Create Timing Constraints ، تایم را ۲۰ نانو ثانیه قرار میدهیم تا به فرکانس ۵۰ مگا هرتز برسیم. سپس Rising duty cycle را برابر با ۵۰ درصد قرار میدهیم.

اطلاعات زیر را در قسمت Design Overview > Timing constraints قرار داشتند.

Setup slack time	9.447 ns
Hold slack time	1.027 ns
Maximum Frequency	137.589 MHz

سپس با کلیک برروی لینک Constraint و با سپس راست کلیک Maximum Data Path و انتخاب گزینهی showing و انتخاب گزینهی technology viewr می توانیم به در صفحه می بعد آمده است.

