

پردازندهای با مشخصات زیر در نظر بگیرید:

- رجیستر فایل شامل ۸ رجیستر ۸ بیتی است که آنها را r0 تا r0 مینامیم. رجیستر r0 همواره مقدار ثابت e0 سفر را در خود ذخیره کرده است.
 - تمام دستورات این پردازنده ۱۹ بیتی هستند.
- پردازنده دارای یک حافظه دستور با گنجایش ۴۰۹۶ دستور (۱۹ بیتی) و یک حافظه داده با گنجایش ۲۵۶ بایت است.
 - پردازنده دارای یک استک با گنجایش ۸ خانه برای ذخیره کردن آدرس برگشت فراخوانی تابع است.
 - ست. Z و Z است. یردازنده دارای دو فلیپفلاپ
- پردازنده دارای یک ALU برای انجام محاسبات Λ بیتی است. ALU دارای دو ورودی Λ بیتی ALU بیتی Λ و Λ بیتی Λ در صورتی Λ در صورتی Λ مقدار Λ باشد برابر Λ و در غیر این صورت برابر Λ است. Λ ورودی و خروجی عملیات محاسباتی است. Λ ورودی و خروجی عملیات محاسباتی است.

قالب دستورات این پردازنده در زیر آمده است:

۱- دستورات محاسباتی/منطقی رجیستری

2 3		3	3	3	3	5					
0	0	fn	rd	r1	<i>r2</i>	X	X	X	X	X	

یک عملیات محاسباتیJ منطقی روی دو رجیستر J (I, I) انجام شده و نتیجه در رجیستر مقصر (I) دخیره می شود. نوع عملیات توسط I مشخص می شود (جدول زیر را ببینید). اگر نتیجه محاسبه برابر مغر باشد I و در غیر این صورت I برای دستورات I و در غیر این صورت I برای دستورات I و در این دستورات I و در این دستورات I و I و در این دستورات I و I و در این دستورات I و I و I و در این دستورات I و در این دستورات I و در این دستورات منطقی همواره I و در این دو رای دو رای دو رای دو رای دو رای دستورات منطقی همواره I و در این دو رای دو رای

Instruction	Operation	fn
ADD	Add without carry in	000
ADDC	Add with carry in	001
SUB	Subtract without carry in	010
SUBC	Subtract with carry in	011
AND	Bitwise logical and	100
OR	Bitwise logical or	101
XOR	Bitwise logical xor	110
MASK	Bitwise logical mask (and-not)	111

۲- دستورات محاسباتی/منطقی بلافصل (Immediate)

2 3		3	3	3	8
0	1	fn	rd	r1	const

یک عملیات محاسباتی منطقی روی یک رجیستر (rI) و یک داده بلافصل (const) انجام شده و نتیجه در رجیستر مقصر (rd) ذخیره می شود. نوع عملیات و نحوه تغییر (rd) و کانند دستورات محاسباتی منطقی رجیستری است.

۳- دستورات شیفت

	3 2		3	3	3	5					
1	1	0	fn	rd	r1	sc	X	X	X	X	X

یک عملیات شیفت و یا دوران روی یک رجیستر (r1) به تعداد بیتهای مشخص شده (sc) انجام شده و نتیجه در رجیستر مقصر (rd) ذخیره می شود. نوع عملیات توسط fn مشخص می شود (جدول زیر را ببیتید). اگر نتیجه محاسبه برابر صفر باشد Z=1 و در غیر این صورت Z=0 مقدار Z برابر بیتی می شود که از عملیات شیفت یا دوران بیرون ریخته می شود.

Instruction	Operation	fn
SHL	Shift left	00
SHR	Shift right	01
ROL	Rotate left	10
ROR	Rotate right	11

۴- دستورات حافظه

	3		2	3	3	8
1	0	0	fn	rd	r1	disp

برای عملیات خواندن(نوشتن) از (در) یک محل حافظه به کار میرود. آدرس محل حافظه از جمع یک مقدار علامتدار هشت بیتی (disp) و یک رجیستر پایه (rI) به دست می آید. برای دستور (disp) و یک رجیستر (rI) به دست می آید. برای دستور (sp) و یک رجیستر (sp) و یک رخون و یک رخون و یک رخون و یک رجیستر (sp) و یک رجیستر (sp) و یک رخون و یک رخون

Instruction	Operation	fn
LDM	Load memory	00
STM	Store memory	01

۵- دستورات پرش شرطی

	3		2			(ò			8
1	0	1	fn	X	X	X	X	X	X	disp

در صورت برقرار بودن شرط پرش، پرش به آدرس پرش انجام میشود و در غیر اینصورت pc با ۱ جمع میشود تا به سراغ دستور بعد از دستور پرش برویم. آدرس پرش از جمع یک مقدار علامتدار هشت بیتی میشود fn و آدرس دستور بعد از پرش (pc+1) به دست میآید. نوع عملیات توسط fn مشخص میشود (جدول زیر را ببینید). مقادیر C و D با اجرای این دستورات تغییر نمی کنند.

Instruction	Operation	fn
BZ	Branch if zero	00
BNZ	Branch if not zero	01
BC	Branch if carry	10
BNC	Branch if not carry	11

۶- دستورات پرش بدون شرط

_			5			2	!	12					
JMP	1	1	1	0	0	X	X	addr					
JSB	1	1	1	0	1	X	X	addr					

با اجرای این دستورات، کنترل به آدرس مشخص شده (addr) منتقل می شود. دستور JSB برای فراخوانی تابع به کار می رود. در این دستور پیش از این که پرش انجام شود، ابتدا آدرس برگشت (pc+1) روی استک push می شود. مقادیر C و E با اجرای این دستورات تغییر نمی کنند.

٧- دستورات متفرقه

			(6				13											
RET	1	1	1	1	0	0	X	X	X	X	X	X	X	X	X	X	X	X	X

وستور RET برای بازگشت از روی استک عار میرود. برای این منظور آدرس بازگشت از روی استک pop شده و در pop قرار می گیرد.

این پردازنده دارای یک پایه ورودی reset است. در صورت فعال شدن این پایه، مقادیر فلیپفلاپهای Z و C صفر شده و سپس با صفر شدن pc اجرای دستورات از آدرس 000 حافظه شروع می شود.

مسیر داده و واحد کنترل این پردازنده را به صورت تک مرحلهای (Single Cycle) طراحی کنید و سیس با زبان توصیف سختافزاری Verilog آن را توصیف کنید.

برای تست پردازنده خود ابتدا دو برنامه اسمبلی زیر به زبان ماشین تبدیل کنید سپس آن را در آدرس • حافظه دستور لود کرده و اجرا کنید. بدیهی است که باید در حافظه داده نیز دادههای مناسب را قرار دهید تا نتیجه اجرای برنامه شما مشخص شود.

برنامه ۱: برنامه زیر دو عدد ۱۶ بیتی که در آدرسهای ۱۰۰ حافظه داده (بایت رتبه پـایین عـدد اول در آدرس ۱۰۰ و بایت رتبه بالای عدد اول در آدرس ۱۰۱) و ۱۰۲ حافظه داده (بایت رتبه پـایین عـدد دوم در آدرس ۱۰۳) قرار گرفتهاند را با هم جمع کـرده و حاصـل جمـع ۱۶ بیتـی را در آدرس ۱۰۴ حافظه داده (بایت رتبه پایین حاصل جمع در آدرس ۱۰۴) قرار مـی- حافظه داده (بایت رتبه پایین حاصل جمع در آدرس ۱۰۵) قرار مـی- دهد.

```
i ← 0
                                 // Add low order bytes
104[i] = 100[i] + 102[i];
105[i] = 101[i] + 103[i] + ci; // Add high order bytes with carry
             r1, 100(r0)
             r2, 102(r0)
       LDM
       ADD
              r3, r1, r2
       STM
              r3, 104(r0)
       LDM
              r1, 101(r0)
       LDM
              r2, 103(r0)
       ADDC r3, r1, r2
              r3, 105(r0)
       STM
برنامه ۲: برنامه زیر بزرگترین عنصر را در یک آرایه ۲۰ عنصری با آدرس شروع ۱۰۰ به دست میآورد (این مقـدار
                                                           در رجیستر r7 ذخیره می شود).
```

```
Max = 0;
for (i = 0; i < 20; i++)
      if ( Max < A[i] )</pre>
             Max = A[i];
             r7, r0, r0
      ADD
             r1, r0, r0
      ADD
Loop: SUBI r3, r1, 20
      BZ
             END
             r2, 100(r1)
      LDM
      SUB
             r3, r7, r2
      JNC
             L1
             r7, r2, r0
      ADD
L1:
      ADDI r1, r1, 1
      JMP
             Loop
END:
```