

Arquitectura de Microprocesadores

Gianfranco Talocchino

Marzo - Abril de 2022

1. Preguntas orientadoras

1.1. Introducción

1. Describa brevemente los diferentes perfiles de familias de microprocesadores/microcontroladores de ARM. Explique alguna de sus diferencias características.

La familia de arquitecturas ARM Cortex esta dividida en tres principales subfamilias.

- Cortex A (***A**pplication*): Es la que ofrece mayor rendimiento. Está orientada la ejecución de sistemas operativos como *Linux* y derivados. Su aplicación principal son computadoras, celulares, *tablets*, etc.
- Cortex R (***R**ead-Time*): Esta orientada y optimizada a aplicaciones *real-time*. Su aplicación se centra en la industria médica, aeronáutica, etc.
- Cortex M (***M**icrocontrollers*): Esta orientada al uso en microcontroladores y sistemas embebidos de propósito general.

1.2. Cortex M

1. Describa brevemente las diferencias entre las familias de procesadores Cortex M0, M3 y M4.

A grandes rasgos la diferencia es el costo, la velocidad y el consumo de energía. Los Cortex M0 están optimizados para ocupar la menor cantidad de silicio y ser lo mas baratos posible. Frente a los Cortex M3 las diferencias a nivel de Hardware se traducen en que algunos core peripherals son opcionales, una arquitectura de memoria Von Neumann

y la falta de MPU. Por otro lado, los Cortex M4 añaden la posibilidad de contar opcionalmente con una FPU e instrucciones de DSP. De esta manera, entre los Cortex M0 y M4 el rendimiento es creciente, así como también el costo y el consumo de energía debido a la mayor cantidad de features implementadas en hardware.

2. ¿Por qué se dice que el set de instrucciones Thumb permite mayor densidad de código? Explique.

El set de instrucciones Thumb permite mezclar instrucciones de 16 y 32 bits sin que exista una sobrecarga asociada al cambio. Esto da lugar a que operaciones más simples puedan ser llevadas a cabo con instrucciones de 16 bits en vez de 32 bits. Como resultado, se logra una mayor densidad de código que al solo utilizar instrucciones de 32 bits para operaciones simples y complejas.

3. ¿Qué entiende por arquitectura load-store? ¿Qué tipo de instrucciones no posee este tipo de arquitectura?

Una arquitectura de hardware load-store es aquella que solo las instrucciones load y store acceden a memoria RAM. El resto de operaciones (aritméticas, lógicas, etc ..) usan solo registros internos del procesador.

4. ¿Cómo es el mapa de memoria de la familia? Los Cortex M tiene un sistema de memoria con direcciones de 32 bits que generan un espacio de líneas de direcciones de 4GB. El cual, está participando en número de regiones asignados a diferentes usos. En la Figura 1 se muestra un ejemplo.

- Código de programa
- RAM
- Periféricos
- Registros de control

5. ¿Qué ventajas presenta el uso de los “shadowed pointers” del PSP y el MSP?

ARM Cortex M tiene dos stack pointers. Se encuentran en diferentes bancos por lo tanto solo uno es visible en un momento dado. Los dos stack pointers son los siguientes

- Main Stack Pointer (MSP)
- Process Stack Pointer (PSP)




Figura 1: Mapa de memoria de la familia Cortex M.

El MSP generalmente es reservado para el uso del kernel y manejos de excepciones mientras que PSP se utiliza en las tareas. La ventaja que presenta es que el MSP se encuentra protegido del stack del usuario incluso si el stack de usuario hizo overflow. Esto facilita la implementación de sistemas operativos.

6. Describa los diferentes modos de privilegio y operación del Cortex M, sus relaciones y como se conmuta de uno al otro. Describa un ejemplo en el que se pasa del modo privilegiado a no privilegiado y nuevamente a privilegiado.

Los modos de operación del Cortex M son:

- Thumb: Modo cuando el procesador está corriendo código de programa.
- Debug: Modo cuando el procesador detuvo la ejecución de instrucciones

Los modos de privilegio son:

- Unprivileged: El procesador ejecuta código que tiene restricciones como por ejemplo el acceso a ciertas áreas de memoria y ciertos

registros de control

- **Privileged:** El es estado por defecto donde el procesador ejecuta código sin restricciones de acceso.

Los modos de acceso son:

- **Handler:** El procesador esta ejecutando el handler de una excepción. Siempre lo hace en modo privilegiado.
- **Thread:** El procesador ejecuta código de aplicación. Puede ser en modo privilegiado y no privilegiado.

De modo privilegiado a no privilegiado se puede pasar simplemente seteando el registro CONTROL en el bit 0. Para pasar de modo no privilegiado a privilegiado es necesario generar una excepción y borrar el bit 0 del registro CONTROL.

7. ¿Qué se entiende por modelo de registros ortogonal? Dé un ejemplo

Se dice que una arquitectura de hardware posee un modelo de registros ortogonales cuando el conjunto de instrucciones no impone la limitación de que una cierta instrucción deba utilizar exclusivamente un registro específico. La arquitectura ARM Cortex M posee modelo de registros ortogonales. Otras arquitecturas como x86 no.

8. ¿Qué ventajas presenta el uso de instrucciones de ejecución condicional (IT)? Dé un ejemplo

El uso de instrucciones de ejecución condicional reduce el numero de instrucciones de salto en un programa. Esto por un lado mejora la densidad de código y por otro aumenta el rendimiento. Por ejemplo, las instrucciones de salto con costosas para el procesador ya que toma tres ciclos de reloj rellenar nuevamente el pipeline luego de un salto.

9. Describa brevemente las excepciones más prioritarias (reset, NMI, Hard-fault).

Reset: Esta excepcion es lanzada justo despues de que el procesador se reinicia. Su manejador es realmente el punto de entrada del programa que se esta ejecutando.

NMI: se trata de una excepción especial, que tiene la máxima prioridad después de la de reset. Al igual que la excepción de reset, no puede ser enmascarada (es decir, desactivada), y puede ser asociada a actividades críticas e inaplazables.

Hardfault: es la excepción de fallo genérica, y por tanto relacionada con las excepciones de software. Cuando las otras excepciones están deshabilitadas, actúa como colector de todo tipo de excepciones (por ejemplo, un acceso a la memoria a una ubicación no válida, se activan las excepciones de hard fault si la de bus fault no está activada).

10. Describa las funciones principales de la pila. ¿Cómo resuelve la arquitectura el llamado a funciones y su retorno?

Las funciones principales de la pila son:

- Cuando un programa ejecuta una función que utiliza los registros internos del procesador, los datos que contienen estos registros son almacenados temporalmente en el stack para luego ser restaurados al final de la ejecución de la función.
- Para almacenar el estado del procesador y los valores de los registros internos en el caso de que ocurra una excepción.
- Para almacenar variables locales.
- Para el pasaje de los parámetros de funciones en C que son llamadas siguiendo el "Procedure Call Standard". En este caso recién a partir del quinto parámetro se comienzan a almacenar en el stack.

11. Describa la secuencia de reset del microprocesador.

Tras el reinicio y antes de que el procesador comience a ejecutar el programa, los procesadores Cortex M leen las dos primeras palabras de la memoria. El principio del espacio de memoria contiene la tabla de vectores, y las dos primeras palabras de la tabla de vectores son el valor inicial para el Main Stack Pointer (MSP). vector son el valor inicial del puntero de la pila principal (MSP), y el vector de reset, que es la dirección inicial del reset handler. Después de que el procesador lea estas dos palabras, el procesador configura el MSP y el contador de programa (PC) con estos valores.

12. ¿Qué entiende por “core peripherals”? ¿Qué diferencia existe entre estos y el resto de los periféricos?

Se entiende por “core peripherals” a aquellos periféricos que son específicos del procesador, en este caso, procesadores de la familia Cortex M. Se diferencian de los periféricos añadidos por los fabricantes de microcontroladores en que estos son provistos por ARM. El resto, si bien

puede agregar las mismas funcionalidades su implementación y capacidad variarán notablemente entre fabricantes. Algunos ejemplos de core peripherals para ARM Cortex M incluyen el NVIC, el SysTick, la MPU.

14. ¿Qué es el CMSIS? ¿Qué función cumple? ¿Quién lo provee? ¿Qué ventajas aporta?

El estándar llamado Common Microcontroller Software Interface Standard (CMSIS) desarrollado por ARM es un capa de abstracción para microcontroladores Cortex M. Se encargar de definir interfaces para acceso al hardware genérico que estos comparten. Entre las ventajas que aporta se encuentran:

- Reduce la curva de aprendizaje del programador.
- Reduce los costos de desarrollo.

16. Explique las características avanzadas de atención a interrupciones: tail chaining y late arrival.

- tail chaining: Es una optimización realizada en el manejo de interrupciones en donde interrupciones consecutivas se atienden sin la necesidad de guardar y restaurar el contexto del procesador nuevamente
- late arrival: Es una característica en la cual si una interrupción con mayor prioridad llega mientras atiende una de menor prioridad, el Cortex-M detiene el proceso y atiende primero la interrupción de mayor prioridad.

17. ¿Qué es el systick? ¿Por qué puede afirmarse que su implementación favorece la portabilidad de los sistemas operativos embebidos?

Systick es simplemente un timer presente dentro los microcontroladores basados en ARM Cortex M. En sistemas operativos de tiempo real se usa como temporizador del planificador de tareas. Al estar definido por ARM y no variar de un fabricante de microcontrolador a otro facilita su portabilidad. Esto ocurre ya que no se necesita cambiar esta fuente de temporización constantemente cuando se pasa de un microcontrolador a otro.

18. ¿Qué funciones cumple la unidad de protección de memoria (MPU)?

El principal propósito de una unidad de protección de memoria (MPU) es proteger regiones de memoria definiendo diferentes permisos de accesos a estas. Estos permisos dependerán de un nivel de privilegio y facilitan la implementación de sistemas operativos.

19. ¿Cuántas regiones pueden configurarse como máximo? ¿Qué ocurre en caso de haber solapamientos de las regiones? ¿Qué ocurre con las zonas de memoria no cubiertas por las regiones definidas?

La unidad de protección de memoria en los Cortex M3 y M4 permite hasta un máximo de 8 regiones programables de memoria. Cuando se producen solapamientos los permisos y atributos de esa región de memoria serán los que correspondan a la región de numeración mas alta. El acceso a zonas de memoria no cubiertas por las regiones definidas disparará excepciones del tipo Memory Management Fault si la excepción está activada o por defecto si no esta activa disparará una excepción de tipo Hard Fault.

20. ¿Para qué se suele utilizar la excepción PendSV? ¿Cómo se relaciona su uso con el resto de las excepciones? Dé un ejemplo

La excepción PendSV (Pended Service Call) es importante para el soporte a sistemas operativos. Se dispara a través del seteo de estado pendiente en el registro ICSR. Se utiliza principalmente en la implementación de sistemas operativos para la operación clave de context switching (cambio de contexto). Específicamente lo que hace es retrasar el context switching hasta que todos los handler de interrupciones se hayan completado asignándole la menor prioridad.

A modo de ejemplo cuando se produce un context swithcing una tarea puede llamar a SVC, el procesador atiende el llamado y setea PendSV. Cuadno sale del SVC entra inmediatamente a PendSV y realiza el context switching.

21. ¿Para qué se suele utilizar la excepción SVC? Explíquelo dentro de un marco de un sistema operativo embebido.

La excepción SVC es utilizada en el diseño de sistemas operativos para comunicar las tareas con el kernel. El mecanismo que este provee puede ser visto como una API que permite a la aplicación acceder a los recursos del sistema (como por ejemplo periféricos).

1.3. ISA

1. ¿Qué son los sufijos y para qué se los utiliza? Dé un ejemplo

Los sufijos son modificadores que pueden agregarse opcionalmente a algunas instrucciones. Se colocan al final del mnemónico.

Existen tres tipos de sufijo en assembler para ARM Cortex M

- Sufijo "s": permite indicar opcionalmente si instrucciones actualizan el Application Program Status Register (APSR).
- Sufijo de ejecución condicional: permiten ejecutar instrucciones condicionalmente
- Sufijos de precisión: permiten indicar la cantidad de bits involucrados en la operación de una instrucción. Para Cortex M existen 3 tipos:
 - byte (b): 8 bits
 - halfword (h): 16 bits
 - word (w): 32 bits

2. ¿Para qué se utiliza el sufijo 's'? Dé un ejemplo

El sufijo "s" se utiliza para que durante la ejecución de una instrucción se actualice opcionalmente los flags del carry, overflow, cero y negativo (Application Program Status Register)

3. ¿Qué utilidad tiene la implementación de instrucciones de aritmética saturada? Dé un ejemplo con operaciones con datos de 8 bits.

La implementación de aritmética saturada tiene varias ventajas prácticas. Permite detectar overflow de sumas y multiplicaciones de forma más consistente y simple con una sola comparación con el valor máximo o mínimo. Además, permite implementar algoritmos utilizados en procesamiento digital de señales más eficientemente. Por ejemplo, ajustar el nivel de una señal puede resultar en un overflow y la saturación causa una distorsión significativamente menor que la provocada por el overflow.

A continuación se muestra un ejemplo de operación de utilizando aritmética saturada para 8 bits.

$$\begin{aligned}
 100 + 20 &\rightarrow 120 \\
 100 + 60 &\rightarrow 127 \text{ (no -96)} \\
 100 + 28 &\rightarrow -127 \text{ (no -128)} \\
 -50 - 5 &\rightarrow -55 \\
 -50 - 90 &\rightarrow -128 \text{ (no 140)} \\
 -90 - 100 &\rightarrow -128 \text{ (no 190)}
 \end{aligned} \tag{1}$$

4. Describa brevemente la interfaz entre assembler y C ¿Cómo se reciben los argumentos de las funciones? ¿Cómo se devuelve el resultado? ¿Qué registros deben guardarse en la pila antes de ser modificados?

El mecanismo que define la interfaz entre assembler y C se llama "Procedure Call Standard"(PCC) y esta definido por ARM. En él, se especifica que los los primeros cuatro parámetros de una función se pasan en los registros r0, r1, r2 y r3. El resultado debe devolverse a través del registro r0. En caso de que se pasen mas de 4 parámetros el pasaje debe hacerse a través del stack. Los registros restantes r4-10, pc y lr deben guardarse en el stack para ser preservados antes de utilizarse.

5. ¿Qué es una instrucción SIMD? ¿En qué se aplican y que ventajas reporta su uso? Dé un ejemplo.

Se entiende por una instrucción SIMD (Single instruction, multiple data) a aquella que aplica en paralelo la misma operación sobre un grupo de datos que comúnmente se conoce como vector.

Una aplicación que puede aprovechar las ventajas de SIMD es aquella en la que el mismo valor se suma a (o se resta de) un gran número de puntos de datos, una operación habitual en muchas aplicaciones multimedia y de procesamiento de señales.

Un ejemplo sería cambiar el brillo de una imagen. Cada píxel de una imagen consta de tres valores para el brillo, los componentes rojo (R), verde (G) y azul (B) del color. Para cambiar el brillo, los valores R, G y B se leen de la memoria, se les suma (o resta) un valor y los valores resultantes se escriben de nuevo en la memoria.