

Lab 1 : การใช้งานภาษาแอสเซมบลี้กับชีพียู AVR

1.1 แนะนำซีพียู AVR

ไมโครคอนโทรลเลอร์ เป็นหน่วยประมวลผลขนาดเล็ก ซึ่งรวมเอาความสามารถของไมโคร โพรเซสเซอร์กับอุปกรณ์เชื่อมต่อภายนอก เช่นหน่วยความจำ อุปกรณ์อินพุตเอาต์พุต วงจรกำเนิดสัญญาณ นาฬิกา เข้ามารวมอยู่ภายในไอซีชิพเพียงตัวเดียว ส่งผลให้ระบบควบคุมซึ่งใช้ไมโครคอนโทรลเลอร์เป็น หน่วยประมวลผลมีขนาดของวงจรควบคุมเล็กและสะดวกต่อการใช้งาน

แม้ว่าระบบไมโครคอนโทรดเลอร์จะมีหลายๆ อุปกรณ์อยู่ภายในไอซีชิพตัวเคียว แต่ก็มี ความสามารถจำกัด เมื่อเทียบกับระบบซึ่งใช้ไมโครโพรเซสเซอร์ ยกตัวอย่างเช่น หน่วยความจำ จะมีให้ใช้ เพียงไม่มากนัก ดังนั้นระบบไมโครคอนโทรดเลอร์จะเหมาะสมสำหรับการควบคุมงานที่ไม่ซับซ้อนและ ต้องการความสามารถในการประมวลผลที่ไม่สูงมากนัก ยกตัวอย่างเช่นในระบบ Embedded system หรือ ระบบสมองกลฝังตัว เช่นเครื่องซักผ้า เตาอบไมโครเวฟ เครื่องปรับอากาศ เป็นต้น

สถาปัตยกรรมของใมโครคอนโทรลเลอร์ที่ใช้งานอยู่ในปัจจุบันมีให้เลือกใช้งานมากมายหลายตัว ยกตัวอย่างเช่น

- MCS-51 (8-bit) ออกแบบโดย intel
- MCS-96 (16-bit) ออกแบบ โดย intel
- PIC ขอกแบบโดย Microchip Technology
- AVR ออกแบบโดย Atmel
- ARM ออกแบบโดย ARM Holdings
- 68HC11 ออกแบบโดย Motorola
- Rabbit 2000 ออกแบบโดย Rabbit Semiconductor

ในอดีต ไมโครคอนโทรลเลอร์ที่นิยมใช้งานกันคือตระกูล MCS-51 แต่ในปัจจุบันความต้องการ ความสามารถในการประมวลผลมีเพิ่มขึ้น ทำให้มีสถาปัตยกรรมอื่นๆ ที่มีประสิทธิภาพสูงกว่าเริ่มได้รับ ความนิยมในการใช้งานขึ้นมาแทนในแลบนี้จะสอนให้นักศึกษาได้เรียนรู้สถาปัตยกรรม AVR เนื่องจากมี ประสิทธิภาพที่สูง และมีราคาถูกกว่าสถาปัตยกรรมอื่นในราคาที่ใกล้เคียงกัน นอกจากนี้ยังมีข้อดีคือมี ฟรีแวร์หลายตัวให้ใช้งานสำหรับพัฒนาระบบได้ทั้งภาษาระดับต่ำคือภาษาแอสเซมบลี้และภาษาระดับสูง เช่น ภาษาซี เป็นต้น


By Panyayot Chaikan

Page 2 of 13

สถาปัตยกรรมของ AVR แบ่งออกเป็น 2 ตระกูลคือ

- 8-bit AVR
- 32-bit AVR

ในแลบนี้จะกล่าวถึงสถาปัตยกรรมของ AVR ขนาด 8 บิตเท่านั้น โดยในสถาปัตยกรรม AVR ออกแบบโดย ATMEL เมื่อปี 1996 เป็นซีพียูแบบ RISC (Reduced Instruction Set Computer) มี สถาปัตยกรรมการต่อหน่วยความจำแบบ Harvard ซึ่งแยกหน่วยความจำโปรแกรมและหน่วยความจำข้อมูล ออกจากกันโดยเด็ดขาด ดังแสดงในรูปที่ 1.1 โดยใช้หน่วยความจำแบบ Flash สำหรับเป็นหน่วยความจำโปรแกรม และใช้หน่วยความจำแบบ SRAM สำหรับหน่วยความจำข้อมูล และนอกจากนี้ยังมีหน่วยความจำแบบ EEPROM ซึ่งสามารถเก็บข้อมูลเอาไว้ได้โดยไม่จำเป็นต้องมีไฟเลี้ยงอีกด้วย




รูปที่ 1.1 เปรียบเทียบการจัดการหน่วยความจำของสถาปัตยกรรมแบบ Von-Neumann และ Harvard

จากรูปที่ 1.1 จะเห็นว่าโพรเซสเซอร์ที่ใช้สถาปัตยกรรมแบบ Harvard จะแยกหน่วยความจำสำหรับ เก็บข้อมูลออกจากโปรแกรมอย่างชัดเจน สถาปัตยกรรม AVR และ MCS-51 จะใช้รูปแบบนี้ในการจัดการ หน่วยความจำ ส่วนสถาปัตยกรรมแบบ Von-neumann การตัดสินใจว่าจะเก็บโปรแกรมหรือข้อมูลจะแบ่ง เก็บอย่างไรจะทำได้อย่างอิสระ โดยขึ้นอยู่กับโปรแกรมเมอร์ หรืออาจจะเป็นระบบปฏิบัติการเป็น ผู้คำเนินการให้

ลักษณะเด่นของสถาปัตยกรรม AVR คือ คำสั่งส่วนใหญ่สามารถทำงานได้เสร็จภายใน 1 clock cycle ตัวซีพียู AVR ขนาด 8 บิตจะแบ่งออกเป็นประเภทการใช้งานได้ 5 กลุ่ม ได้แก่

- <u>tinyAVR</u> เป็นซีพียูในรุ่นเล็ก ซึ่งต้องการความเล็กกะทัดรัดของวงจร โดยเหมาะกับระบบ ควบกุมขนาดเล็กๆ ที่ต้องการหน่วยความจำและวงจรสนับสนุนไม่มากนัก ซีพียูในรุ่นนี้จะมี ราคาถูกกว่ากลุ่มอื่น
- <u>megaAVR</u> จะมีชื่ออีกอย่างว่า ATmega โดยมีวงจรสนับสนุนภายในเพิ่มเติมตลอดจนเพิ่มขนาด ของหน่วยความจำให้ใช้งานมากกว่าตระกูล Tiny เหมาะกับงานควบคุมทั่วๆ ไป





- <u>XMEGA</u> เพิ่มความละเอียดของวงจร A/D จากปกติมีความละเอียด 10 บิตในรุ่นเล็กกว่าเป็น 12 บิต และวงจร DMA controller ซึ่งช่วยลดภาระของซีพียูในการควบคุมการรับส่งข้อมูลระหว่าง อุปกรณ์ I/O กับหน่วยความจำ
- <u>FPSLIC</u> (AVR core with FPGA) สำหรับงานที่ต้องการควบคุมที่ต้องการความยืดหยุ่นใน ขั้นตอนการออกแบบและพัฒนา โดยผู้ออกแบบสามารถออกแบบวงจรในระดับฮาร์ดแวร์เพิ่ม เติมด้วยภาษาบรรยายฮาร์ดแวร์ (HDL: Hardware Description Language) เช่น ภาษา VHDL หรือภาษา Verilog และให้วงจรที่ออกแบบทำงานร่วมกับซีพียู AVR core
- <u>Application Specific AVR</u> เป็นซีพียูที่ออกแบบมาโดยเพิ่มวงจรควบคุมเฉพาะด้านเข้าไปซึ่งไม่ พบในซีพียูกลุ่มอื่นๆ เช่นวงจร USB controller หรือวงจร CAN bus เป็นต้น


ซีพียู AVR มีให้เลือกใช้งานหลายเบอร์ แต่ละเบอร์จะมีขนาด ราคา ความสามารถ และขนาด หน่วยความจำตลอดจนถึงวงจรสนับสนุนภายในที่แตกต่างกันออกไป ในหัวข้อแลบ ปี 3 เทอม 2 นี้ จะ เลือกใช้ซีพียูรุ่น ATmega328P ให้นักศึกษาใช้เป็นหลัก ซึ่งมีคุณสมบัติดังนี้

- หน่วยความจำโปรแกรมแบบ FLASH ขนาด 32 กิโลใบต์
- หน่วยความจำข้อมูลแบบ SRAM ขนาค 2 กิโลไบต์
- หน่วยความจำข้อมูลแบบ EEPROM ขนาด 1 กิโลไบต์
- สนับสนุนการเชื่อมต่อแบบ I^2C bus
- พอร์ตอินพุตเอาต์พุตจำนวน 23 บิต
- วงจรสื่อสารอนุกรม
- วงจรนับ/จับเวลาขนาด 8 บิต จำนวน 2 ตัว และขนาด 16 บิตจำนวน 1 ตัว
- สนับสนุนช่องสัญญาณสำหรับสร้าง Pulse Width Modulation (PWM) จำนวน 6 ช่องสัญญาณ
- วงจรแปลงอนาลอกเป็นดิจิตอลขนาด 10 บิตในตัวจำนวน 8 ช่อง
- ทำงานได้ตั้งแต่ย่านแรงดัน 1.8-5.5 Volts
- ความถี่ใช้งานสูงสุด 20 MHz





รูปที่ 1.2 ซีพียู ATMEGA328P แบบตัวถึง PDIP ขนาด 28 ขา



1.2 แนะนำภาษาแอสเซมบลี้ของ AVR

โครงสร้างภาษาแอสเซมบลี้ของ AVR แสดงให้เห็นดังรูปที่ 1.1 ซึ่งจะเห็นว่ามีความแตกต่างจากภาษา แอสเซมบลี้ของสถาปัตยกรรมอื่นๆ ไม่มากนัก ในการเขียนโปรแกรมภาษาแอสเซมบลี้ เราจะต้องทำการใช้ ชุดคำสั่งของซีพียูในการเข้าถึงหน่วยความจำและข้อมูลในรีจิสเตอร์โดยตรง ส่งผลให้ภาษาแอสเซมบลี้มี ความยุ่งยากในการใช้งานมากกว่าระดับสูงทั่วไป อย่างไรก็ดีภาษาแอสเซมบลี้มีข้อดีกว่าภาษาอื่นตรงที่ขนาด ของโปรแกรมมีขนาดเล็กมาก และมีความเร็วในการทำงานที่สูงกว่าภาษาอื่นๆ การเรียนรู้ภาษาแอสซมบลี้ ช่วยให้นักศึกษาสามารถเข้าใจการทำงานภายในของไมโครโพรเซสเซอร์ได้เป็นอย่างดี การเข้าใจภาษาแอส เซมบลี้จะช่วยให้นักศึกษาสามารถที่จะดีบัก (Debug) เพื่อทำการตรวจสอบการทำงานของโปรแกรมในกรณี ที่โปรแกรมที่เขียนขึ้นด้วยภาษาระดับสูงมีปัญหาได้ สำหรับรายละเอียดเชิงลึกในการเขียนโปรแกรมภาษา แอสเซมบลี้ ขอให้นักศึกษาได้ศึกษาจากเอกสาร AVR Assembler User Guide ในเอกสารแลบนี้จะทำการ ยกตัวอย่างการเขียนภาษาแอสเซมบลี้อย่างง่ายเพื่อเป็นพื้นฐานในการนำซีพียูไปประยุกต์ใช้งานระดับสูงขึ้น ในโอกาสต่อไป

รูปที่ 1.3 โครงสร้างภาษาแอสเซมบลี้ของสถาปัตยกรรม AVR

การเขียนโปรแกรมภาษาแอสเซมบลี้ จะต้องทำการเข้าถึงรีจิสเตอร์ของซีพียูโดยตรง ซีพียู AVR มี รีจิสเตอร์ใช้งานทั่วไปจำนวน 32 ตัวคือ R0-R31 ในการเขียนโปรแกรม แนะนำให้นักศึกษาใช้งานรีจิสเตอร์ ตั้งแต่ R16 เป็นต้นไป นอกจากนี้ รีจิสเตอร์ R26-R31 ยังสามารถนำมาทำเป็นรีจิสเตอร์ขนาด 16 บิต ได้ จำนวน 3 ตัวคือ รีจิสเตอร์ X, Y และ Z รูปที่ 1.4 และ 1.5 แสดงชุดคำสั่งของสถาปัตยกรรม AVR



By Panyayot Chaikan

| | Operands | Description | Operation | Flags | #Clocks |
|--------------------------------------|-------------------|--|---|--------------|------------|
| ARITHMETIC AND L | OGIC INSTRUCTIONS | | • | ū | |
| ADD | Rd, Rr | Add two Registers | Rd ← Rd + Rr | Z,C,N,V,H | 1 |
| ADC | Rd, Rr | Add with Carry two Registers | Rd ← Rd + Rr + C | Z,C,N,V,H | 1 |
| ADIW | Rdl,K | Add Immediate to Word | Rdh:Rdl ← Rdh:Rdl + K | Z,C,N,V,S | 2 |
| SUB | Rd, Rr | Subtract two Registers | Rd ← Rd - Rr | Z,C,N,V,H | 1 |
| SUBI | Rd, K | Subtract Constant from Register | Rd ← Rd - K | Z,C,N,V,H | 1 |
| SBC | Rd, Rr | Subtract with Carry two Registers | Rd ← Rd - Rr - C | Z,C,N,V,H | 1 |
| SBCI | Rd, K | Subtract with Carry Constant from Reg. | Rd ← Rd - K - C | Z,C,N,V,H | 1 |
| SBIW | Rdl,K | Subtract Immediate from Word | Rdh:Rdl ← Rdh:Rdl - K | Z,C,N,V,S | 2 |
| AND | Rd, Rr | Logical AND Registers | Rd ← Rd • Rr | Z,N,V | 1 |
| ANDI | Rd, K | Logical AND Register and Constant | Rd ← Rd • K | Z,N,V | 1 |
| OR | Rd, Rr | Logical OR Registers | Rd ← Rd v Rr | Z,N,V | 1 |
| ORI | Rd, K | Logical OR Register and Constant | $Rd \leftarrow Rd v K$ | Z,N,V | 1 |
| EOR | Rd, Rr | Exclusive OR Registers | Rd ← Rd ⊕ Rr | Z,N,V | 1 |
| COM | Rd | One's Complement | Rd ← 0xFF – Rd | Z,C,N,V | 1 |
| NEG | Rd | Two's Complement | Rd ← 0x00 – Rd | Z,C,N,V,H | 1 |
| SBR | Rd,K | Set Bit(s) in Register | Rd ← Rd v K | Z,N,V | 1 |
| CBR | Rd,K | Clear Bit(s) in Register | $Rd \leftarrow Rd \bullet (0xFF - K)$ | Z,N,V | 1 |
| INC | Rd | Increment | Rd ← Rd + 1 | Z,N,V | 1 |
| DEC | Rd | Decrement | Rd ← Rd – 1 | Z,N,V | 1 |
| TST | Rd | Test for Zero or Minus | Rd ← Rd • Rd | Z,N,V | 1 |
| CLR | Rd | Clear Register | Rd ← Rd ⊕ Rd | Z,N,V | 1 |
| SER | Rd | Set Register | Rd ← 0xFF | None | 1 |
| MUL | Rd, Rr | Multiply Unsigned | R1:R0 ← Rd x Rr | Z,C | 2 |
| MULS | Rd, Rr | Multiply Signed | R1:R0 ← Rd x Rr | Z,C | 2 |
| MULSU | Rd, Rr | Multiply Signed with Unsigned | R1:R0 ← Rd x Rr | Z,C | 2 |
| FMUL | Rd, Rr | Fractional Multiply Unsigned | $R1:R0 \leftarrow (Rd \times Rr) << 1$ | Z,C | 2 |
| FMULS | Rd, Rr | Fractional Multiply Signed | $R1:R0 \leftarrow (Rd \times Rr) << 1$ | Z,C | 2 |
| FMULSU | Rd, Rr | Fractional Multiply Signed with Unsigned | R1:R0 ← (Rd x Rr) << 1 | Z,C | 2 |
| BRANCH INSTRUCT | | | | | 1 |
| RJMP | k | Relative Jump | PC ← PC + k + 1 | None | 2 |
| IJMP | | Indirect Jump to (Z) | PC ← Z | None | 2 |
| JMP ⁽¹⁾ | k | Direct Jump | PC ← k | None | 3 |
| RCALL | k | Relative Subroutine Call | PC ← PC + k + 1 | None | 3 |
| ICALL (1) | | Indirect Call to (Z) | PC ← Z | None | 3 |
| CALL ⁽¹⁾ | k | Direct Subroutine Call | PC ← k | None | 4 |
| RET | | Subroutine Return | PC ← STACK | None | 4 |
| RETI | D-I D- | Interrupt Return | PC ← STACK | None | 4 |
| CPSE | Rd,Rr | Compare, Skip if Equal | if (Rd = Rr) PC ← PC + 2 or 3 | None | 1/2/3 |
| CP | Rd,Rr | Compare | Rd – Rr Rd – Rr – C | Z, N,V,C,H | 1 |
| CPC | Rd,Rr | Compare with Carry | | Z, N,V,C,H | 1 |
| CPI SBRC | Rd,K Rr, b | Compare Register with Immediate | Rd – K if (Rr(b)=0) PC ← PC + 2 or 3 | Z, N,V,C,H | 1 |
| SBRS | | Skip if Bit in Register Cleared | 1 1 1 1 | None | 1/2/3 |
| SBIC | Rr, b P, b | Skip if Bit in Register is Set Skip if Bit in I/O Register Cleared | if $(Rr(b)=1) PC \leftarrow PC + 2 \text{ or } 3$ if $(P(b)=0) PC \leftarrow PC + 2 \text{ or } 3$ | None None | 1/2/3 |
| SBIS | P, b | Skip if Bit in I/O Register Cleared Skip if Bit in I/O Register is Set | if $(P(b)=0)$ PC \leftarrow PC + 2 or 3 if $(P(b)=1)$ PC \leftarrow PC + 2 or 3 | None | 1/2/3 |
| BRBS | s, k | Branch if Status Flag Set | if (SREG(s) = 1) then $PC \leftarrow PC + k + 1$ | None | 1/2/3 |
| BRBC | s, k | Branch if Status Flag Cleared | if (SREG(s) = 0) then PC←PC+k + 1 | None | 1/2 |
| BREQ | k k | Branch if Equal | if $(Z = 1)$ then $PC \leftarrow PC + k + 1$ | None | 1/2 |
| BRNE | k | Branch if Not Equal | if $(Z = 1)$ then $PC \leftarrow PC + k + 1$ if $(Z = 0)$ then $PC \leftarrow PC + k + 1$ | None | 1/2 |
| BRCS | k | Branch if Carry Set | if (C = 1) then PC \leftarrow PC + k + 1 | None | 1/2 |
| BRCC | k | Branch if Carry Cleared | if (C = 0) then $PC \leftarrow PC + k + 1$ | None | 1/2 |
| BRSH | k | Branch if Same or Higher | if (C = 0) then PC \leftarrow PC + k + 1 | None | 1/2 |
| BRLO | k | Branch if Lower | if (C = 1) then $PC \leftarrow PC + k + 1$ | None | 1/2 |
| BRMI | k | Branch if Minus | if (N = 1) then PC \leftarrow PC + k + 1 | None | 1/2 |
| ≥. um | k | Branch if Plus | if (N = 0) then PC ← PC + k + 1 | None | 1/2 |
| BBPL | k | Branch if Greater or Equal, Signed | if (N ⊕ V= 0) then PC ← PC + k + 1 | None | 1/2 |
| BRPL BRGE | | Branch if Less Than Zero, Signed | if (N ⊕ V= 1) then PC ← PC + k + 1 | None | 1/2 |
| BRGE | k | | 11 (14 ⊕ 4 = 1) (116111.0 ← FO+K+1 | INOTIE | |
| BRGE BRLT | k k | | if $(H = 1)$ then $PC \leftarrow PC + k + 1$ | None | 1/9 |
| BRGE BRLT BRHS | k | Branch if Half Carry Flag Set | if (H = 1) then PC ← PC + k + 1 | None | 1/2 |
| BRGE BRLT BRHS BRHC | k k | Branch if Half Carry Flag Set Branch if Half Carry Flag Cleared | if (H = 0) then PC ← PC + k + 1 | None | 1/2 |
| BRGE BRLT BRHS BRHC BRTS | k k k | Branch if Half Carry Flag Set Branch if Half Carry Flag Cleared Branch if T Flag Set | if (H = 0) then PC \leftarrow PC + k + 1 if (T = 1) then PC \leftarrow PC + k + 1 | None None | 1/2 1/2 |
| BRGE BRLT BRHS BRHC | k k | Branch if Half Carry Flag Set Branch if Half Carry Flag Cleared | if (H = 0) then PC ← PC + k + 1 | None | 1/2 |

| | Department of Comp | outer Engir |
|--------------------|--------------------|-------------|
| Mnemonics | Operands | |
| BRIE | k | Branch |
| BRID | k | Branch |
| DIT AND DIT TECT I | NETRUCTIONS | |

| Mnemonics | Operands | Description | Operation | Flags | #Clocks |
|------------------|--------------|---|---|---------|---------|
| BRIE | k | Branch if Interrupt Enabled | if (I = 1) then PC \leftarrow PC + k + 1 | None | 1/2 |
| BRID | k | Branch if Interrupt Disabled | if (I = 0) then PC ← PC + k + 1 | None | 1/2 |
| BIT AND BIT-TEST | INSTRUCTIONS | | | | |
| SBI | P,b | Set Bit in I/O Register | I/O(P,b) ← 1 | None | 2 |
| CBI | P,b | Clear Bit in I/O Register | I/O(P,b) ← 0 | None | 2 |
| LSL | Rd | Logical Shift Left | $Rd(n+1) \leftarrow Rd(n), Rd(0) \leftarrow 0$ | Z,C,N,V | 1 |
| LSR | Rd | Logical Shift Right | $Rd(n) \leftarrow Rd(n+1), Rd(7) \leftarrow 0$ | Z,C,N,V | 1 |
| ROL | Rd | Rotate Left Through Carry | $Rd(0)\leftarrow C,Rd(n+1)\leftarrow Rd(n),C\leftarrow Rd(7)$ | Z,C,N,V | 1 |
| ROR | Rd | Rotate Right Through Carry | $Rd(7)\leftarrow C,Rd(n)\leftarrow Rd(n+1),C\leftarrow Rd(0)$ | Z,C,N,V | 1 |
| ASR | Rd | Arithmetic Shift Right | $Rd(n) \leftarrow Rd(n+1), n=06$ | Z,C,N,V | 1 |
| SWAP | Rd | Swap Nibbles | Rd(30)←Rd(74),Rd(74)←Rd(30) | None | 1 |
| BSET | s | Flag Set | SREG(s) ← 1 | SREG(s) | 1 |
| BCLR | s | Flag Clear | SREG(s) ← 0 | SREG(s) | 1 |
| BST | Rr, b | Bit Store from Register to T | T ← Rr(b) | T | 1 |
| BLD | Rd, b | Bit load from T to Register | Rd(b) ← T | None | 1 |
| SEC | | Set Carry | C ← 1 | С | 1 |
| CLC | | Clear Carry | C ← 0 | С | 1 |
| SEN | | Set Negative Flag | N ← 1 | N N | 1 |
| CLN | | Clear Negative Flag | N ← 0 | N - | 1 |
| SEZ | - | Set Zero Flag | Z←1 | Z | 1 |
| CLZ SEI | | Clear Zero Flag Global Interrupt Enable | Z ← 0 I ← 1 | Z | 1 |
| CLI | | | 1←1 | 1 | |
| SES | | Global Interrupt Disable Set Signed Test Flag | S ← 1 | S | 1 |
| CLS | | Clear Signed Test Flag | \$←0 | S | 1 |
| SEV | | Set Twos Complement Overflow. | V ← 1 | V | 1 |
| CLV | | Clear Twos Complement Overflow | V ← 0 | V | 1 |
| SET | | Set T in SREG | T ← 1 | T | 1 |
| CLT | | Clear T in SREG | T←0 | Ť | 1 |
| SEH | | Set Half Carry Flag in SREG | H←1 | H | 1 |
| CLH | | Clear Half Carry Flag in SREG | H ← 0 | H | 1 |
| DATA TRANSFER I | NSTRUCTIONS | | 1 | | |
| MOV | Rd, Rr | Move Between Registers | Rd ← Rr | None | 1 |
| MOVW | Rd, Rr | Copy Register Word | Rd+1:Rd ← Rr+1:Rr | None | 1 |
| LDI | Rd, K | Load Immediate | Rd ← K | None | 1 |
| LD | Rd, X | Load Indirect | $Rd \leftarrow (X)$ | None | 2 |
| LD | Rd, X+ | Load Indirect and Post-Inc. | $Rd \leftarrow (X), X \leftarrow X + 1$ | None | 2 |
| LD | Rd, - X | Load Indirect and Pre-Dec. | $X \leftarrow X - 1$, $Rd \leftarrow (X)$ | None | 2 |
| LD | Rd, Y | Load Indirect | Rd ← (Y) | None | 2 |
| LD | Rd, Y+ | Load Indirect and Post-Inc. | $Rd \leftarrow (Y), Y \leftarrow Y + 1$ | None | 2 |
| LD | Rd, - Y | Load Indirect and Pre-Dec. | $Y \leftarrow Y - 1$, $Rd \leftarrow (Y)$ | None | 2 |
| LDD | Rd,Y+q | Load Indirect with Displacement | $Rd \leftarrow (Y + q)$ | None | 2 |
| LD | Rd, Z | Load Indirect | $Rd \leftarrow (Z)$ | None | 2 |
| LD | Rd, Z+ | Load Indirect and Post-Inc. | $Rd \leftarrow (Z), Z \leftarrow Z+1$ | None | 2 |
| LD | Rd, -Z | Load Indirect and Pre-Dec. | $Z \leftarrow Z - 1$, $Rd \leftarrow (Z)$ | None | 2 |
| LDD | Rd, Z+q | Load Indirect with Displacement | $Rd \leftarrow (Z + q)$ | None | 2 |
| LDS | Rd, k | Load Direct from SRAM | Rd ← (k) | None | 2 |
| ST | X, Rr | Store Indirect | $(X) \leftarrow Rr$ | None | 2 |
| ST | X+, Rr | Store Indirect and Post-Inc. | $(X) \leftarrow Rr, X \leftarrow X + 1$ | None | 2 |
| ST | - X, Rr | Store Indirect and Pre-Dec. | $X \leftarrow X - 1, (X) \leftarrow Rr$ | None | 2 |
| ST | Y, Rr | Store Indirect | (Y) ← Rr | None | 2 |
| ST | Y+, Rr | Store Indirect and Post-Inc. | $(Y) \leftarrow Rr, Y \leftarrow Y + 1$ | None | 2 |
| ST | - Y, Rr | Store Indirect and Pre-Dec. | $Y \leftarrow Y - 1, (Y) \leftarrow Rr$ | None | 2 |
| STD | Y+q,Rr | Store Indirect with Displacement | (Y + q) ← Rr | None | 2 |
| ST | Z, Rr | Store Indirect | (Z) ← Rr | None | 2 |
| ST | Z+, Rr | Store Indirect and Post-Inc. | $(Z) \leftarrow Rr, Z \leftarrow Z + 1$ | None | 2 |
| ST | -Z, Rr | Store Indirect and Pre-Dec. | $Z \leftarrow Z - 1$, $(Z) \leftarrow Rr$ | None | 2 |
| STD | Z+q,Rr | Store Indirect with Displacement | $(Z + q) \leftarrow Rr$ | None | 2 |
| STS | k, Rr | Store Direct to SRAM | (k) ← Rr | None | 2 |
| LPM | | Load Program Memory | R0 ← (Z) | None | 3 |
| LPM | Rd, Z | Load Program Memory | $Rd \leftarrow (Z)$ | None | 3 |
| LPM | Rd, Z+ | Load Program Memory and Post-Inc | $Rd \leftarrow (Z), Z \leftarrow Z+1$ | None | 3 |
| SPM | | Store Program Memory | (Z) ← R1:R0 | None | - |
| IN | Rd, P | In Port | $Rd \leftarrow P$ | None | 1 |
| OUT | P, Rr | Out Port | P ← Rr | None | 1 |
| | Rr | Push Register on Stack | STACK ← Rr | None | 2 |

By Panyayot Chaikan Page 7 of 13 Lab3 HW 2 2553

1.3 แนะนำซอฟต์แวร์ AVRStudio

โปรแกรม AVRStudio เป็นซอฟต์แวร์ที่พัฒนาโดย ATMEL ซึ่งแจกจ่ายให้ใช้งานได้ฟรี ซึ่งใช้ เป็นสภาพแวดล้อมในการพัฒนาโปรแกรมด้วยภาษาแอสเซมบลี้หรือภาษาซีก็ได้ ในแลบนี้จะยกตัวอย่างการ ใช้ซอฟต์แวร์ AVRStudio ในการพัฒนาโปรแกรมภาษาแอสเซมบลี้

เรียกใช้งานโปรแกรมจาก Start menu->All Programs->ATmel AVR Tools->AVR Studio 4



โปรแกรมจะแสดงหน้าต่าง คังรูป ให้เลือกกดปุ่ม New Project



เลือกสร้างโปรเจกต์ด้วยภาษาแอสเซมบลี้ ดังรูป โดยป้อนชื่อโปรเจกต์ลงไป




By Panyayot Chaikan


Page 8 of 13


Lab3 HW 2 2553

เลือกซีพียูรุ่น ATmega328P และสภาพแวคล้อม AVR Simulator2 จากนั้นกคปุ่ม Finish



จะขึ้นสภาพแวคล้อมการพัฒนาโปรแกรมดังรูป








1.4 แนะนำซอฟต์แวร์ชุด Proteus

เป็นซอฟต์แวร์สำหรับจำลองการทำงานของวงจรไฟฟ้า ซึ่งสามารถจำลองการทำงานของวงจรได้ ตั้งแต่วงจรอนาลอก วงจรดิจิตอลตลอดจนถึงไมโครโพรเซสเซอร์และไมโครคอนโทรลเลอร์ โดยผู้ทดลอง สามารถนำไฟล์นามสกุล .HEX ซึ่งได้จากการแอสเซมเบลอร์โปรแกรมที่เขียนขึ้นด้วยภาษาแอสเซมบลี้มา ทำการจำลองบนสภาพแวดล้อมการเชื่อมต่อไมโครคอนโทรลเลอร์กับอุปกรณ์ภายนอกเสมือนจริงได้ ตัวชุด โปรแกรม Proteus ประกอบไปด้วยซอฟต์แวร์ย่อยหลายตัว ในแลบนี้จะใช้โปรแกรมย่อยชื่อ ISIS ในการ จำลองการทำงานของไมโครคอนโทรลเลอร์ AVR




รูปที่ 1.6 โปรแกรม ISIS 7.0 สำหรับจำลองการทำงานของไมโครคอนโทรลเลอร์

1.5 การทดลอง

1.5.1 การออกแบบวงจรอ่านค่าจากสวิทช์และแสคงผลออกทาง 7-segment LED

ให้นักศึกษาเปิดโปรแกรม ISIS คลิกเลือก New Design เลือกขนาดของกระดาษเป็น Landscape A4 ทำการวาดวงจรเพื่อทำการอ่านค่าจากสวิทช์ดังรูปที่ 1.7 กดปุ่ม 🗗 จากนั้นดับเบิลคลิกที่ เพื่อเลือกใช้อุปกรณ์จากใลบรารีต่อไปนี้

| Category | Sub-Category | Device | คำอธิบาย |
|--------------------|--------------------|---------------|------------------------------|
| Microprocessor ICs | AVR Family | ATMEGA328P | ใมโครคอนโทรลเลอร์ AVR |
| Optoelectronics | 7-Segment Displays | 7-SEG-COM-CAT | ชนิด Common Cathode |
| Switches & Relays | Switches | DIPSW-4 | Dip Switch 4 ตัวใน 1 package |
| Resistors | Generic | RES | ตัวต้านทาน |



รูปที่ 1.7 วงจรอ่านค่าจากสวิทช์แสคงผลทาง 7-segment LED

| รายการ | ลายเซ็น | วัน-เคือน-ปี |
|---|---------|--------------|
| #checkpoint1 วาควงจรคังรูปที่ 1.7 โดยใช้โปรแกรม ISIS7.0 | | |

1.5.2 <u>การเขียนโปรแกรมภาษาแอสเซมบลี้เพื่ออ่านค่าจากสวิทช์แสดงผลทาง 7-segment LED</u>

เขียนโปรแกรมภาษาแอสเซมบลี้เพื่อใช้ควบคุมไมโครคอนโทรลเลอร์ของวงจรในรูปที่ 1.7 โดยตัว โปรแกรมแสดงให้เห็นในรูปที่ 1.8 การทำงานของตัวโปรแกรม จะทำการอ่านค่าจากดิปสวิทช์ขนาด 4 บิต เข้ามาทางพอร์ต C บิตที่ 0-3 และทำการแปลงค่าไบนารีที่ได้ ซึ่งมีค่า 0-15 ไปแสดงผลทางแอลอีดี 7 เซกเมนต์ ค่า 0-F ให้นักศึกษาเขียนโปรแกรมภาษาแอสเซมบลี้ด้วย AVR Studio จากนั้นใช้คำสั่ง Build เพื่อ แปลงภาษาแอสเซมบลี้ให้เป็นภาษาเครื่องของ AVR ซึ่งจะได้ไฟล์เอาต์พุตนามสกุล .HEX




```
.INCLUDE "m328Pdef.inc"
.EQU
         ALL_PIN_OUT = 0xff
.EQU
         ALL_PIN_IN = 0x00
.DEF
         VAR_A = r16
               = r17
.DEF
         TMP
; code segment
.CSEG
.ORG 0x0000
                   1di
                            VAR_A,ALL_PIN_OUT
                   out
                           DDRB,VAR_A
                                                         ;set port B as output
                   ldi
                            VAR_A,ALL_PIN_IN
                                                         ;set PORT C as input
                   out
                            DDRC,VAR_A
                                                         ;TMP <= 0
                            TMP,0x00
MAIN:
                   ;---read 4 switches from portC(lower4bits) and keep in VAR_A
                            VAR_A,PINC
                                                        ;4 switches are connected to bit 0-3
                   in
                            VAR_A,0x0F
                   andi
                                                         ;upper 4 bits are ignored
                   ;---look the table up
                            ZL.low(TB_7SEGMENT*2) ;load Z register low
ZH.high(TB_7SEGMENT*2) ;load Z register high
                   ldi
                   ldi
                   add
                            ZL,VAR_A
                            ZH,TMP
                                                         ; Z \le Z + VAR A
                   adc.
                                                         ;R0 <- [Z]
                   1pm
                            r0
                   com
                            PORTB,r0
                   out
                            MAIN
                   rjmp
; Table for 7-segment display
                          hgfedcba
                                        hgfedcba
                  .DB 0b00111111, 0b00000110 .DB 0b01011011, 0b01001111
TB 7SEGMENT:
                                                        ;0 and 1
                                                                            --a--
                                                         ;2 and 3
                                                                           f b
                   .DB 0b01100110, 0b01101101
                                                         ;4 and 5
                                                                            --g--
                   .DB Ob01111101, Ob00000111
.DB Ob01111111, Ob01101111
                                                         ;6 and 7
                                                                                 C
                                                                            --d--
                                                         ;8 and 9
                   .DB 0b01110111, 0b01111100
.DB 0b00111001, 0b01011110
.DB 0b01111001, 0b01110001
                                                         ;A and B
                                                         ;C and D
                                                         ;E and F
; data segment
.DSEG
; EEPROM segment
.ESEG
```

รูปที่ 1.8 โปรแกรมภาษาแอสเซมบลี้สำหรับอ่านค่าจากสวิทช์แสดงผลทาง 7-segment LED

ในการใช้ซอฟต์แวร์ ISIS ทำการจำลองการทำงานของโปรแกรมภาษาแอสเซมบลี้ที่เขียนขึ้นนั้น สามารถทำได้โดยกลิกขวาที่ตัวไมโครคอนโทรลเลอร์ เลือก popup menu ชื่อ Edit Properties จะขึ้น ไดอะลอกบอกซ์ดังรูปที่ 1.9 ซึ่งผู้ทดลองต้องระบุชื่อไฟล์นามสกุล .HEX ที่ไมโครคอนโทรลเลอร์จะต้องโหลดขึ้นมาจำลองการทำงาน และให้สั่งทำการดิสเอเบิลการรีเซ็ทซีพียูจากภายนอกด้วย จากนั้นกดปุ่ม 🕩 เพื่อเริ่มจำลองการทำงานของซีพียู





รูปที่ 1.8 การเซ็ทค่าควบคุมใมโครคอนโทรลเลอร์ในโปรแกรม ISIS

| ราชการ | ลายเซ็น | วัน-เดือน-ปี |
|--|---------|--------------|
| #checkpoint2 ทดสอบจำลองการทำงานของโปรแกรมภาษาแอสเซมบลี้กับ | | |
| โปรแกรม ISIS7.0 | | |

1.5.3 <u>โจทย์ปัญหาการออกแบบวงจรและเขียนโปรแกรมภาษาแอสเซมบลี้</u>

จงออกแบบวงจรไมโครคอนโทรถเลอร์ AVR สำหรับอ่านค่าจากคิปสวิทช์ 4 ตัว และแสคงผลค่าตัว เลขที่อ่านจากสวิทช์ออกสู่แอลอีดี 7 เซกเมนต์ 2 หลัก โดยกำหนดให้ค่า 4 บิตที่อ่านจากสวิทช์เป็นตัวเลข จำนวนเต็มแบบมีเครื่องหมาย โดยการทำงานของโปรแกรมจะแสดงผลตามตารางที่ 1.1

ตารางที่ 1.1 การแสดงผลของแอลอีดีเมื่อมีอินพุตสภาวะต่างๆ

| อินพุตที่อ่านจากสวิทช์ | ค่าที่แสดงผลบนแอลอีดี |
|------------------------|------------------------|
| ยนพุทพยานง เกล งพช | 7 เซกเมนต์จำนวน 2 หลัก |
| 0000 | |
| 0001 | |
| 0010 | |
| 0011 | 8 |
| 0100 | |
| 0101 | |
| 0110 | 8 |
| 0111 | |
| 1000 | 8 |
| 1001 | |
| 1010 | 88 |
| 1011 | |
| 1100 | |
| 1101 | |
| 1110 | |
| 1111 | |

| รายการ | ลายเซ็น | วัน-เดือน-ปี |
|---|---------|--------------|
| #checkpoint3 วงจรที่ออกแบบโคย ISIS7.0 | | |
| #checkpoint4 ทดสอบโปรแกรมภาษาแอสเซมบลี้กับวงจรที่ออกแบบด้วย | | |
| โปรแกรม ISIS7.0 | | |
