
本题得分			
	 8)	分) 填空和选择填空 (每空	1分)


- 1.函数式 F(A,B,C,D) A D B C 写成最大项之积的形式为 M ₁ · M 。
- 2.函数式 F(A,B,C) m(3,5,6,7) 化成最简与或式为 BQ-AQ-CB 。
- 3.在下列门电路中,输出端不可以并联使用的是 D 。
- A.集电极开路门 B. . 三态门
- C.CMOS传输门 D.具有推挽式输出结构的 TTL门电路
- 5. 电路如图 1 所示, G 为 TTL 三态门, G 为 TTL 与非门, C=1。若 B 端悬空,则万用表的读数近似为 $1.4\ V$;若 B 端改接至 0.3V,则万用表的读数近似为 $0.3\ V$ 。



- 6.逐次逼近型 A/D 转换器属 ___直接型____(直接型,间接型) A/D 转换器。
- 7. 需要 8 片 1K×4bit 的 RAM存储器才能扩展成 4K×8bit 的存储器。

本题得分

- 二、(8分)图2所示电路由同步十六进制计数器 74LS161、四位加法器 74LS283和与非门组成, C为来自低位的进位信号,回答下面问题:
- 1.74LS161和与非门构成多少进制计数器?
 - 2. 按着 QQQA的顺序, 74LS161 输出是什么编码?
 - 3. 若要求从 S₄S₃S₂S₁输出为 BCD8421码,则 B₄B₃B₂B₁及 C₀应如何连接?



解:

1.10进制 (0011 1100)

2. 余三码


3. B₄B₃B₂B₁及 C₀ 接 1101 和 0 或 1100 和 1

本题得分

三、(6 分)由一片 8 位二进制加法计数器和一片 8 位 D/A 转换器构成的电路如图 设 CP的频率为 1kHz;计数器为异步清零方式; D/A 转换器的最大输出电压为 5.1V。回 答下面问题:

3 所示。

- 1. 计数器是多少进制计数器?
- 2. 计算输出信号 Y的最大输出电压值和周期。



解:

1.196 进制

2.
$$U_{om} = \frac{5.1V}{255} = 195 = 3.9V$$

T 196ms

本题得分

四、 $(6\ f)$ 用 ROM实现 Z X^2Y 的计算,其中 X、Y均为两位二进制数, Z为多位二进制数,列出真值表,完成图 4 中阵列图的绘制。





图 4


解:


X 1	Χo	Y 1	Y 0	Z ₄	Z 3	Z 2	Z ₁	Zo
0	0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	0	0
0	0	1	0	0	0	0	0	0
0	0	1	1	0	0	0	0	0
0	1	0	0	0	0	0	0	0
0	1	0	1	0	0	0	0	1
0	1	1	0	0	0	0	1	0
0	1	1	1	0	0	0	1	1
1	0	0	0	0	0	0	0	0
1	0	0	1	0	0	1	0	0
1	0	1	0	0	1	0	0	0
1	0	1	1	0	1	1	0	0
1	1	0	0	0	0	0	0	0
1	1	0	1	0	1	0	0	1
1	1	1	0	1	0	0	1	0
1_	1	1	1	1	1	0	1	1



本题得分

五、(4 分) 用图 5中的 74LS138 译码器作地址译码器,地址信号为 $A \sim A_0$, $A \sim A_0$,A







本题得分

六、(14分) 电路如图 6所示, 电容 C=0.0022 μ F。试求:

- 1.如果想使 555 定时器输出频率为 50kHz,占空比为 60%的矩形波,则电阻 R₄和 Rè的电阻值分别为多大?
- 2. 说明 Q₁对 CP几分频?
- 3. 初始时 Q_1Q_0 00 , 画出在 CP作用下 Y_D 、 Y_C 、 Y_B 、 Y_A 的波形;根据波形,说明该电路的功能?



- 1.列真值表,分别写出 Yi和 Yi的逻辑表达式,并指出约束条件是什么?
- 2. 试用两片 8选 1数据选择器 74LS151和必要的非门实现该电路。



本题得分

八、(12分)阅读程序,并回答下列问题。

1. 根据下面一段 Verilog HDL 语言的描述,说明所描述电路的逻辑功能。

```
module digl(W,Y,z);
    input [3:0] W;
    output reg [1:0] Y;
    output reg z;

always @(W)
    begin
    z=1;
    casex(W)
    4'b1xxx: Y=3;
    4'b01xx: Y=2;
    4'b001x: Y=1;
    4'b0001: Y=0;
    default: begin
    z=0;
```

```
Y=2'bx;
end
endcase
end
end
end
```

2.根据下面一段 Verilog HDL语言的描述,说明所描述电路的逻辑功能,并画出相应的逻辑电路图。

```
module dig2(q2,d,clk);
input clk,d;
output q2;
reg q2,q1,q0;
always @(posedge clk)
begin
q2<=q1;
q1<=q0;
q0<=d;
end
endmodule
```

3. 在题 2 电路的基础上,添加适当的逻辑门,设计一个序列脉冲发生器,使之在 clk 信号作用下,在 q_2 端循环地产生 01011100 这样一组 8 位序列脉冲,要求给出设计过程,并画出该序列脉冲发生器 完整的逻辑电路图。

(注:专业文档是经验性极强的领域,无法思考和涵盖全面,素材和资料部分来自网络,供参考。可复制、编制,期待你的好评与关注)

注意行,