# Laboratório 2 Comparações, Opcodes, Pseudoinstruções

## Comparações

Além do comando bne, podemos usar o seu inverso, beq (branch if equal). Outros saltos condicionais no assembly MIPS puro fazem comparação com zero (exemplo: bgtz \$reg, destino - branch if greater than zero, salta se maior do que zero).

Para fazer comparações entre dois valores, somos obrigados a utilizar slt \$regD, \$reg1, \$reg2 (set if less than) e slti \$regD, \$reg1, constante (set if less than immediate). Essa instrução atribui 1 a regD caso reg1<reg2 (reg1<constante) ou 0 caso contrário.

A razão para isso é que uma operação como bgt \$reg1,\$reg2,destino (branch if greater than) iria ser relativamente lenta, possivelmente reduzindo o clock máximo atingível pelo processador; é preferível ter duas instruções rápidas ao invés disso.

Para a conveniência do programador, há um conjunto de operações estendidas no MARS que inclui operações não nativas como bgt, blt e outras; são as pseudoinstruções.

				bly MIPS, faça um programa que classifica \$s1 e \$s2 as por \$s3 ao final, de acordo com o seguinte:					
	<b>\$s1</b>	<b>\$</b> s2	<b>\$</b> s3	<b>\$</b> s1	<b>\$</b> s2	\$s3			
•		\$s2>32	1		\$s2>32	4			
	\$s1>=0	\$s2==32	2	\$s1<0	\$s2==32	5			
		\$s2<32	3		\$s2<32	6			

Para saber quais são as operações nativas, consulte o Help do MARS (aba MIPS – Basic Instructions).

Nota: o MARS às vezes ajuda em excesso. Ele aceita "pseudoinstruções" tais como add \$\$7,\$\$7,3, que a rigor está *errada*, pois não se pode usar add com uma constante; neste caso, deve-se usar addi, obtendo addi \$\$7,\$\$7,3.

# Código de Máquina

O montador traduz a linguagem *assembly* para o chamado código de máquina, que é uma sequência de comandos em binário que o processador compreende. Cada instrução é associada a um número, e cada processador possui seu conjunto de instruções possíveis e regras de formação.

Exemplo: a instrução add \$s0,\$s1,\$s2 corresponde ao número hexadecimal de 32 bits 0x02328020 (a notação 0x para hexadecimal vem da linguagem C).

O MIPS possui apenas três formatos: R (register), I (immediate) e J (jump). As instruções possuem sempre 32 bits e os campos são regulares.

# Regras de Codificação

O formato R dita a codificação das instruções que fazem operações exclusivamente entre registradores. Abaixo, os números entre parênteses indicam a quantidade de bits dos campos.

Formato R	000000 (6)	rs (5)	rt (5)	rd (5)	sa (5)	function (6)

O campo sa ou shamt significa shift amount e é usado para instruções de deslocamento de bits, que não serão vistas. O campo function ou funct definirá a operação específica. Os seis zeros iniciais são o campo opcode (operation code) e indicam se tratar de uma instrução tipo R.

Exemplo: a instrução sub \$t6, \$s5, \$t9 faz t6+s5-t9, e é codificada como 0x02B97022:

000000	10101	11001	01110	00000	100010
000000	TOTOT	11001	01110	00000	100010

Para entender o mecanismo, consultamos a tabela ao final da folha: sub tem function  $100010_2$ , \$t6 (rd) é \$14 (01110<sub>2</sub>), \$s5 (rs) é \$21 (10101<sub>2</sub>) e \$t9 (rt) é \$25 (11001<sub>2</sub>). Atenção para a ordem inversa do rd!

O formato J é usado apenas para as instruções de salto j (jump), que realiza um salto incondicional para o label especificado, e a jal (chamada de funções), e será visto depois.

O formato I é para instruções que incluem uma constante de 16 bits, dita *imediata* (pois está embutida na instrução), compreendendo *addi, branches* e instruções de memória.

Formato I	opcode (6)	rs (5)	rt (5)	constante imediata (16)
-----------	------------	--------	--------	----------------------------

Como exemplo, a instrução addi \$s1,\$zero,0x45 vai gerar o código de máquina 0x20110045, sendo rs=\$zero e rt=\$s1. A codificação dos *branches* será vista depois.

Faça manualmente a codificação das seguintes instruções para o opcode hexadecimal respectivo, consultando a tabela ao final do arquivo:

- add \$t3,\$0,\$s7
- addi \$s1,\$s1,1
- sub \$t6,\$t5,\$t4

Dê as instruções executadas pelo processador MIPS ao encontrar os seguintes opcodes, novamente consultando a tabela.

- 0x02564020
- 0x20C70057
- 0x36700010

## **Pseudoinstruções**

Para nossa conveniência, o montador reconhece extensões simples da linguagem assembly e as traduz para o conjunto básico. Abaixo estão listadas algumas delas, sendo *cte* uma constante:

Pseudoinstrução	Significado	Pseudoinstrução	Significado		
li \$reg,cte	addi \$reg,\$zero,cte	bgt \$reg,cte,label	addi \$at,\$zero,cte		
move \$reg1,\$reg2	add \$reg1,\$zero,\$reg2		slt \$at,\$at,\$reg bne \$at,\$zero,label		
beq \$reg,cte,label	addi \$at,\$zero,cte beq \$reg,\$at,label	mulo \$reg1,\$reg2,\$reg3	mult \$reg2,\$reg3 mflo \$reg1 [+5 instruções para estouro]		

Para executar algumas pseudoinstruções, o montador precisa de um registrador auxiliar de seu uso exclusivo, o \$at, que não deve ser usado explicitamente pelo programador.

#### Acesso à Memória

A instrução lw \$reg1, cte (\$reg2) (load word) irá ler 32 bits do endereço de memória dado por \$reg2+cte e vai armazenar esse valor em \$reg1. A instrução sw \$reg1, cte (\$reg2) (store word) irá escrever o valor de \$reg1 no endereço de memória dado por \$reg2+cte.

Exemplos: 1w \$\$4,0x400 (\$zero)\$ carrega para \$\$4 o valor presente no endereço 0x400; <math>\$\$x \$\$t2,8 (\$s2)\$ armazena o valor de \$\$t2 no endereço 8+\$\$s2.

Deve-se utilizar a área de memória convencionada para RAM. No MARS, podemos usar acima do endereço 0x1000~0000. Note que a constante cte tem apenas 16 bits (!), ou seja:  $n\tilde{a}o$  temos uma instrução nativa como sw \$t6,0x12345678(\$zero).

**Importante:** cada endereço de memória armazena 8 bits (1 byte), o que é uma convenção quase universal. Portanto, cada dado de 32 bits ocupa 4 endereços de memória.

### **Exercícios**

Construa e teste programas que acessam a memória, colocando números para teste através da janela *Data Segment* (a do meio) na tela de *debug* do MARS. Lembre de usar a memória acima do endereço 0x10010000, que é o padrão da janela.

- 1. Ordene 20 números inteiros.
- 2. Transfira 400 words de 32 bits a partir do endereço 0x1001 0100 para a região de memória iniciada em 0x1001 1100.
- 3. Idem, mas invertendo a ordem dos dados no destino.
- 4. Calcule a soma de todos os dados entre 0x1000 0000 e 0x1000 FFFC (inclusive).
- 5. Armazene uma sequência crescente de 1000 valores na memória a partir do endereço 0x1001 1234.

### **Exercícios Extras**

- 1. Uma das inovações da arquitetura ARM foi criar dois conjuntos de instrução para o mesmo processador: o ARM (32 bits) e o Thumb (16 bits), de forma que o programa pode chavear entre eles conforme a necessidade. Qual a razão desta inovação? Imagine vantagens e desvantagens trazidas por isso.
  - Note-se que algumas versões modernas do MIPS também adotam isso (MIPS16e).
- 2. Tanto os processadores x86 quanto os ARM ou MIPS possuem um *set* básico de instruções, codificadas de forma sempre igual e definindo uma família de processadores, na qual cada componente pode possuir extensões particulares.
  - Já no caso do microcontrolador PIC, a fabricante Microchip decidiu que alguns processadores da mesma família não teriam código binário compatível ente si (ou seja: um código muito simples no processador mais básico não funciona no mais poderoso).
  - Discorra sobre as causas e efeitos destes dois comportamentos contrastantes
- 3. Dê os valores em hexadecimal para o seguinte programa em assembly MIPS.

```
addi $s0,$zero,1234
add $s0,$s0,$s0
sw $s0,0($t0)
```

4. Dados os seguintes valores de memória, dê as instruções assembly MIPS equivalentes.

```
0x02538820
0x02538822
0x8E510100
0x0C000E1A
```

Observação: o opcode da instrução lw é 0x23, e não 0/0x23 como está no livro nacional.

5. Converta a seguinte *equação booleana* para um programa assembly MIPS (a barra é inversão da variável booleana):

```
s0 = (s1 + s2.s3).s4 + /(s2./s3 + s2./s4 + /s4./s3)
```

- 6. A arquitetura do conjunto de instruções (ISA) Intel, desde o princípio, possui instruções de tamanhos diferentes entre si, com múltiplos formatos possíveis. O tamanho de uma instrução pode variar de 1 a 17 bytes (!)
  - Cite vantagens e desvantagens em relação a uma ISA mais regular como a do MIPS, onde todas as instruções têm 4 bytes e há apenas três formatos.
- 7. Arquiteturas antigas de microprocessadores (ditas CISC) tipicamente possuíam instruções que agiam especificamente sobre determinado registrador, usualmente o chamado acumulador. Por exemplo, no 8051 a instrução de soma é ADD A, op, obrigatoriamente somando op com o registrador A. Isso contrasta com as arquiteturas modernas (RISC), que

possuem um **conjunto ortogonal** de instruções, ou seja, uma instrução pode ser executada com qualquer registrador disponível.

Assim, instruções CISC comuns são NEG \$reg (inverte o sinal do número inteiro), INC \$reg (incrementa \$reg, é o ++ do C) e DEC \$reg (decrementa \$reg, é o -- do C). Essas instruções seriam úteis no MIPS? Elas eram úteis nos CISC? Argumente.

- Saiba que uma das razões de haverem os operadores especiais ++ e -- era justamente para indicar ao compilador que INC e DEC deveriam ser usados em lugar de ADDI.
- 8. Outra característica das arquiteturas RISC modernas é que elas tipicamente são denominadas *arquiteturas load/store*, porque o acesso à memória é feito exclusivamente por instruções especiais, que carregam ou gravam dados nela, como *lw* e *sw*.
  - Nas arquiteturas CISC, usualmente o acesso pode ser feito por diversos tipos diferentes de instrução. Por exemplo, no 80386 podemos ter uma instrução ADD AX,ES:[BX+DI+0x4000] que vai ler o dado do endereço ES\*16+BX+DI+0x4000, somá-lo ao valor do acumulador AX e armazenar o resultado no próprio AX.

Faça uma comparação entre as consequências de se escolher um ou outro tipo de arquitetura.

### Tabela Parcial para Construção de Opcodes MIPS

Convenções de Registradores \$0 \$zero	Opcode	Opcodes - Formato I			Valores do campo function para instruções formato R			
\$1 \$at \$2 - \$3 \$v0 - \$v1 \$4 - \$7 \$a0 - \$a3 \$8 - \$15 \$t0 - \$t7 \$16 - \$23 \$s0 - \$s7 \$24 - \$25 \$t8 - \$t9 \$26 - \$27 \$k0 - \$k1 \$28 - \$29 \$gp - \$sp \$30 - \$31 \$fp - \$ra	Instruction addition and and and be a bne lui lw ori sw	rt, rs, immediate rt, rs, immediate rs,rt,label rs, rt, label rt,immediate rt, immediate rt, immediate(rs) rt,rs,immediate rt, immediate(rs)	Opcode 001000 001100 000100 000101 001111 100011 001101 101011	Instruct add addu and div jr sub syscall	rd, rs, rt rd, rs, rt rd, rs, rt rs, rt rs, rt rs rd, rs, rt	000000 000000 000000 000000	Function 100000 100001 100100 011010 001000 100010 001100	