Arquitetura de computadores Especificação dos Microprocessadores

Gustavo Ramos Perira

Tomás Abril

Departamento Acadêmico de Eletrônica, Universidade Tecnológica Federal do Paraná (UTFPR)

1 Estrutura e nome dos registradores

O MSP430 apresenta 16 registradores de 16 bits.

1.1 R0 (PC) - Program couter

- Aponta para a próxima instrção a ser buscada.
- como as instruções são sempre pares o bits menos significativo é 0.

1.2 R1(SP) - Stack Poiter

- Guarda o endereço de retorno de rotinas ou interrução da pilha.
- Pode ser incrementado ou decrementado automaticamente com cada acesso à pilha

1.3 R2 (SR/CG1) - Status Register

- O estado do processador MSP430 é definido por um conjunto de bits contidos no registrador R2
- Esse registrador pode ser acessado apenas por meio do modo de enderaçamento por registrador. Todos os outros modos de endereçamento são reservados para suportar o gerador de contantes.
- O registrador de estados é reservado para seleção de clock, interrupção de enable/disable e resultado dos resultados de uma instrução.
- Também é usado como gerador de constantes.

A figura 1.3 descreve o registrador R2.




Figura 1: Registrador R2

1.4 R3(CG2) - Constant Generatos

Seis contantes frequêntemente usadas em programação podem ser geradas usando os registradores R2 e R3.

1.5 R4-R15: Registradores de uso geral

Podem ser usados como registradores de dados, ponteiros de dados ou indices.

2 Instruções originais do processador a implementar

O formato das instruções é formado pelos seguintes campos:

- scr: endereço do operador de origem.
- $\bullet\,$ dst: endereço do operador de destine.
- As: bits de endereçamento usados para definir o modo de endereçamento usados pelo operador de origem.
- S-Reg: registrador usado pelo operador de origem.
- Ad: bits de endereçamento usados para definir o modo de endereçamento usado pelo operador de destino.
- D-Reg: registrador usado pelo operador de destino.
- b/w: bit de definição de acesso por palavra ou byte.

Os formatos das instruções são mostrados na figura 2

• Format I: Instructions with two operands:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
	Op-	code		S-reg				Ad	b/w	As		D-reg				

• Format II: Instruction with one operand:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Op-code										A	d		D/S	-reg	

• Format II: Jump instructions:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
	Op-code		Condition				10-bit, 2's complement PC offset									

Figura 2: Formato das instruções do MPS430

2.1 Cópia de valor entre registradores

 $\begin{array}{c} MOV \ src, dst \\ src -> \ dst \end{array}$

2.2 Soma de dois valores

 $\begin{array}{c} \text{ADD src,dst} \\ \text{src+dst -> dst} \end{array}$

2.3 Subtração de dois valores

 $\begin{array}{c} {\rm SUB~src,dst} \\ {\rm dst+.not.src+1} \rightarrow {\rm dst} \end{array}$

2.4 Desvio incondicional

JMP Label jump to label unconditionally

2.5 Carga de constante

 $\begin{array}{c} \mathrm{ADDC\ src,dst} \\ \mathrm{src+dst+C} \rightarrow \mathrm{dst} \end{array}$

3 Mais informações

Guia de usuario MSP430x2xx Family http://www.ti.com/lit/ug/slau144j/slau144j.pdf

University of Texas at el Paso:

 $http://www.ece.utep.edu/courses/web3376/Notes_files/ee3376-isa.pdf$