Последовательный канал информационного обмена по стандарту MIL-STD-1553

(FOCT 26765.52-87, FOCT P. 52070-2003)

Лабораторная работа №406

Стандарт MIL-STD-1553, изначально разрабатывался по заказу МО США для использования в военной бортовой авионике. Впервые опубликован в США как стандарт ВВС в 1973 году, применён на истребителе F-16. Принят в качестве стандарта НАТО — STANAG 3838 AVS. Позднее спектр его применения существенно расширился, стандарт стал применяться и в гражданских системах.

Данные передаются по витой проводной паре последовательно словами по 16 бит. Длительность каждого слова 20 мкс и состоит из 20 тактов по 1 мкс. В первые три такта передаются 2 импульса синхронизации с длительностью 1.5 мкс каждый. Затем в течение 16 тактов передаются 16 бит данных (D[15:0] - старшими битами вперед) и на последнем 20-м такте передается бит контроля четности (дополнение до нечетности числа единиц в слове). Полярность импульсов синхронизации определяется назначением слова. Например, в командном слове (CW) и в ответном слове (RW) первый импульс синхронизации положительный, а в слове данных (DW) — отрицательный. В качестве кода передачи используется биполярный фазоманипулированный код (Манчестер II). Биты данных передаются не потенциально, а перепадом напряжения в центре такта. Перепад напряжения от "+" к "-" () соответствует единице, а перепад от "-" к "+" () соответствует нулю. Размах напряжения на линии может быть в интервале от 1.4 В до 20 В. Пример временных диаграмм слов приведен на рис. 1.




Рис.1 Пример временных диаграмм контрольного слова и слова данных стандарта MIL-1553

Код Манчестер II является самосинхронизирующимся, т.е. он передает не только данные, но и эталон времени передатчика. В середине каждого такта данных обязательно имеется перепад напряжения, по которому можно принимать данные и синхронизировать эталон времени приёмника.

Слова данных передаются без промежутка ("впритык") к командному слову или ответному слову так и между собой.

На первом этапе выполнения в данной работе в системе проектирования цифровых устройств на ПЛИС моделируется работа модуля MIL_TXD логических сигналов ТХР и

TXN контрольного слова (рис.2) и слова данных (рис.3). TXP соответствует положительным импульсам, а TXN – отрицательным импульсам линии связи.

На втором этапе выполнения на основе предложенных алгоритмов, временных диаграмм и структурных схем дается задание на проектирование и отладку модуля MIL_RXD приемника сигналов TXP и TXN.

На этапе сдачи работы для макета NEXYS2 составляется схема, в состав которой входят отлаженные модули, и проверяется их работа.






Рис. 3 Логические сигналы передатчика слова данных

1.1 Схема модуля передатчика MIL-1553

```
module MIL_TXD (
  input clk,
                  output wire TXP,
                                     // "Положительные" импульсы
                                     // "Отрицательные" импульсы
  input[15:0]dat,
                  output wire TXN,
  input txen,
                  output wire SY1,
                                     // Первый импульс синхронизации
                                     // Второй импульс синхронизации
                  output wire SY2,
                  output reg en_tx=0, // Разрешение передачи
                  output reg T_dat=0, // Интервал данных
                  output wire T_end, // Такт конца слова
                  output wire SDAT, // Последовательные данные
                  output reg FT cp=1, // Счетчик четности
                  output reg [4:0]cb_bit=0, //Счетчик бит слова
                  output wire ce_tact,
                  output reg CW_DW=1); /*CW_DW=1 - контр.слово, CW_DW=0 - слово
               данных*/
parameter TXvel = 1000000; // 1MHz
parameter Fclk = 50000000; // 50 MHz
reg [5:0]cb_tact =0;
                                           //Счетчик такта
reg ttxen=0, tttxen=0;
                                           //Задержаные на Тсе tact сигнал запуска
reg QM = 0;
                                           //Модулятор
assign ce_tact = (cb_tact==Fclk/TXvel);
                                           // Tce_tact=Tbit=1us
wire ce end = T end & ce tact;
                                           // Конец кадра
```

```
wire st = (ttxen & !tttxen) | (ce_end & txen); // Импульс старта передачи
reg [15:0]sr dat=0;
                                             // Регистр сдвига данных
wire st_Tdat = (cb_bit==2) & en_tx & ce_tact; // Импульс старта интервала данных
wire st18 = (cb \ bit = 18) \& en \ tx;
                                             //Конец интервала данных
assign T_{end} = (cb_{bit}=19) \& en_{tx};
                                            //Конец кадра, бит контроля четности
assign TXP = (en_tx & (( CW_DW & SY1) | //"Положительные" импульсы
             (!CW_DW & SY2)
             (T_dat & (sr_dat[15]^QM))
              (T_end \& (FT_cp^QM)))) ^ ((T_dat | T_end) \& ce_tact);
assign TXN = (en_tx & ((!CW_DW & SY1) | //"Отрицательные" импульсы
              (CW DW & SY2)
              (T dat & (sr dat[15]^!QM))
              (T_{end \& (FT_{cp}^{QM}))) ^{(T_{dat | T_{end} \& ce)};}
assign SDAT = sr_dat[15] \& T_dat;
                                         // Последовательные данные
always @ (posedge clk) begin
ttxen <= txen; tttxen <= ttxen;
                                         //Задержка на Tclk
cb_tact <= (ce_tact | st)? 1 : en_tx? cb_tact+1 : cb_tact ; //Tcet=Tbit/2=0.5us
QM <= (st | ce_tact)? 0 : (cb_tact==24)? 1 : QM ; /*Триггер меандра модулятора
последовательных данных*/
SY1 \le st? 1 : ((cb\_bit==1) & (cb\_tact==24))? 0 : SY1 ;
SY2 \le (st \mid st\_Tdat)? 0 : ((cb\_bit==1) & (cb\_tact==24))? 1 : SY2;
en tx \le st? 1 : (!txen & ce end)? 0 : en tx;
cb_bit <= st? 0 : (en_tx & ce_tact)? cb_bit+1 : cb_bit;
T dat <= st Tdat? 1 : st18 & ce tact? 0 : T dat;
sr dat <= st Tdat? dat : (T dat & ce tact)? sr dat << 1 : sr dat ;
FT cp <= st Tdat? 1: (T dat & sr dat[15] & ce tact)? !FT cp: FT cp;
CW_DW <= (ttxen & !tttxen)? 1 : ce_end? 0 : CW_DW ;
End
```

endmodule

Триггер CW_DW формата слова, определяющий порядок импульсов синхронизации, по старту устанавливается в 1, что обеспечивает передачу первым контрольного слова, а в конце слова сбрасывается в 0 и тем самым обеспечивает передачу всех остальных слов в формате слова данных.

Триггер en_tx по фронту txen устанавливается в 1, а сбрасывается в 0 только в конце слова, если входной сигнал txen=0. Например, для передачи двух слов достаточно чтобы длительность импульса запуска txen была больше 20 мкс, но меньше 40 мкс.

Триггер FT_ср является однобитным счетчиком числа единиц данных. В начале каждого слова он устанавливается в 1 и на интервале T_dat 16-и бит данных переключается столько раз, сколько единиц в слове и на последнем такте T_end передается его состояние, автоматически дополняющее количество единиц в полном слове до нечетного.

1. Задание к допуску (стоимость 2)

1.1 Получить от преподавателя номер набора параметров (из таблицы 1), в который входят: контрольное слово CW и слово данных DW .

Таблица 1

		таолица т
№	CW (HEX)	DW (HEX)
1	1234	5678
2	5678	789A
3	9ABC	6523
4	DEF0	2233
5	FEDC	55AA
6	BA98	8811
7	7654	1188
8	3210	6699
9	1122	7711
10	3344	BCDE
11	5566	C3A5
12	7788	A587
13	6699	2D0F
14	AA55	E178
15	CC33	3C5A
16	00FF	4D20
17	FF00	55AA
18	F0F0	CC33
19	0FF0	4DD4
20	F00F	8181

- 1.2 Начертить в тетради временные диаграммы сигналов SY1, SY2, SDAT, FT_cp, TXP и TXN модуля MIL_TXD для заданных CW и DW (см. таблицу 1).
- 1.3 Переписать в тетрадь схему модуля MIL_TXD MIL-1553.

2. Задание к выполнению (стоимость 5)

Создать проект с именем Lab406, для ПЛИС XC3S500E-4FG320, используемой в макете Nexys2. В окне Properties проекта в строке Simulator - выбрать ISim в дальнейшем моделирование проводить в Simulate Behavioral Model.

2.1. В окне источников (Sources) создать (New Source) модуль MIL_TXD генератора сигналов TXP и TXN стандарта MIL-1553 и далее на Verilog-е или в «схематике» составить схему этого модуля.

Создать для этого модуля задание на моделирование (Verilog Test Fixture). Период сигнала синхронизации clk в Verilog Test Fixture можно задать через параметр. parameter PERIOD = 20.0;

always begin clk = 1'b0; #(PERIOD/2) clk = 1'b1; #(PERIOD/2); end или непосредственно, через длительности 1'b0 и 1'b1 (в наносекундах): always begin clk = 1'b0; #10 clk = 1'b1; #10; end


В блоке "initial begin...end" вначале (#100) установить заданное значение контрольного слова и через ~10 мкс (#10000) слова данных. Суммарная длительность сигнала txen должна быть больше длительности контрольного слова. Например: initial begin

```
\begin{array}{ll} txen = 0; & dat = 0; \\ \#100; & txen = 1; & dat = 16\text{'h}1234; // \ my \ CW \\ \#10000; & dat = 16\text{'h}5678; // \ my \ WD \\ \#24000; & txen = 0; & dat = 16\text{'h}0000; \\ end & \end{array}
```

Установить значения контрольного слова и слова данных своего варианта (см. табл.1).

2.2. Провести моделирование работы модуля MIL_TXD для заданных слов (таблица 1). При этом все регистры модулей должны быть инициализированы (например, приравнены к нулю). Подкорректировать, если необходимо, схему и временные диаграммы входных сигналов. Получить содержательные временные диаграммы. Проверить соответствие полученных временных диаграмм пункта 1.2 задания к допуску.

2.3 Используя приведенные ниже временные диаграммы и фрагменты схем составить схему модуля MIL_RXD приемника сигналов TXP и TXN с выходов модуля MIL TXD.



Логические сигналы RXP и RXN, с которыми должен работать приемник это задержанные на один такт Tclk сигналы компараторов In_P и In_N. Для обнаружения сигнала синхронизации контрольного слова и слов данных предлагается сформировать сигналы D_RXP и D_RXT задержанные относительно RXP и RXN на Tsy=1.5 мкс. Импульсы логических произведений сигналов (RXP & D_RXN) и (RXN & D_RXP) только на интервале второго импульса синхронизации имеют длительность 1.5 мкс, остальные импульсы имеют длительность не более 0.5 мкс. Поэтому для обнаружения сигнала синхронизации достаточно на интервале $SY = (RXN \& D_RXN) \mid (RXP \& D_RXP)$ при помощи счетчика cb_SY измерять, например, в единицах Tclk, длительности этих импульсов, а в паузах между ними удерживать в 0. Максимальное значение числа на счетчике на интервале второго импульса синхронизации равно 75 (1500nc/20nc=75). Если это число, например, превышает ref_SY=68, то можно считать, что сигнал синхронизации обнаружен, ok_SY =(cb_SY >=ref_SY).

При выборе порога ref_SY надо учитывать неодинаковость эталонов времени приемника и передатчика. Например, если счетчик cb_SY инкрементируется на интервале SY с периодом Tclk большим номинального значения 20ns, например 21ns, то порог REF_SY должен быть еще меньше REF_SY ≤ 1500/21=71. На нижний предел порога REF_SY также влияет неодинаковость эталонов времени. Например, при периоде сигнала

синхронизации приемника не 20ns, а 19ns за пределами сигнала SY максимальное значение cb_SY может быть равно 53 (1000/19=52,6). Поэтому, если рассчитывать на максимальную относительную разность эталонов времени передатчика и приемника $\pm 5\%$, то порог REF_SY можно установить в середине допустимого диапазона ref_SY=(71+53)/2=62.




Рис. 6 Временные диаграммы обнаружения сигнала синхронизации слова данных




Рис. 7 Структурная схема обнаружителя сигнала синхронизации контрольного слова и слова данных

Для задержки сигналов RXN и RXP вполне допустимо использовать регистры сдвига $sr_RXN[75:0]$ и $sr_RXP[75:0]$ по 76 разрядов каждый (75*Tclk=75*20ns=1.5us).

В качестве FD триггеров формирователей RXP и RXN схемы рис.7 можно использовать младшие разряды $sr_RXN[0]$ и $sr_RXP[0]$. Задержанные сигналы D_RXN и D_RXP это выходы старших разрядов регистров $sr_RXN[75:0]$ и $sr_RXP[75:0]$ ($D_RXN=sr_RXN[75]$ и $D_RXP=sr_RXP[75]$).




Рис. 8 Временные диаграммы декодирования бит

При декодировании бит удобно использовать опорный сигнал (шаблон) QM (см.рис.8), эквивалентный сигналу RXN слова, в котором все биты. Сигнал X (исключающее или) X=RXP^QM равен 0 при равенстве RXP=QM и равен 1 при не равенстве RXP и QM, т.е. X совпадает с TX_bit передаваемых данных. Для уменьшения влияния помех необходимо в конце такта сигналом се_tact считывать не сам сигнал X, а "интеграл" от X на интервале T_bit. Интегратор X это счетчик сb_XOR, который при X=1 инкрементируется, например, с периодом Tclk и в конце каждого такта сигналом се_tact "сбрасывается" в 0. При Tclk=20ns и Tbit=1us максимальное значение cb_XOR = 49. Если в конце такта cb_XOR>REF_bit, то триггер RX_bit (приемник бит) надо устанавливать в 1, а при cb_X<=REF_bit надо устанавливать в 0, где REF_bit, например, равен 30.

Для контроля правильности принятого слова удобно использовать однобитный счетчик FT_cp (Т-триггер), которым подсчитывается количество единиц в слове включая контрольный бит. Если в начале каждого слова сигналом ok_SY триггер FT_cp устанавливать в 0, то при нечетном числе 1 в слове после окончания приема слова FT_cp переключившись нечетное число раз будет равен 1, что и будет означать отсутствие ошибки контроля четности в принятом слове.

Сигнал ok_rx разрешения считывания слова $ok_rx = FT_cp \& T_end \& tce_tact$, где tce_tact задержанный Tclk сигнал ce_tact .

RS-триггер CW_DW – указатель принятого слова должен устанавливаться в 1 сигналом ok_SY & RXN, а сбрасываться в ноль после приема контрольного слов сигналом ok_SY & RXN.

Эталоны времени (периоды сигналов синхронизации clk_tx и clk_rx) передатчика и приемника не могут быть точно одинаковые. Например, если периоды сигналов синхронизации приемника и передатчика отличается на $\pm 3\%$, то к 17-му такту (контрольному биту) смещение Tsh центра контрольного бита приемника будет больше половины длительности бита передатчика Tsh= ± 0.51 *Tbit, что исключит возможность правильного приема контрольного бита.

Для подстройки эталона времени приемника к эталону времени передатчика необходимо в центре каждого такта импульсами перепадов RXP или RXN проводить коррекцию счетчика такта приемника cb_tact т.е. записывать в него среднее значение set_M. A=25, а для исключения импульсов, соответствующих перепадам RXP и RXN между тактами это надо делать в выделенном интервале коррекции en_wr = (cb_tact>=ref_L) & (cb_tact<=ref_H) (см. рис.10). Шаблон QM можно, например, устанавливать в 1 импульсами перепадов сигналов RXN или RXP в окне en_wr и «сбрасывать» в 0 в конце такта. Центром тата можно считать фронт QM.




Рис. 9 Структурная схема синхронизации счетчика такта **cb_tact** импульсами перепадов RXP (или RXN) в центре такта




Рис. 10 Временные диаграммы коррекции счетчика такта **cb_tact** импульсами перепадов RXP (или RXN) в центре такта

2.4 Для отладки составленного модуля MIL_RXD необходимо составить схему, в которую входят только два модуля: MIL_TXD и MIL_RXD.

```
module Sch_test_MIL_RXD (
      //-----Bход и выходы MIL TXD----
     input clk_tx,
                    output wire TXP, //"Положительные" импульсы
     input[15:0]dat,
                    output wire TXN, //"Отрицательные" импульсы
                    output wire SY2, // Второй импульс синхронизации
     input txen,
                    output wire SDAT, // Последовательные данные
  //-----Вход и выходы MIL RXD------
                    output wire ok_SY, //Есть синхроимпульс
     input clk_rx,
                    output wire[5:0] cb tact, //Счетчик такта
                    output wire[4:0] cb_bit, //Счетчик бит
                                         //Границы такта
                    output wire ce_tact,
                    output wire en_rx,
                                         //Интервал приема слова
                    output wire en_wr,
                                         //Интервал разрешения коррекции
                    output wire T end,
                                         //Интервал контрольного бита
                    output wire [15:0]sr_dat, //Регистр сдвига данных
                    output wire ok_rx,
                                         //Подтверждение верного приема
                    output wire CW_DW //Назначение принятых данных
                    output wire QM,
                                         //Имитатор всех нулей бит
                    output wire [7:0]cb XOR, //Счетчик - "интегратор"
                    output wire RX_bit,
                                         //cb_XOR>=ref_bit
                    output reg FT cp=0); //Счетчик четности числа единиц в слове
                    //----- Модуль передатчика MIL_TXD ------
```

```
.ТХР(ТХР), //"Положительные" импульсы
MIL_TXD DD1 (.clk(clk_tx),
                            .TXN(TXN), //"Отрицательные" импульсы
               .dat(dat).
                            .SY1(SY1), // Первый импульс синхронизации
               .txen(txen),
                            .SY2(SY2)); // Второй импульс синхронизации
//----- Модуль приемника MIL RXD -----
MIL_RXD DD2 (.In_P(TXP),
                            .ok_SY(ok_SY),
               .In N(TXN), .dRXP(dRXP),
               .clk(clk_rx),
                            .cb_tact(cb_tact),
                            .cb bit(cb bit),
                            .ce_tact(ce_tact),
                            .en_rx(en_rx),
                            .en_wr(en_wr),
                            .T_{end}(T_{end}),
                            .FT_cp(FT_cp),
                            .sr_dat(sr_dat),
                            .ok_rx(ok_rx),
                            .CW_DW(CW_DW),
                            .RXN0(RXN0),
                             .cb XOR(cb XOR),
                            .RX_bit(RX_bit));
```

endmodule

Сигналы синхронизации clk_tx и clk_rx модулей передатчика и приемника должны быть разные.

```
Содержательная часть модуля tf_Sch_Test_MIL_RXD задания на моделирование
// Сигнал синхронизации передатчика
parameter PTX = 20.0;
                           //Период tx_clk
always begin clk_tx = 1'b0; #(PTX/2); clk_tx = 1'b1; #(PTX/2); end
// Варианты периода сигнала синхронизации приемника
//parameter PRX = 20.0; // Период clk rx = 20.0
//parameter PRX = 20.8; // Период clk rx = 20.8
parameter PRX = 19.2; // Период clk_rx = 19.2
always begin clk_rx = 1'b0; #(PRX/2); clk_rx = 1'b1; #(PRX/2); end
initial begin
                // Initialize Inputs
           txen = 0: dat = 0://
#100;
           txen = 1; dat = 16'h1234; // my CW (см. Таблицу1)
                   dat = 16'h5678; // my DW (см. Таблицу1)
#10000;
#24000;
           txen = 0; dat = 16'h0000;
end
endmodule
```

- 2.5 Провести моделирование при заданных значениях CW и DW для трех вариантов сигнала clk_rx синхронизации приемника.
- 2.6 Определить диапазон допустимой относительной разности периодов сигналов синхронизации модулей MIL_TXD и MIL_RXD.




Рис.11 Пример схемы для сдачи работы

3. Задание к сдаче работы (стоимость 3)

- 3.1 Создать модули и символы: Gen_txen_DAT, BUF_RX_DAT, DISPLAY и MUX16_4_1 (см. Приложения 5.1-5.4).
- 3.2 Для загрузки в макет Nexys2 составить схему Sch_LAB406 (см., например, рис.11). В состав схемы, кроме MIL_TXD и MIL_RXD должен входить и модуль отображения передаваемых и принимаемых данных (Display), модуль импульса запуска и заданных вариантов слов (Gen_txen_DAT), буфер принятых данных (BUF_RX_DAT) и мультиплексор данных для индикатора (MUX16_4_1).
 - 3.3 Для схемы Sch_LAB406 создать Implementation Constraints File (см. Приложение 5.5).

- 3.8 Создать файл конфигурации Sch_LAB406.bit (Generate Programming File) или *.mcs (Generate PROM, ACE, or JTAG File), загрузить его в макет. Продемонстрировать при помощи осциллографа работу передатчика. Проверить соответствие осциллограмм сигналов sdat, TXP и TXN показаниям семи сегментного индикатора. Сохранить осциллограммы сигналов sdat, TXP и TXN.
- 3.9 Соединить выходы передатчика со входами приемника (можно проводные связи заменить внутренними т.е. SW[4]=0). Сопоставить показания индикатора передаваемых и принимаемых данных. Провести при помощи осциллографа наблюдение выведенных сигналов приемника. При необходимости отладить схему приемника. После достижения правильной работы приемника сохранить осциллограммы его сигналов.

4. Контрольные вопросы

- 4.1 Оценить предельно допустимую относительную разность периодов эталонов времени передатчика и приемника.
- 4.2 Влияет ли небольшая не симметрия сигналов RXP и RXN на качество работы дешифратора?
- 4.3 Влияет ли наличие промежутков между соответствующими фронтами и спадами сигналов RXP и RXN на качество работы приемника?
- 4.4 Можно ли в принципе без линии задержки декодировать сигнал синхронизации кадра MIL-1553?
- 4.5 Как определить, чему соответствуют принятые данные: контрольному слову (CW) или слову данных (DW)?

5. Приложения

```
5.1 Модуль импульса запуска, контрольного слова и слова данных
module Gen txen DAT(
                          output reg txen=0,
               input st.
                          output wire[15:0] DAT,
               input clk, output wire[15:0] CW TX,
                          output wire[15:0] DW TX);
assign CW_TX = 16'h1234; // my CW (Таблица 1)
assign DW_TX = 16'h5678; // my BW (Таблица 1)
assign DAT = txen? CW TX: DW TX;
reg [10:0]cb txen=0;
wire ce_end = (cb_txen==1100); //20ns*1100=22 000ns=22us>20us
always @ (posedge clk) begin
txen \le st? 1 : ce end? 0 : txen;
cb_txen <= st? 0 : txen? cb_txen+1 : cb_txen ;
end
endmodule
      5.2 Буфер принятых данных
module BUF_RX_DAT(
                     output reg[15:0] DAT CW=0,
     input ce,
     input clk,
                     output reg[15:0] DAT_DW=0,
     input [15:0] DAT_RX,
```

```
input CW_DW,
     input R);
always @ (posedge clk or posedge R) begin
DAT_CW \le R? 0 : (CW_DW \& ce)? DAT_RX : DAT_CW ;
DAT DW <= R? 0 : (!CW DW & ce)? DAT RX : DAT DW ;
end
endmodule
      5.3 Модуль семи сегментного индикатора данных
module DISPLAY( input clk,
                                  output wire[3:0] AN, //Аноды
                  input [15:0]dat, output wire[6:0] seg,
                                                       //Сегменты
                  input [1:0]ptr_P, output wire seg_P,
                                                       //Точка
                                  output reg ce1ms=0);
parameter Fclk=50000; //50000 kHz
parameter F1kHz=1;
                       //1 \text{ kHz}
reg [15:0] cb_1ms = 0;
wire ce = (cb 1ms==Fclk/F1kHz);
//------Генератор сигнала ce1ms (период 1 мс, длительность Tclk=20 нс) ------
always @ (posedge clk) begin
cb_1ms \le ce? 1 : cb_1ms + 1;
ce1ms \le ce;
end
//----- Счетчик цифр -----
reg [1:0]cb dig=0;
always @ (posedge clk) if (ce) begin
cb_dig \le cb_dig+1;
end
//-----Переключатель «анодов»-----
assign AN = (cb dig==0)? 4'b1110 : //включение цифры 0 (младшей)
     (cb_dig==1)? 4'b1101: //включение цифры 1
     (cb dig==2)? 4'b1011 : //включение цифры 2
              4'b0111; //включение цифры 3 (старшей)
//-----Переключатель тетрад (НЕХ цифр)-----
wire[3:0] dig = (cb_dig = 0)? dat[3:0]:
     (cb\_dig==1)? dat[7:4]:
     (cb dig==2)? dat[11:8]: dat[15:12];
//-----Семисегментный дешифратор-----
                      //gfedcba
assign seg= (dig== 0)? 7'b1000000 : //0
          (dig== 1)? 7'b1111001 : //1 f
                                          b
          (dig== 2)? 7'b0100100 : //2
                                       g
          (dig== 3)? 7'b0110000 : //3 e
                                           |c|
          (dig== 4)? 7b0011001 : //4
                                       d
          (dig== 5)? 7b0010010 : //5
          (dig== 6)? 7'b0000010 : //6
          (dig==7)? 7'b1111000: //7
          (dig== 8)? 7'b0000000 : //8
          (dig== 9)? 7'b0010000 : //9
          (dig==10)?7'b0001000: //A
          (dig==11)? 7'b0000011://b
```

```
(dig==12)? 7'b1000110 : //C
          (dig==13)? 7b0100001 : //d
          (dig==14)? 7'b0000110 : //E
                    7'b0001110;//F
//-----Указатель точки------
assign seg_P = !(ptr_P == cb_dig);
endmodule
      5.4 Мультиплексор данных
module MUX16_4_1(
  input [15:0] A, output wire [15:0] E,
  input [15:0] B,
  input [15:0] C,
  input [15:0] D,
  input [1:0] adr);
assign E = (adr = 0)? A:
          (adr == 1)? B :
          (adr==2)? C : D;
endmodule
5.5 Распределение сигналов по контактным площадкам ПЛИС (файл *.ucf)
NET "F50MHz" LOC = "B8"; \#F50MHz
NET "AN<0>" LOC = "F17" ; #AN0
NET "AN<1>" LOC = "H17" ; #AN1
NET "AN<2>" LOC = "C18" ; #AN2
NET "AN<3>" LOC = "F15" ; #AN3
NET "seg<0>" LOC = "L18" ; #CA
NET "seg<1>" LOC = "F18" ; #CB
NET "seg<2>" LOC = "D17" ; #CC
NET "seg<3>" LOC = "D16" ; #CD
NET "seg<4>" LOC = "G14" ; #CE
NET "seg<5>" LOC = "J17" ; #CF
NET "seg<6>" LOC = "H14" ; #CG
NET "seg_P" LOC = "C17" ; #CP
NET "SW<0>" LOC = "G18"; #adr[0]
NET "SW<1>" LOC = "H18"; #adr[1]
NET "SW<2>" LOC = "K18" ; #PTR[0]
NET "SW<3>" LOC = "K17" ; #PTR[1]
NET "SW<4>" LOC = "L14" ; #S_M2_1
#NET "SW<5>" LOC = "L13" ; #
#NET "SW<6>" LOC = "N17" ; #
#NET "SW<7>" LOC = "R17" ; #
NET "BTN0" LOC = "B18"; #RESET
#NET "BTN1" LOC = "D18" ; #
```

```
#NET "BTN2" LOC = "E18" ; #
#NET "BTN3" LOC = "H13" ; #
NET "LEDO" LOC = "J14"; #en_rx
#NET "LED<1>" LOC = "J15" ; #LD1
#NET "LED<2>" LOC = "K15" ; #LD2
#NET "LED<3>" LOC = "K14" ; #LD3
#NET "LED<4>" LOC = "E17" ; #LD4
#NET "LED<5>" LOC = "P15" ; #LD5
#NET "LED<6>" LOC = "F4" ; #LD6
NET "LED7" LOC = "R4"; \#en_tx
#NET "TXD" LOC = "P9"; #TXD P9
#NET "RXD" LOC = "U6" ; #TXD U6
NET "JA1" LOC = "L15" ; #RXP
NET "JA2" LOC = "K12" ; #RXN
#NET "JA3" LOC = "L17" ; #
#NET "JA4" LOC = "M15"; #
#NET "JA7" LOC = "K13"; #
#NET "JA8" LOC = "L16" ; #
#NET "JA9" LOC = "M14" ;#
#NET "JA10" LOC = "M16" ;#
NET "JB1" LOC = "M13" ; #TXP
NET "JB2" LOC = "R18"; \#TXN
#NET "JB3" LOC = "R15" ; #
#NET "JB4" LOC = "T17" ; #
#NET "JB7" LOC = "P17" : #
#NET "JB8" LOC = "R16"; #
#NET "JB9" LOC = "T18" ;#
#NET "JB10" LOC = "U18" :#
NET "JC1" LOC = "G15"; # en_tx
NET "JC2" LOC = "J16" ; # SY2
NET "JC3" LOC = "G13"; #SDAT
NET "JC4" LOC = "H16" ; #ok_SY
NET "JC7" LOC = "H15" ; #QM
NET "JC8" LOC = "F14"; #en_wr
#NET "JC9" LOC = "G16" ; #
#NET "JC10" LOC = "J12" ; #
#NET "JD1" LOC = "J13" ;#
#NET "JD2" LOC = "M18" :#
#NET "JD3" LOC = "N18" ;#
#NET "JD4" LOC = "P18" ;#
#NET "JD7" LOC = "K14"; #LD3
#NET "JD8" LOC = "K15"; #LD3
#NET "JD9" LOC = "J15" ; #LD3
#NET "JD10" LOC = "J14"; #LD3
```