

University of Calabria, DIMES
High Level Synthesis of Digital Systems
2023-2024
Prof.ssa PERRI
Prof. FRUSTACI
Sparse Matrix Vector Multiplication Analysis

Giorgio Ubbriaco
247284
bbrgrg00h11d086x@studenti.unical.it

June 2024

Index

1	Introduction	3
1.1	Sparse Matrix	3
1.2	Compressed Row Storage (CRS)	3
1.3	HLS Partitioning	3
2	Tasks to be performed	5
3	Definitions	6
4	C Simulations	7
5	Solutions	9
5.1	Solution 1	11
5.2	Solution 2	13
5.3	Solution 3	14
5.4	Solution 4	15
5.5	Solution 5	16
5.6	Solution 6	17
5.7	Solution 7	18
5.8	Solution 8	19
5.9	Solution 9	20
5.10	Solution 10	21
5.11	Solution 11	22
6	Conclusions	23

Listings

definitions/definitions.h	6
c_simulations/smvmtb.cpp	7
c_simulations/smvmtb_output.cpp	8
c_simulations/stdm.cpp	8
solutions/smvmtb.cpp	10
solutions/sl.cpp	11

List of Figures

1 HLS Array Partitioning	4
------------------------------------	---

List of Tables

1 SMVM Solutions To Be Performed	5
2 SMVM Solutions Summary	9
3 SMVM Detailed Solutions	10
4 HLS Solution 1 Timing Summary (ns)	12
5 HLS Unoptimized Solution Latency Summary (clock cycles)	12
6 HLS Solution 1 Latency Loops Summary	12
7 HLS Solution 1 Utilization Estimates Summary	12
8 HLS Solution 1 C/RTL Cosimulation Summary	12
9 HLS Solution 1 Export RTL Resource Usage	12
10 HLS Solution Export RTL Final Timing	12

1 Introduction

1.1 Sparse Matrix

Nell'analisi numerica, una **matrice sparsa** è una matrice in cui la maggior parte degli elementi è pari a zero. Non esiste una definizione rigorosa della proporzione di elementi a valore nullo affinché una matrice possa essere considerata sparsa. Al contrario, se la maggior parte degli elementi è non nulla, allora la matrice è considerata densa.

Una matrice è tipicamente memorizzata come un array bidimensionale. Ogni voce della matrice rappresenta un elemento $a_{i,j}$ della matrice e vi si accede tramite i due indici i e j . Per una matrice $m \times n$, la quantità di memoria necessaria per memorizzare la matrice in questo formato è proporzionale a $m \times n$ (senza considerare che è necessario memorizzare anche le dimensioni relative alla matrice).

Nel caso di una matrice sparsa, è possibile ridurre notevolmente i requisiti di memoria memorizzando solo le voci non nulle. A seconda del numero e della distribuzione delle voci non nulle, è possibile utilizzare diverse strutture di dati che consentono di ottenere enormi risparmi di memoria rispetto all'approccio di base. Il compromesso è che l'accesso ai singoli elementi diventa più complesso e sono necessarie strutture aggiuntive per poter recuperare la matrice originale senza ambiguità.

I formati possono essere divisi in due gruppi:

- Quelli che supportano una modifica efficiente, come DOK (Dictionary of Keys), LIL (List of Lists) o COO (Coordinate List), utilizzati solitamente per la costruzione della matrice.
- Quelli che supportano l'accesso e le operazioni matriciali efficienti, come CRS (Compressed Row Storage) o CCS (Compressed Column Storage).

1.2 Compressed Row Storage (CRS)

Il formato **Compressed Row Storage (CRS)** permette la rappresentazione di una matrice tramite tre array unidimensionali consentendo un accesso veloce alle righe e una moltiplicazione matrice-vettore efficiente. In particolare, i tre array utilizzati sono i seguenti:

- **values**
È un array contenente tutti gli elementi della matrice non nulli.
- **iFirstEl**
È un array contenente gli indici, relativi all'array **values**, corrispondenti ai primi elementi non nulli di ogni riga. Nella letteratura questo array è conosciuto anche con la denominazione di *rowPtr*.
- **iNonZeroEl**
È un array contenente gli indici di colonna degli elementi non nulli. Nella letteratura questo array è conosciuto anche con la denominazione di *columnIndex*.

1.3 HLS Partitioning

Il partizionamento serve per risolvere un problema tipicamente causato dagli array. Gli array sono implementati come BRAM, solitamente progettate per un dual-port massimo. Questo può limitare il throughput di un algoritmo ad alta intensità di read/write. La larghezza di banda può essere migliorata dividendo l'array (una singola BRAM) in array più piccoli (più BRAM), aumentando di fatto il numero di porte. Gli array vengono partizionati utilizzando la direttiva `ARRAY_PARTITION`. Vivado HLS offre tre tipi di partizionamento degli array. I tre tipi di partizionamento sono:

- **block**
L'array originale viene suddiviso in blocchi di uguali dimensioni di elementi consecutivi dell'array originale.
- **cyclic**
L'array originale viene suddiviso in blocchi di uguali dimensioni che interlacciano gli elementi dell'array originale.

- **complete**

L'operazione predefinita consiste nel dividere l'array nei suoi singoli elementi. Ciò corrisponde alla risoluzione di una memoria in registri.




Figure 1: HLS Array Partitioning

2 Tasks to be performed

Prendendo come riferimento il formato CRS per il calcolo del prodotto tra una matrice sparsa ed un vettore e considerando il tool di sintesi ad alto livello per sistemi digitali, fornito da Xilinx® Vivado®, analizzare le soluzioni proposte nella seguente tabella utilizzando le direttive proprietarie citate e caratterizzando in termini di latenza, dissipazione di potenza e utilizzazione delle risorse.

Solution	Loop1	Loop2
1	-	-
2	-	Pipeline
3	Pipeline	-
4	Unroll=2	-
5	-	Pipeline, Unroll=2
6	-	Pipeline, Unroll=2, Cyclic=2
7	-	Pipeline, Unroll=4
8	-	Pipeline, Unroll=2, Cyclic=4
9	-	Pipeline, Unroll=8
10	-	Pipeline, Unroll=2, Cyclic=8
11	-	Pipeline, Unroll=2, Block=8

Table 1: SMVM Solutions To Be Performed

3 Definitions

Qui di seguito vengono riportate le definizioni e le intestazioni dei metodi corrispondenti alle soluzioni implementate per la moltiplicazione tra una matrice sparsa e un vettore. In particolare, ogni definizione presenta la documentazione associata. Inoltre, è stata prevista l'implementazione per la moltiplicazione standard così da poter verificare i risultati ottenuti tramite formato CRS.

```
1 #ifndef DEFINITIONS_H
2
3
4 /**
5  * Square Matrix Size. Possible values for different implementations: 4, 8, 16.
6  */
7 const static int size = 4;
8
9 /**
10 * Number of Non-Zero Elements. Possible values for different implementations: 9, 13, 16.
11 */
12 const static int noZeroEl = 9;
13
14 /**
15 * Number of Rows. Possible values for different implementations: 4, 8, 16.
16 */
17 const static int rows = 16;
18
19 /**
20 * Data Type.
21 */
22 typedef int DTYPE;
23
24 /**
25 * Standard Matrix Multiplication Design.
26 * @param matrix[size][size] Input matrix
27 * @param resMul Multiplication Result
28 * @param vector Input Vector
29 */
30 void std_multiplication(int iFirstEl[rows+1], int iNonZeroEl[noZeroEl], DTYPE values[
    noZeroEl], DTYPE mulRes[size], DTYPE vector[size]);
31
32 /**
33 * Sparse Matrix Multiplication Design.
34 * @param iFirstEl[rows+1] Indexes First Elements
35 * @param iNonZeroEl[noZeroEl] Indexes Non Zero Elements
36 * @param values[noZeroEl] Input Values
37 * @param mulRes[size] Multiplication Result
38 * @param vector[size] Input Vector
39 */
40 void smvm(DTYPE matrix[size][size], DTYPE *mulRes, DTYPE *vector);
41
42
43 #endif
```

Nello specifico, per le variabili *size*, *noZeroEl* e *rows* sono previsti diversi valori possibili in base alla configurazione scelta. Tale configurazione è data dalla diversa implementazione adatta per determinate soluzioni citate successivamente. Ad esempio, per valutare il partitioning di tipologia *cyclic* e di fattore pari a 8, è necessario impostare *size* = 8, *noZeroEl* = 13 e *rows* = 8.

4 C Simulations

Qui di seguito viene riportato il file testbench per la C Simulation in HLS e il corrispondente output ottenuto. In particolare, qui di seguito verrà riportato il caso in cui venga scelta la prima configurazione con matrice di dimensione 4×4 .

```
1 #include "definitions.h"
2 #include <iostream>
3 using namespace std;
4
5 void std_multiplication(DTYPE matrix[size][size], DTYPE *mulRes, DTYPE *vector);
6 void smvm(int iFirstEl[rows+1], int iNonZeroEl[noZeroEl], DTYPE values[noZeroEl], DTYPE
    mulRes[size], DTYPE vector[size]);
7
8 int main() {
9     int fail = 0;
10
11     DTYPE matrix[size][size] = {
12         {3,4,0,0},
13         {0,5,9,0},
14         {2,0,3,1},
15         {0,4,0,6}
16     };
17     DTYPE vector[size] = {1, 1, 1, 1};
18     DTYPE values[] = {3, 4, 5, 9, 2, 3, 1, 4, 6};
19     int iNonZeroEl[] = {0, 1, 1, 2, 0, 2, 3, 1, 3};
20     int iFirstEl[] = {0,2,4,7,9};
21
22     /*
23     DTYPE matrix[size][size] = {
24         {3, 4, 0, 0, 0, 0, 0, 0, 0},
25         {0, 5, 9, 0, 0, 0, 0, 0, 0},
26         {2, 0, 3, 1, 0, 0, 0, 0, 0},
27         {0, 4, 0, 6, 0, 0, 0, 0, 0},
28         {1, 0, 0, 0, 0, 0, 0, 0, 0},
29         {1, 0, 0, 0, 0, 0, 0, 0, 0},
30         {1, 0, 0, 0, 0, 0, 0, 0, 0},
31         {1, 0, 0, 0, 0, 0, 0, 0, 0}
32     };
33     DTYPE vector[size] = {1, 1, 1, 1, 1, 1, 1, 1, 1};
34     DTYPE values[] = {3, 4, 5, 9, 2, 3, 1, 4, 6, 1, 1, 1, 1, 1};
35     int iNonZeroEl[] = {0, 1, 1, 2, 0, 2, 3, 1, 3, 0, 0, 0, 0, 0};
36     int iFirstEl[] = {0, 2, 4, 7, 9, 10, 11, 12, 13};
37     */
38     /*
39     DTYPE matrix[size][size] = {
40         {3, 4, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0},
41         {0, 5, 9, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0},
42         {2, 0, 3, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0},
43         {0, 4, 0, 6, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0},
44         {1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0},
45         {1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0},
46         {1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0},
47         {1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0},
48         {1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0},
49         {1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0},
50         {0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0},
51         {0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0},
52         {0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0},
53         {0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0},
54         {0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0},
55         {0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0},
56     };
57     DTYPE vector[size] = {1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1};
58     DTYPE values[] = {3, 4, 5, 9, 2, 3, 1, 4, 6, 1, 1, 1, 1, 1, 1, 1};
59     int iNonZeroEl[] = {0, 1, 1, 2, 0, 2, 3, 1, 3, 0, 0, 0, 0, 0, 0, 0};
60     int iFirstEl[] = {0, 2, 4, 7, 9, 10, 11, 12, 13, 14, 15, 16, 16, 16, 16, 16};
61     */
62 }
```

```

62
63 DTYPE mulResSW[size];
64 std_multiplication(matrix, mulResSW, vector);
65 DTYPE mulRes[size];
66 smvm(iFirstEl, iNonZeroEl, values, mulRes, vector);
67 cout << endl;
68 for(int i=0; i<size; ++i) {
69     cout << "mulResSW=" << mulResSW[i] << ", ";
70     cout << "mulRes=" << mulRes[i] << endl;
71     if(mulResSW[i] != mulRes[i] )
72         fail = 1;
73     if(fail == 1)
74         cout << "i=" << i << " failed." << endl;
75     else
76         cout << "i=" << i << " passed." << endl;
77 }
78 cout << endl;
79
80 return fail;
81 }

```

```

1 INFO: [SIM 2] ***** CSIM start *****
2 INFO: [SIM 4] CSIM will launch GCC as the compiler.
3 Compiling ../.././smvmTB.cpp in debug mode
4 Compiling ../.././smvm.cpp in debug mode
5 Compiling ../.././stdm.cpp in debug mode
6 Generating csim.exe
7
8 *** Unoptimized Design ***
9 mulResSW=7, mulRes=7
10 i=0 passed.
11 mulResSW=14, mulRes=14
12 i=1 passed.
13 mulResSW=6, mulRes=6
14 i=2 passed.
15 mulResSW=10, mulRes=10
16 i=3 passed.
17
18 INFO: [SIM 1] CSim done with 0 errors.
19 INFO: [SIM 3] ***** CSIM finish *****

```

Nello specifico, qui di seguito, viene riportata l'implementazione della moltiplicazione standard utilizzata per verificare i risultati sopra allegati.

```

1 #include "definitions.h"
2
3 void std_multiplication(DTYPE matrix[size][size], DTYPE *mulRes, DTYPE *vector) {
4     for (int i=0; i<size; i++) {
5         DTYPE ytmp = 0;
6         for (int j=0; j<size; j++)
7             ytmp += matrix[i][j] * vector[j];
8         mulRes[i] = ytmp;
9     }
10 }

```


5 Solutions

Di seguito verranno illustrate e analizzate le soluzioni previste nella tabella sotto allegata. In particolare, per le soluzioni 7, 9 e 11, come verrà spiegato nelle successive sezioni, sono state previste ulteriori implementazioni così da poter risolvere determinati warning sollevati dal tool in questione.

Solution	Loop1	Loop2
1	-	-
2	-	Pipeline
3	Pipeline	-
4	Unroll=2	-
5	-	Pipeline, Unroll=2
6	-	Pipeline, Unroll=2, Cyclic=2
7	-	Pipeline, Unroll=4
	-	Pipeline, Unroll=4
	-	Pipeline, Unroll=4, Cyclic=4
	Pipeline	Pipeline, Unroll=4
8	-	Pipeline, Unroll=2, Cyclic=4
9	-	Pipeline, Unroll=8
	-	Pipeline, Unroll=8
	-	Pipeline, Cyclic=8
	Pipeline	Pipeline, Unroll=8
10	-	Pipeline, Unroll=2, Cyclic=8
11	-	Pipeline, Unroll=2, Block=8
	-	Pipeline, Unroll=2, Block=8
	-	Pipeline, Unroll=2, Block=16

Table 2: SMVM Solutions Summary

Nello specifico, nelle implementazioni dove è previsto l'utilizzo della direttiva di partitioning sono stati considerati tre array (iNonZeroEl, values, vector) a cui corrispondono quattro solution differenti. In particolare, è stata prevista una soluzione in cui viene effettuato il partitioning di tutte e tre gli array contemporaneamente e le rimanenti tre implementazioni in cui, per ognuna di essa, è stato previsto il partizionamento di uno dei tre array appena citati.

Solution	Loop1	Loop2
1	-	-
2	-	Pipeline
3	Pipeline	-
4	Unroll=2	-
5	-	Pipeline, Unroll=2
6	- - - - -	Pipeline, Unroll=2, Cyclic=2 <ul style="list-style-type: none"> • Pipeline, Unroll=2, Cyclic=2 (iNonZeroEl, values, vector) • Pipeline, Unroll=2, Cyclic=2 (iNonZeroEl) • Pipeline, Unroll=2, Cyclic=2 (values) • Pipeline, Unroll=2, Cyclic=2 (vector)
7	- - - - - - - Pipeline	Pipeline, Unroll=4 Pipeline, Unroll=4 Pipeline, Unroll=4, Cyclic=4 <ul style="list-style-type: none"> • Pipeline, Unroll=4, Cyclic=4 (iNonZeroEl, values, vector) • Pipeline, Unroll=4, Cyclic=4 (iNonZeroEl) • Pipeline, Unroll=4, Cyclic=4 (values) • Pipeline, Unroll=4, Cyclic=4 (vector) Pipeline, Unroll=4
8	- - - -	Pipeline, Unroll=2, Cyclic=4 <ul style="list-style-type: none"> • Pipeline, Unroll=2, Cyclic=4 (iNonZeroEl, values, vector) • Pipeline, Unroll=2, Cyclic=4 (iNonZeroEl) • Pipeline, Unroll=2, Cyclic=4 (values) • Pipeline, Unroll=2, Cyclic=4 (vector)
9	- - - - - - -	Pipeline, Unroll=8 Pipeline, Unroll=8 Pipeline, Cyclic=8 <ul style="list-style-type: none"> • Pipeline, Cyclic=8 (iNonZeroEl, values, vector) • Pipeline, Cyclic=8 (iNonZeroEl) • Pipeline, Cyclic=8 (values) • Pipeline, Cyclic=8 (vector) Pipeline, Cyclic=8 (vector)
10	- - - -	Pipeline, Unroll=2, Cyclic=8 <ul style="list-style-type: none"> • Pipeline, Unroll=2, Cyclic=8 (iNonZeroEl, values, vector) • Pipeline, Unroll=2, Cyclic=8 (iNonZeroEl) • Pipeline, Unroll=2, Cyclic=8 (values) • Pipeline, Unroll=2, Cyclic=8 (vector)
11	- - - - - -	Pipeline, Unroll=2, Block=8 Pipeline, Unroll=2, Block=8 Pipeline, Unroll=2, Block=16 <ul style="list-style-type: none"> • Pipeline, Unroll=2, Block=16 (iNonZeroEl, values, vector) • Pipeline, Unroll=2, Block=16 (iNonZeroEl) • Pipeline, Unroll=2, Block=16 (values) • Pipeline, Unroll=2, Block=16 (vector)

Table 3: SMVM Detailed Solutions

Qui, di seguito, viene riportata l'implementazione utilizzata per la realizzazione delle solutions sopra citate. In particolare, vengono commentate le direttive poiché utilizzate solo in corrispondenza delle solution 2-11 mentre bisogna precisare che la direttiva *trip count* (all'interno dell'architettura vengono specificate tre pragma *trip count* poiché dipende dalla configurazione scelta) dal momento che è presente in tutte le soluzioni hardware.

```

1 #include "definitions.h"
2

```

```

3 void smvm(int iFirstEl[rows+1], int iNonZeroEl[noZeroEl], DTYPE values[noZeroEl], DTYPE
  mulRes[size], DTYPE vector[size]) {
4   loop1: for (int i=0; i<rows; i++) {
5     /*#pragma HLS pipeline
6     /*#pragma HLS unroll factor=2
7     DTYPE ytmp = 0;
8     loop2: for (int k=iFirstEl[i]; k<iFirstEl[i+1]; k++) {
9       /*#pragma HLS pipeline
10      /*#pragma HLS unroll factor=2
11      /*#pragma HLS loop_tripcount min=0 max=4 avg=2
12      /*#pragma HLS loop_tripcount min=0 max=8 avg=4
13      /*#pragma HLS loop_tripcount min=0 max=16 avg=8
14      /*#pragma HLS array_partition variable=iNonZeroEl block factor=16
15      /*#pragma HLS array_partition variable=values block factor=16
16      /*#pragma HLS array_partition variable=vector block factor=16
17      ytmp += values[k] * vector[iNonZeroEl[k]];
18    }
19    mulRes[i] = ytmp;
20  }
21 }

```

Nello specifico, vengono riportate qui di seguito le possibili configurazioni e le corrispondenti direttive *trip count*.

- size=4, noZeroEl=9, rows=4
#pragma HLS loop_tripcount min=0 max=4 avg=2
- size=8, noZeroEl=13, rows=8
#pragma HLS loop_tripcount min=0 max=8 avg=4
- size=16, noZeroEl=16, rows=16
#pragma HLS loop_tripcount min=0 max=16 avg=8

5.1 Solution 1

Qui, di seguito, viene riportata l'architettura relativa alla prima solution. Bisogna precisare che, solo per questa soluzione hardware, per semplicità è stata considerata la prima configurazione, cioè size=4, noZeroEl=9, rows=4.

```

1 #include "definitions.h"
2
3 void smvm(int iFirstEl[rows+1], int iNonZeroEl[noZeroEl], DTYPE values[noZeroEl], DTYPE
  mulRes[size], DTYPE vector[size]) {
4   loop1: for (int i=0; i<rows; i++) {
5     /*#pragma HLS pipeline
6     /*#pragma HLS unroll factor=2
7     DTYPE ytmp = 0;
8     loop2: for (int k=iFirstEl[i]; k<iFirstEl[i+1]; k++) {
9       /*#pragma HLS pipeline
10      /*#pragma HLS unroll factor=2
11      #pragma HLS loop_tripcount min=0 max=4 avg=2
12      /*#pragma HLS loop_tripcount min=0 max=8 avg=4
13      /*#pragma HLS loop_tripcount min=0 max=16 avg=8
14      /*#pragma HLS array_partition variable=iNonZeroEl block factor=16
15      /*#pragma HLS array_partition variable=values block factor=16
16      /*#pragma HLS array_partition variable=vector block factor=16
17      ytmp += values[k] * vector[iNonZeroEl[k]];
18    }
19    mulRes[i] = ytmp;
20  }
21 }

```

Effettuando la sintesi è possibile evidenziare il seguente report:

Clock	Target	Estimated	Uncertainty
ap_clk	10.00	8.510	1.25

Table 4: HLS Solution 1 Timing Summary (ns)

Latency		Interval	
min	max	min	max
13	93	13	93

Table 5: HLS Unoptimized Solution Latency Summary (clock cycles)

Loop Name	Latency		Iteration Latency		Initiation Interval		Trip Count
	min	max	min	max	achieved	target	
- loop1	12	92	3	23	-	-	4
+ loop2	0	20	5	5	-	-	0~4

Table 6: HLS Solution 1 Latency Loops Summary

Qui di seguito, viene allegato l'utilizzazione delle risorse stimata dal processo di sintesi.

Name	BRAM_18K	DSP48E	FF	LUT
DSP	-	-	-	-
Expression	-	3	0	137
FIFO	-	-	-	-
Instance	-	-	-	-
Memory	0	-	-	-
Multiplexer	-	-	-	71
Register	-	-	241	-
Total	0	3	241	208
Available	280	220	106400	53200
Utilization (%)	0	1	~0	~0

Table 7: HLS Solution 1 Utilization Estimates Summary

Successivamente effettuando la C/RTL Cosimulation e l'Export RTL è possibile evidenziare i seguenti report.

RTL	Status	Latency			Interval		
		min	avg	max	min	avg	max
VHDL	Pass	58	58	58	58	58	58

Table 8: HLS Solution 1 C/RTL Cosimulation Summary

Resource	VHDL
SLICE	45
LUT	93
FF	161
DSP	3
BRAM	0
SRL	0

Table 9: HLS Solution 1 Export RTL Resource Usage

Timing	VHDL
CP required	10.000
CP achieved post-synthesis	5.745
CP achieved post-implementation	5.692

Table 10: HLS Solution Export RTL Final Timing

5.2 Solution 2

5.3 Solution 3

5.4 Solution 4

5.5 Solution 5

5.6 Solution 6

5.7 Solution 7

5.8 Solution 8

5.9 Solution 9

5.10 Solution 10

5.11 Solution 11

6 Conclusions