

Wydział: Fizyki i Informatyki Stosowanej	Autor/Autorzy: Maciej Szeptuch	Rok: 2026	Grupa: -	Zespół: -
PRACOWNIA FIZYCZNA WFiS AGH	Projekt przetwornika cyfrowo-analogowego CMOS		Ćwiczenie nr: -	
Data wykonania: 2026-06-15	Data oddania: 2026-06-15	Zwrot do popr.:	Data oddania:	Data zaliczenia:
				Ocena:

1 Abstrakt

2 Cel projektu

Celem projektu było zaprojektowanie układu prostego przetwornika cyfrowo-analogowego (DAC) w technologii CMOS (ams-0.35um) oraz przeprowadzenie symulacji jego działania. DAC miał posiadać 6-bitowe wejście cyfrowe i generować odpowiednie napięcie wyjściowe w zakresie od $V_{min} = 1V$ do $V_{max} = 2V$.

3 Wstęp teoretyczny

Przetwornik cyfrowo-analogowy (DAC) to urządzenie elektroniczne, które przekształca sygnał cyfrowy (binarny) na napięcie analogowe w danym zakresie.

4 Aparatura i metodyka wykonania

DO wykonania projektu wykorzystano oprogramowanie Cadence Virtuoso w wersji IC6.1.8-64b.500.6 oraz innych narzędzi z pakietu Cadence:

Design kit: AMS 410 in Cadence 2019/2020

5 Projekt układu

W trakcie realizacji projektu zaprojektowano trzy układy:

1. Wzmacniacz operacyjny
2. Klucz dwuwejściowy
3. Przetwornik cyfrowo-analogowy

Dla każdego z tych układów wykonano: schemat, layout, ekstrakt z layoutu oraz opracowano zestaw symulacji (uruchomionych zarówno dla schematu jak i dla ekstraktu).

5.1 Projekt wzmacniacza operacyjnego


Zaprojektowano dwustopniowy wzmacniacz operacyjny.

5.2 Projekt klucza dwuwejściowego

5.3 Projekt przetwornika cyfrowo-analogowego

Przy pomocy wymienionych wyżej elementów, oraz dodatkowych elementów z biblioteki PRIMLIB stworzono schemat 6-bitowego przetwornika cyfrowo-analogowego.

Schemat składa się z części wejściowej wykorzystującej lustra prądowe oraz odpowiednie klucze. Wartość rezystancji $R5$ dobrano tak, aby $I_{R5} = 5\mu A$. Wartość szerokości tranzystorów MP_i (gdzie $i \in \{0, 1, 2, 3, 4, 5\}$) dobrano tak, aby prąd płynący przez każdy z nich był równy $I_{MP_i} = 2^i * I_{R5}$, tzn. $w_{MP_i} = 2^i * w_{MP_0}$.



Rys. 5.1: Schemat części wejściowej przetwornika cyfrowo-analogowego.


Część wyjściowa wykorzystuje wzmacniacz operacyjny w celu zapewnienia odpowiedniej impedancji wyjściowej oraz wzmocnienia sygnału.

Wartości rezystancji $R1$ i $R2$ dobrano tak, aby napięcie referencyjne $V_{ref} = V_{min}$, korzystając ze wzoru na dzielnik napięcia:

$$V_{ref} = V_{min} = \frac{R2}{R1 + R2} * V_{DD}$$


gdzie $V_{DD} = 3.3V$ dla wykorzystywanej technologii.

Poniżej przedstawiono schemat części wyjściowej przetwornika:




Rys. 5.2: Schemat części wyjściowej przetwornika cyfrowo-analogowego.

Wykonano symulacje shematową typu transient dla całego układu, podając na wejście przetwornika sygnał cyfrowy o okresie $T_{LSB} = 20\mu s$.



Rys. 5.3: Zależność napięcia wyjściowego DAC od czasu dla symulacji shematowej oraz zależność napięcia wyjściowego od cyfrowego stanu wejścia.

Dokonano również analizy wyjścia przetwornika w trakcie zmiany stanu wejścia (“szumy” na powyższym wykresie).




Rys. 5.4: Charakterystyka punktu przełączania stanów

Informacja

Oscylacje są spowodowane niestabilnością wzmacniacza operacyjnego i w trakcie projektu zostały częściowo wyeliminowane doбором pojemności sprzężenia zwrotnego. Obecny stan jest akceptowalny w kontekście niniejszego projektu.

Wykonano layout przetwornika korzystając z narzędzie Layout XL:




Rys. 5.5: Layout przetwornika cyfrowo-analogowego.

Następnie stworzono ekstrakt z layout'u i powturzono symulacje otrzymując następujące wyniki:


Ważne

Z powodu podejrzanego błędu w ekstraktorze, ekstrakcji dokonano uwzględniając **wyłącznie pojemności pasożytnicze* (tzw. "C only"). Przy próbie ekstrakcji uwzględniającej opory, układ przestawał działać.



Rys. 5.6: Zależność napięcia wyjściowego DAC od czasu dla symulacji po ekstrakcji oraz zależność napięcia wyjściowego od cyfrowego stanu wejścia.

Poniższy wykres przedstawia analizę napięcia wyjściowego przetwornika przy zmianie stanu wejściowego:



Rys. 5.7: Charakterystyka punktu przełączania stanów w symulacji po ekstrakcji.