# myfpga

Release 2.94

Guillermo Díez-Señorans

# **CONTENTS:**

1	myfp	myfpga package				
	1.1	Submodules	1			
1.2 myfpga.fabric module						
	1.3	3 myfpga.interfaz_pcps module				
	1.4	.4 myfpga.ring_osc module				
		1.4.1 Variables:	2			
		1.4.2 Parámetros:	3			
		1.4.3 Parámetros:	3			
		1.4.4 Parámetros:	4			
		1.4.5 Parámetros:	5			
		1.4.5.1 Parámetros:	5			
		1.4.5.2 Parámetros:	6			
		1.4.5.3 Parámetros:	7			
		1.4.6 Parameters	8			
		1.4.7 Returns	8			
		1.4.8 See Also	8			
		1.4.9 Notes	8			
		1.4.10 References	9			
		1.4.11 Examples	9			
		1.4.12 Parámetros:	9			
	1.5		10			
	1.0		10			
			11			
			11			
			11			
			11			
			11			
	1.6	1	12			
	1.0	Wiodule contents	1 4			
2	Indic	ces and tables	15			
Ρv	thon I	Module Index	17			

**CHAPTER** 

ONE

## **MYFPGA PACKAGE**

### 1.1 Submodules

# 1.2 myfpga.fabric module

Este módulo contiene una lista de algunos recursos relacionados con la estructura interna de la FPGA; estas cantidades son invariantes (no se modifican durante la ejecución de un programa).

# 1.3 myfpga.interfaz\_pcps module

```
myfpga.interfaz_pcps.bitstr_to_bytestr(bitstr_in, bitstr_width)
```

Toma una lista de bits (bitstr\_in) de tamaño 'bitstr\_width' y la convierte a una lista de bytes del tamaño mínimo necesario para alojar la entrada.

```
myfpga.interfaz_pcps.bitstr_to_int(entrada)
```

Convierte una lista de bits en su correspondiente numero decimal (entero)

```
myfpga.interfaz_pcps.bytestr_to_bitstr(bytestr, bitstr_width)
```

Toma una lista de bytes y los aloja en una lista de bits de tamaño 'bitstr\_width'. Si 'bitstr\_width' es insuficiente, la lista de bits se truncará.

```
myfpga.interfaz_pcps.bytestr_to_int(entrada)
```

Convierte una lista de bytes en su correspondiente numero decimal (entero)

```
myfpga.interfaz_pcps.calc(serialport, buffer_out_width)
```

Esta funcion dispara un ciclo RDY->CALC->PRINT->RDY a una fsm conectada a traves de 'serialport' y devuelve un bitstr de tamaño 'buffer\_out\_width'

```
myfpga.interfaz_pcps.int_to_bitstr(entrada)
```

Esta funcion convierte un numero 'entrada' en un bitstr (i.e. en su representacion en base 2). Como siempre, el numero mas a la dcha del bitstr (result[0]) es el menos significativo

```
myfpga.interfaz_pcps.int_to_bytestr(entrada)
```

Esta funcion convierte un numero 'entrada' en un bytestr (i.e. en su representacion en base 256). Como siempre, el numero mas a la dcha del bytestr (result[0]) es el menos significativo

```
myfpga.interfaz_pcps.print_bitstr(bitstr_in)
```

```
myfpga.interfaz_pcps.print_bytestr(bytestr in)
```

```
myfpga.interfaz_pcps.receive_bytestr(serialport, bytestr_size)
```

Recibe 'bytestr\_size' bytes a traves del puerto serie 'serialport'

```
myfpga.interfaz_pcps.receive_u32(serialport)
```

Esta funcion implementa un bucle para leer 4 bytes del puerto serie 'serialport', y los devuelve en formato u32 (entero). Si no habia datos en el buffer de entrada a la hora de llamar a la funcion devuelve -1

```
myfpga.interfaz_pcps.receive_u8(serialport)
```

Esta funcion implementa un bucle para leer 1 byte del puerto serie 'serialport', y devuelve dicho byte en formato u8 (un numero entre 0 y 255). Si no habia datos en el buffer de entrada a la hora de llamar a la funcion devuelve -1

```
myfpga.interfaz_pcps.resize_array(array_old, array_size)
```

Esta funcion toma un array\_old de tamano arbitrario y transfiere los caracteres a un array de tamano nbits, empezando por el caracter menos significativo (a la dcha.). Si nbits no es suficiente para contener todo el array\_old, la salida estara truncada. Si nbits es excesivo para contener array\_old, los huecos que sobren se rellenan con ceros

```
myfpga.interfaz_pcps.scan(serialport, bitstr_in, buffer_in_width)
```

Esta funcion dispara un ciclo RDY->SCAN->RDY a una fsm conectada a traves de 'serialport' y sube un bitstr de tamaño 'buffer\_in\_width'

```
myfpga.interfaz_pcps.send_bytestr(serialport, bytestr out)
```

Envía 'bytestr\_out' bytes a traves del puerto serie 'serialport'

```
myfpga.interfaz_pcps.send_u8(serialport, number)
```

Esta funcion envia un numero en formato u8 a traves de 'serialport'. Si 'number' es mayor que 256, se enviará el resto: number%256

# 1.4 myfpga.ring\_osc module

Este módulo contiene una serie de clases y funciones para implementar y medir una matriz de osciladores de anillo en FPGA, tanto estándar como de Galois.

```
class myfpga.ring_osc.Dominio(N_osc=10, x0=0, x1=inf, dx=1, y0=0, y1=inf, dy=1, directriz='y')

Bases: object
```

Este objeto contiene las localizaciones de un conjunto de osciladores dispuestos atendiendo a diversos parámetros geométricos. Si directriz=y, estos se colocan formando una matriz rectangular, la cual crece en dirección y en incrementos de dy. Cuando se alcanza el límite y1, la matriz se incrementa una cantidad dx en la dirección x, y vuelve a la coordenada y0. Si directriz=x, el comentario anterior se aplica substituyendo x <-> y.

#### 1.4.1 Variables:

osc\_coord : coordenadas de los osciladores.

help()

Ayuda de la clase 'Dominio'.

Bases: object

Objeto que contiene una matriz de osciladores de anillo de Galois.

#### gen\_garomatrix(out\_name='garomatrix.v')

Genera un diseño 'out\_name' en formato Verilog con la implementación de los dominios introducidos durante la inicialización del objeto. El principal uso de esta función es dentro de la función 'implement()'.

#### 1.4.2 Parámetros:

#### out name

[<string> (opcional)] Nombre del fichero de salida.

#### help()

Ayuda de la clase 'GaloisMatrix'.

Copia en el directorio 'self.projdir' todos los archivos necesarios para implementar una matriz de osciladores de anillo de Galois con medición del sesgo ("bias") y comunicación pc <-> microprocesador <-> FPGA.

#### 1.4.3 Parámetros:

#### projname

[<string>] Nombre del proyecto de Vivado.

#### projdir

[<string>] Directorio donde se creará el proyecto de Vivado y las fuentes (por defecto el directorio de trabajo actual).

#### njobs

[<int>] Número de núcleos que utiilizará Vivado paralelamente para la síntesis/implementación.

#### debug

[<bool>] Si "True", se implementará una matriz de divisores de reloj de frecuencia conocida, lo que permite depurar el diseño al conocer qué resultados deben salir.

#### files

[<bool>] Si "True", pinta los archivos necesarios para implementar la matriz en FPGA. Esta opción se puede desactivar (False) cuando queremos configurar un objeto tipo 'Romatrix' pero no vamos a implementarla físicamente (por ejemplo porque ya lo hemos hecho y solo queremos medir, o vamos a simularla sin realizarla).

#### board

[<string>] Placa de desarrollo utilizada en el proyecyo. Las opciones soportadas son: 'pynqz2', 'zybo', 'cmoda7\_15t' o 'cmoda7\_35t'.

#### qspi

[<bool>] Si "True", el flujo de diseño incluirá el guardado del bitstream en la memoria flash de la placa para que se auto-programe al encenderse.

#### routing

[<box|> ] Si "True", el flujo de diseño incluirá el cableado de los inversores después de la síntesis. Esto aumenta las probabilidades de que la herramienta haga un cableado idéntico, pero es recomendable comprobarlo. (NOTA: no tengo garantías de que esta opción sea del todo compatible con -qspi).

#### pblock

[<bool, por defecto False>] Si esta opción es 'True' se inserta la matriz en un pblock tal que el espacio dentro del bloque se excluye para toda lógica que no sea la propia matriz.

#### data\_width

[<int>] Esta opción especifica la anchura del canal de datos PS<->PL.

#### buffer out width

[<int>] Esta opción especifica la anchura de la palabra de respuesta (i.e., de la medida).

medir(puerto='/dev/ttyS1', osc=[0], pdl=[0], N\_rep=1, resol=14, poly=0, fdiv=9, bias=False, log=False, verbose=True, baudrate=9600)

Esta función mide la frecuencia de una matriz de osciladores de Galois 'GaloisMatrix', una vez esta ha sido implementado en FPGA. El resultado se devuelve como un objeto 'Tensor'.

#### 1.4.4 Parámetros:

#### puerto

[<string>] Esta opción especifica el puerto serie al que se conecta la FPGA.

#### osc

[<int o lista de int>] Lista de osciladores a medir.

#### pdl

[<int o lista de int>] Lista de PDL a medir.

#### N\_rep

[<int>] Número de repeticiones a medir.

#### resol

[<int>] log\_2 del número de ciclos de referencia a completar para dar por terminada la medida (por defecto 14, i.e.,  $2^14 = 16384$  ciclos).

#### poly

[<int>] Esta variable indica el índice del polinomio a medir.

#### fdiv

[<int>] log\_2 del factor de división menos uno, para el reloj de muestreo (por defecto 9, i.e.,  $2^{(9+1)}=1024$ ; cin f\_ref=100 MHz esto supone una frecuencia de muestre f\_s=97.65 kHz).

#### bias

[<bool>] Si se pasa esta opción como "True" el resultado se dará en tanto por 1.

#### log

[<bool>] Si se pasa "True" se escriben algunos datos a modo de log.

#### verbose

[<bool>] Si se pasa "True" se pinta una barra de progreso de la medida. Desactivar esta opción ("False") hace más cómodo utilizar esta función en un bucle.

#### baudrate

[<int>] Tasa de transferencia del protocolo serie UART PC<->PS. Debe concordar con el programa compilador en PS.

#### save(file\_name)

'Wrapper' para guardar objetos serializados con el módulo 'pickle'.

class myfpga.ring\_osc.GaloisRing(name, N\_inv, loc, bel=", pin=", pdl=False, poly=-1, inverted\_end=True)
Bases: object

Lista de elementos (LUT) que constituyen un oscilador de anillo de Galois junto con la información necesaria para su implementación en FPGA utilzando el software 'Vivado'.

#### Un anillo 'GaloisRing' consta de N\_inv+2 elementos:

. Inversor inicial. . N\_inv-1 elementos inversores/XNOR. . Inversor de salida. . flip-flop de muestreo.

#### help()

Ayuda de la clase 'GaloisRing'.

**class** myfpga.ring\_osc.**StdMatrix**(*N\_inv=3*, *dominios=<myfpga.ring\_osc.Dominio object>*, *bel=", pin=", pdl=False*)

Bases: object

Objeto que contiene una matriz de osciladores de anillo estándar.

#### 1.4.5 Parámetros:

#### N inv

[<int>] Número de inversores de cada oscilador.

#### dominios

[<objeto 'Dominio' o lista de estos>] Osciladores que forman la matriz. Se construye como una lista de objetos 'Dominio'. Si solo pasamos un dominio de osciladores podemos pasar un objeto 'Dominio', en lugar de una lista.

#### bel

[<caracter o lista de caracteres>] Dado que todos los anillos de la matriz son idénticos por diseño, esta opción es la misma que la aplicada para un solo oscilador (ver 'bel' en 'StdRing').

#### pin

[<cadena de caracteres o lista de cadenas>] Dado que todos los anillos de la matriz son idénticos por diseño, esta opción es la misma que la aplicada para un solo oscilador (ver 'pin' en 'StdRing').

#### pdl

[<box| cool, opcional, por defecto False>] Si 'True' se utilizan modelos LUT6 para los inversores, permitiendo utilizar 5 puertos para configurar el anillo mediante PDL. Si 'False' se utilizan modelos LUT1 para los inversores y LUT2 para el enable AND.

#### gen\_romatrix(out\_name='romatrix.v', debug=False)

Genera un diseño 'out\_name' en formato Verilog con la implementación de los dominios introducidos durante la inicialización del objeto. El principal uso de esta función es dentro de la función 'implement()'.

#### 1.4.5.1 Parámetros:

#### out name

[<string> (opcional)] Nombre del fichero de salida.

#### debug

[<box|> (opcional)] Flag que indica si se debe geenrar un diseño de depuración en lugar de una verdadera matriz de osciladores de anillo. En el diseño de depuración se substituye cada anillo por un divisor de reloj de frecuencia conocida, lo que permite depurar la interfaz de medida.

#### help()

Ayuda de la clase 'StdMatrix'.

**implement**(projname='project\_romatrix', projdir='.', njobs=4, debug=False, files=True, board='pynqz2', qspi=False, routing=False, pblock=False, data\_width=32, buffer\_out\_width=32, f\_clock=100)

Copia en el directorio 'self.projdir' todos los archivos necesarios para implementar una matriz de osciladores de anillo con medición de la frecuencia y comunicación pc <-> microprocesador <-> FPGA.

#### 1.4.5.2 Parámetros:

#### projname

[<string>] Nombre del proyecto de Vivado.

#### projdir

[<string>] Directorio donde se creará el proyecto de Vivado y las fuentes (por defecto el directorio de trabajo actual).

#### njobs

[<int>] Número de núcleos que utilizará Vivado paralelamente para la síntesis/implementación.

#### debug

[<bool>] Si "True", se implementará una matriz de divisores de reloj de frecuencia conocida, lo que permite depurar el diseño al conocer qué resultados deben salir.

#### files

[<box|>] Si "True", pinta los archivos necesarios para implementar la matriz en FPGA. Esta opción se puede desactivar (False) cuando queremos configurar un objeto tipo 'Romatrix' pero no vamos a implementarla físicamente (por ejemplo porque ya lo hemos hecho y solo queremos medir, o vamos a simularla sin realizarla).

#### board

[<string>] Placa de desarrollo utilizada en el proyecyo. Las opciones soportadas son: 'pynqz2', 'zybo', 'cmoda7\_15t' o 'cmoda7\_35t'.

#### qspi

[<bool>] Si "True", el flujo de diseño incluirá el guardado del bitstream en la memoria flash de la placa para que se auto-programe al encenderse.

#### routing

[<box|>] Si "True", el flujo de diseño incluirá el cableado de los inversores después de la síntesis. Esto aumenta las probabilidades de que la herramienta haga un cableado idéntico, pero es recomendable comprobarlo. (NOTA: no tengo garantías de que esta opción sea del todo compatible con -qspi).

#### pblock

[<bool, por defecto False>] Si esta opción es 'True' se inserta la matriz en un pblock tal que el espacio dentro del bloque se excluye para toda lógica que no sea la propia matriz.

#### data width(dw)

[<int>] Esta opción especifica la anchura del canal de datos PS<->PL.

#### buffer out width(bow)

[<int>] Esta opción especifica la anchura de la palabra de respuesta (i.e., de la medida).

#### f\_clock

[<int>] Frecuencia del reloj del diseño (en MHz).

**medir**(puerto='/dev/ttyS1', osc=[0], pdl=[0], N\_rep=1, resol=17, f\_ref=False, log=False, verbose=True, baudrate=9600)

Esta función mide la frecuencia de una matriz de osciladores estándar 'StdMatrix', una vez esta ha sido implementado en FPGA. El resultado se devuelve como un objeto 'Tensor'.

#### 1.4.5.3 Parámetros:

#### puerto

[<string>] Esta opción especifica el puerto serie al que se conecta la FPGA.

OS

[<int o lista de int>] Lista de osciladores a medir.

#### pdl

[<int o lista de int>] Lista de PDL a medir.

#### N rep

[<int>] Número de repeticiones a medir.

#### resol

[<int>] log\_2 del número de ciclos de referencia a completar para dar por terminada la medida (por defecto 17, i.e.,  $2^17 = 131072$  ciclos).

#### f ref = <real>

Frecuencia del reloj de referencia. Si se proporciona este valor, el resultado obtenido se devuelve en las mismas unidades en que se haya pasado este valor "f\_ref".

#### log

[<bool>] Si se pasa "True" se escriben algunos datos a modo de log.

#### verbose

[<bool>] Si se pasa "True" se pinta una barra de progreso de la medida. Desactivar esta opción ("False") hace más cómodo utilizar esta función en un bucle.

#### baudrate

[<int>] Tasa de transferencia del protocolo serie UART PC<->PS. Debe concordar con el programa compilador en PS.

```
save(file_name)
```

'Wrapper' para guardar objetos serializados con el módulo 'pickle'.

#### **class** myfpga.ring\_osc.**StdRing**(name, N\_inv, loc, bel=", pin=", pdl=False)

Bases: object

Lista de elementos (LUT) que constituyen un oscilador de anillo estándar junto con la información necesaria para su implementación en FPGA utilzando el software 'Vivado'.

#### Un anillo 'StdRing' consta de N\_inv+1 elementos:

. Puerta AND. . N\_inv inversores.

#### help()

Ayuda de la clase 'StdRing'.

#### $myfpga.ring_osc.clog2(N)$

Numero de bits necesarios para especificar 'N' estados.

#### myfpga.ring\_osc.load(file\_name)

'Wrapper' para la función 'load' del módulo 'pickle', que permite cargar un objeto guardado serializado de cualquier clase.

#### myfpga.ring\_osc.np\_normal()

normal(loc=0.0, scale=1.0, size=None)

Draw random samples from a normal (Gaussian) distribution.

The probability density function of the normal distribution, first derived by De Moivre and 200 years later by both Gauss and Laplace independently [2]\_, is often called the bell curve because of its characteristic shape (see the example below).

The normal distributions occurs often in nature. For example, it describes the commonly occurring distribution of samples influenced by a large number of tiny, random disturbances, each with its own unique distribution [2]\_.

**Note:** New code should use the *~numpy.random.Generator.normal* method of a *~numpy.random.Generator* instance instead; please see the random-quick-start.

#### 1.4.6 Parameters

loc

[float or array\_like of floats] Mean ("centre") of the distribution.

#### scale

[float or array\_like of floats] Standard deviation (spread or "width") of the distribution. Must be non-negative.

size

[int or tuple of ints, optional] Output shape. If the given shape is, e.g., (m, n, k), then m \* n \* k samples are drawn. If size is None (default), a single value is returned if loc and scale are both scalars. Otherwise, np.broadcast(loc, scale).size samples are drawn.

#### 1.4.7 Returns

out

[ndarray or scalar] Drawn samples from the parameterized normal distribution.

#### 1.4.8 See Also

#### scipy.stats.norm

[probability density function, distribution or] cumulative density function, etc.

random.Generator.normal: which should be used for new code.

#### 1.4.9 Notes

The probability density for the Gaussian distribution is

$$p(x) = \frac{1}{\sqrt{2\pi\sigma^2}} e^{-\frac{(x-\mu)^2}{2\sigma^2}},$$

where  $\mu$  is the mean and  $\sigma$  the standard deviation. The square of the standard deviation,  $\sigma^2$ , is called the variance.

The function has its peak at the mean, and its "spread" increases with the standard deviation (the function reaches 0.607 times its maximum at  $x + \sigma$  and  $x - \sigma$  [2]\_). This implies that normal is more likely to return samples lying close to the mean, rather than those far away.

#### 1.4.10 References

### 1.4.11 Examples

Draw samples from the distribution:

```
>>> mu, sigma = 0, 0.1 # mean and standard deviation
>>> s = np.random.normal(mu, sigma, 1000)
```

Verify the mean and the variance:

```
>>> abs(mu - np.mean(s))
0.0 # may vary
```

```
>>> abs(sigma - np.std(s, ddof=1))
0.1 # may vary
```

Display the histogram of the samples, along with the probability density function:

Two-by-four array of samples from the normal distribution with mean 3 and standard deviation 2.5:

```
myfpga.ring_osc.sim_romatrix(N_rep=1, N_pdl=1, N_osc=1, std_rep=1, std_pdl=10, std_osc=100)
```

Esta función proporciona un simulador naíf de una matriz de celdas; reproduce las medidas de una instancia para un número de repeticiones (N\_rep), pdl (N\_pdl) y celdas (N\_osc), así como ajustar las desviaciones estándar de cada proceso. El comportamiento estándar es:

```
std_rep<std_pdl<std_osc
```

La función genera los valores aleatorios como una distribución normal, pero luego los escala para devolver siempre valores enteros positivos.

#### 1.4.12 Parámetros:

#### N\_rep

[<int, opcional, por defecto 1>] Número de repeticiones simuladas.

#### N\_pdl

[<int, opcional, por defecto 1>] Número de PDL simulados.

#### N osc

[<int, opcional, por defecto 1>] Número de celdas simuladas.

#### std\_rep

[<float, opcional, por defecto 1.0>] Desviación estándar de una misma celda, para un mismo PDL entre medidas sucesivas.

```
std_pdl
    [<float, opcional, por defecto 10.0>] Desviación estandar de una misma celda entre distintos PDL
std_osc
    [<float, opcional, por defecto 100.0>] Desviación estándar entre distintas celdas.
```

# 1.5 myfpga.sim\_lut module

```
class myfpga.sim_lut.LUT3(config_ram, func_pot, O, 10='x', 11='x', 12='x', umbral=0.5, mu=0, sigma=0)
    Bases: object

class myfpga.sim_lut.MODULO(luts)

Bases: object

probe(name)

run(t0=0, t1=100, dt=1, waveform_in=False, out=False)

setw(name, value)

step()

class myfpga.sim_lut.WAVEFORM(x=False, names=[], waves=[])

Bases: object

myfpga.sim_lut.delayLineModel(expected_value, old_value, func_pot, mu=0, sigma=0)

myfpga.sim_lut.normal(loc=0.0, scale=1.0, size=None)
```

Draw random samples from a normal (Gaussian) distribution.

The probability density function of the normal distribution, first derived by De Moivre and 200 years later by both Gauss and Laplace independently [2]\_, is often called the bell curve because of its characteristic shape (see the example below).

The normal distributions occurs often in nature. For example, it describes the commonly occurring distribution of samples influenced by a large number of tiny, random disturbances, each with its own unique distribution [2]\_.

**Note:** New code should use the *~numpy.random.Generator.normal* method of a *~numpy.random.Generator* instance instead; please see the random-quick-start.

#### 1.5.1 Parameters

loc

[float or array\_like of floats] Mean ("centre") of the distribution.

scale

[float or array\_like of floats] Standard deviation (spread or "width") of the distribution. Must be non-negative.

size

[int or tuple of ints, optional] Output shape. If the given shape is, e.g., (m, n, k), then m \* n \* k samples are drawn. If size is None (default), a single value is returned if loc and scale are both scalars. Otherwise, np.broadcast(loc, scale).size samples are drawn.

#### 1.5.2 Returns

out

[ndarray or scalar] Drawn samples from the parameterized normal distribution.

#### 1.5.3 See Also

#### scipy.stats.norm

[probability density function, distribution or] cumulative density function, etc.

random.Generator.normal: which should be used for new code.

#### 1.5.4 Notes

The probability density for the Gaussian distribution is

$$p(x) = \frac{1}{\sqrt{2\pi\sigma^2}} e^{-\frac{(x-\mu)^2}{2\sigma^2}},$$

where  $\mu$  is the mean and  $\sigma$  the standard deviation. The square of the standard deviation,  $\sigma^2$ , is called the variance.

The function has its peak at the mean, and its "spread" increases with the standard deviation (the function reaches 0.607 times its maximum at  $x + \sigma$  and  $x - \sigma$  [2]\_). This implies that normal is more likely to return samples lying close to the mean, rather than those far away.

#### 1.5.5 References

#### 1.5.6 Examples

Draw samples from the distribution:

```
>>> mu, sigma = 0, 0.1 # mean and standard deviation
>>> s = np.random.normal(mu, sigma, 1000)
```

Verify the mean and the variance:

```
>>> abs(mu - np.mean(s))
0.0 # may vary
```

```
>>> abs(sigma - np.std(s, ddof=1))
0.1 # may vary
```

Display the histogram of the samples, along with the probability density function:

Two-by-four array of samples from the normal distribution with mean 3 and standard deviation 2.5:

myfpga.sim\_lut.numDerivative(func, x, eps=1e-10)

```
myfpga.sim_lut.random(size=None)
```

Return random floats in the half-open interval [0.0, 1.0). Alias for *random\_sample* to ease forward-porting to the new random API.

### 1.6 Module contents

```
class myfpga.FlipFlop(name, loc, w_out, w_clock, w_in, bel=")
    Bases: object
    Modelo de FPGA-FF.
```

impl()

Esta función devuelve un 'string' que contiene el código en lenguaje Verilog necesario para implementar el FF inicializado.

class myfpga.Lut1(name, init, loc, w\_out, w\_in, bel=", pin=")

Bases: object

Modelo de FPGA-LUT de 1 entrada.

impl()

Esta función devuelve un 'string' que contiene el código en lenguaje Verilog necesario para implementar la LUT inicializada.

class myfpga.Lut2(name, init, loc, w\_out, w\_in, bel=", pin=")

Bases: object

Modelo de FPGA-LUT de 2 entradas.

impl()

Esta función devuelve un 'string' que contiene el código en lenguaje Verilog necesario para implementar la LUT inicializada.

class myfpga.Lut3(name, init, loc, w\_out, w\_in, bel=", pin=")

Bases: object

Modelo de FPGA-LUT de 3 entradas.

impl()

Esta función devuelve un 'string' que contiene el código en lenguaje Verilog necesario para implementar la LUT inicializada.

class myfpga.Lut4(name, init, loc, w\_out, w\_in, bel=", pin=")

Bases: object

Modelo de FPGA-LUT de 4 entradas.

impl()

Esta función devuelve un 'string' que contiene el código en lenguaje Verilog necesario para implementar la LUT inicializada.

class myfpga.Lut6(name, init, loc, w\_out, w\_in, bel=", pin=")

Bases: object

Modelo de FPGA-LUT de 6 entradas.

impl()

Esta función devuelve un 'string' que contiene el código en lenguaje Verilog necesario para implementar la LUT inicializada.

1.6. Module contents

# **CHAPTER**

# TWO

# **INDICES AND TABLES**

- genindex
- modindex
- search

# **PYTHON MODULE INDEX**

### m

myfpga, 12
myfpga.fabric, 1
myfpga.interfaz\_pcps, 1
myfpga.ring\_osc, 2
myfpga.sim\_lut, 10