Projeto Final de Laboratório de Sistemas Digitais

Gabriel Matheus

Departamento de Engenharia Elétrica
Universidade de Brasília
Brasília, Brasil
17/0103498
shudugen2@gmail.com

Gabriel Moretto

Departamento de Engenharia Elétrica Universidade de Brasília Brasília, Brasil 15/0154917 gabrielmorettopyh@yahoo.com.br

Guilherme Braga Pinto

Departamento de Engenharia Elétrica Universidade de Brasília Brasília, Brasil 17/0162290 guib545@aluno.unb.br

Resumo—Este relatório tem como objetivo constatar categoricamente o que foi pedido, mostrando a elaboração em VHDL com o uso do ISE Webpack do controlador Myca-2, conjuntamente à sua aplicação na simulação de uma máquina de refrigerantes análoga à máquina feita em experimentos anteriores. Acomapnha-se representações visuais do projeto como um todo.

I. INTRODUCÃO

Vimos em anos recentes os grandes avanços de sistemas computadorizados, com a tendência cada vez maior à diminuição do tamanho dos componentes usados no dia-a-dia. Já fazem décadas que a resolução de problemas está cada vez mais relacionada à buscar-se uma solução em um nível lógico de grande complexidade, no lugar de se buscar uma solução de "força bruta". Este trabalho tem como foco um determido controlador, implementado em grupo.

Um controlador pode ter sua definição resumida por ser um software ou aparelho que processa diretamente o fluxo de dados entre duas entidades [1]. Podem ser microchips, placas ou outros hardwares que fornecem o controle de um dado periférico. O objetivo primário deste trabalho é desenvolver um controlador quer possa ser programado e reutilizado futuramente, simulando-o como uma entidade escrita em VHDL (VHSIC Hardware Description Language).




Figura 1. Esquemático de entradas e saídas do Myca-2

II. O QUE É UM CONTROLADOR QUAL É O USO DO MYCA-2?

Um dispositivo microprocessado como descrito anteriormente deve facilmente implementar um dado problema, baseando-se, por exemplo, em um diagrama de estados (onde cada estado pode ser adaptado para satisfazer uma condição para a progressão do projeto, tal condição podendo ser implementada pelo controlador). Em cima disso, cria-se uma lógica associando cada estado à condição que correlaciona a sua condição de avanço na lógica. Ou seja, descreve-se categoricamente o problema usando as ferramentas disponibilizadas pelo controlador.

O Myca-2 apresenta uma tabela de funcionamento como a mostrada abaixo. Com um clock, o controlador lê o Operation Code (Opcode, atrelado à um mnemônico específico), que definirá a operação a ser feita. Existem diferentes combinações, por exemplo, se contar um estado para o estado seguinte caso uma condição seja satisfeita, ou um branch ocorrerá. A entrada Branch Adress (braddr) informa o novo estado para o qual o controlador irá se dirigir caso este seja o caso, e a entrada de Flag mostra a qual condição se deve satisfazer para que dada operação ocorra. O diferencial deste controlador em comparação à sua versão mais simples é a possibilidade de se "pular para uma sub-rotina", o que explica os últimos estados de sua tabela, assim como a entrada Jam Adress (jaddr). A saída "Q"do controlador nos informa seu estado atual. A entrada de flag deve ser combinada com um Mux para que o uso do controlador seja abrangente [2].

Tabela I Instruções implementadas pelo Myca-2

Mnemônico	Operação caso Flag = 0	Operação caso Flag = 1
HIC	Mantém estado atual	Incrementa estado
HBC	Mantém estado atual	Executa branch
IBC	Incrementa estado	Executa branch
IUC	Incrementa estado	Incrementa estado
BUC	Executa branch	Executa branch
BSR	Incrementa estado	Executa branch para sub-rotina
RSR	Executa branch	Vai para o topo de pilha
LJA	Incrementa estado	Executa branch para jam Address

III. COMO FUNCIONA O MYCA-2 (MYCA2.VHD)

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;
entity myca2 is
    Port (
        clk: in STD_LOGIC;
```

```
clr: in STD_LOGIC;
                                                 Port (
                                                     updown : in STD_LOGIC;
        flag : in STD_LOGIC;
        opcode : in
                                                     clr : in STD_LOGIC;
        STD_LOGIC_VECTOR (3 downto 0);
                                                     en : in STD_LOGIC;
        braddr : in
                                                     clk : in STD_LOGIC;
        STD_LOGIC_VECTOR (7 downto 0);
                                                     lkd : in STD_LOGIC;
                                                     D : in
        jaddr : in
        STD_LOGIC_VECTOR (7 downto 0);
                                                     STD LOGIC VECTOR(7 downto 0);
                                                     off : out STD_LOGIC;
        Q : out
        STD_LOGIC_VECTOR (7 downto 0));
                                                         : out
end myca2;
                                                     STD_LOGIC_VECTOR(7 downto 0)
                                                     );
architecture logic of myca2 is
                                             end component;
component MUX4_8 is
                                             signal Cout_Full_Adder, off_f: STD_LOGIC;
port (
                                             signal deco_in_f:
                                             STD_LOGIC_VECTOR (3 downto 0);
  D0: in STD_LOGIC_VECTOR(7 downto 0);
                                             signal deco_out_f:
  D1: in STD_LOGIC_VECTOR(7 downto 0);
                                             STD_LOGIC_VECTOR (6 downto 0);
  D2: in STD_LOGIC_VECTOR(7 downto 0);
                                             signal Out_Contador_up_down,
  D3: in STD_LOGIC_VECTOR(7 downto 0);
                                             Out_FullAdder: STD_LOGIC_VECTOR (7 downto 0);
  S1: in STD_LOGIC_VECTOR(1 downto 0);
                                             signal Out_stack,
  Y1: out STD_LOGIC_VECTOR(7 downto 0));
                                             Out_MUX: STD_LOGIC_VECTOR (7 downto 0);
                                             signal entrada_mux: STD_LOGIC_VECTOR (1 downto 0);
end component;
                                             begin
component FullAdder_8bits is
  Port (
                                             deco_in_f(0) <= opcode(0);</pre>
    A, B : in std_logic_vector(7 downto 0); deco_in_f(1) <= opcode(1);
    cin : in std logic;
                                             deco_in_f(2) <= flag;</pre>
    S : out std_logic_vector(7 downto 0);
    cout : out std_logic
                                             entrada_mux(0) <= deco_out_f(3);</pre>
                                             entrada_mux(1) <= deco_out_f(4);</pre>
    );
end component;
component opcodeDecoder is
                                             U0: opcodeDecoder port map ( deco_in_f,
    Port (
                                             deco_out_f);
           deco_in : in
           STD_LOGIC_VECTOR (3 downto 0); U1: FullAdder_8bits port map("00000000",
                                             Out_Contador_up_down, deco_out_f(0),
           deco_out : out
           STD_LOGIC_VECTOR (6 downto 0)); Out_FullAdder, Cout_Full_Adder);
end component;
                                             U2: stack port map(clk, clr,
component stack is
                                             deco_out_f(2 downto 1),
  port
                                             Out_FullAdder, Out_stack);
  (
  clk_2: in std_Logic;
                                             U3: MUX4_8 port map(jaddr, jaddr,
  clr_2: in std_Logic;
                                             Out_stack, "00000000", entrada_mux,
  S_aux: in std_Logic_vector(1 downto 0);
                                             Out_MUX);
  A: in std_Logic_vector(7 downto 0);
  Q_aux: out std_Logic_vector(7 downto 0)
                                             U4: unidade_updown port map('0', clr,
                                             deco_out_f(5), clk, deco_out_f(6),
  );
                                             Out_MUX, off_f, Out_Contador_up_down);
end component;
                                             Q <= Out_Contador_up_down;</pre>
component unidade_updown is
```

end logic;

IV. MÁQUINA DE REFRIGERANTE COM O MYCA-2

Desenvolvemos, após a elaboração geral do Myca-2, a máquina de refrigerantes que foi préviamente implementada em sala de aula. Esta é uma Máquina de Moore, ou seja, de estados finitos. As saídas dadas ao usuário são definidas unicamente pelo estado no qual a máquina se encontra, diferente de uma Máquina de Mealy [2].

A grande responsabilidade da máquina é contar uma determinada entrada, e quando dada condição for aceita, retornar uma flag. Esta operação é representada pela contagem de moedas do programa. Se a contagem não chega em seu objetivo (30 centavos), espera-se mais moedas. Se há exatamente 30 moedas, retornamos o refrigerante para o consumidor. Se o preço do refirgerante é ultrapassado, existe uma tratamento para converter este valor em um troco.

Tabela II REPRESENTAÇÃO DOS INPUTS E DOS OUTPUTS DA MÁQUINA DE REFRI

Varíavel	Responsabilidade
Moeda adicionada	Input
Moeda Retirada	Input
S=20 e S>30	Input
Refrigerante retirado	Input
Clear	Input
Clear Contador	Output
Troco	Output
Returna moeda	Output
Indicador de disponibilidade do Refrigerante	Output
Somar	Output
Load	Output

A. Diagrama de Estados

Em complemento ao diagrama, há a tabela de definição da transição dos estados, que define a condição para que cada operação seja implementada (flag para que seja feita a contagem e o endereço para qual se destina um branch.

Tabela III Operações da Máquina de Refrigerantes

Estado	Instrução	Saída
A	HIC se CP = 1	Não há
В	HIC se $CP' = 1$	Não há
C	IBC se $S < 30 = 1$	Não há
D	BSR se $(S=30)' = 1$	Não há
E	HIC se $PDR = 1$	DP = 1
F	BUC	CA = 1
G	HIC se $CR = 1$	RN = 1
Н	IUC	DA = 1
I	HBC se $CR' = 1$	Não há
J	RSR se $(S=30) = 1$	Não há

A string a qual a ROM (read only memory) representa, em ordem: o código da operação a ser implementada, o endereço do Mux o qual repassará a flag, o branch address para operações onde há a necessidade e as saídas.




Figura 2. Diagrama de estados da Máquina de Refrigerantes, com foco em mostrar as instruções usadas do controlador

Tabela IV O que está escrito na ROM para o funcionamento da Máquina de Refrigerantes

Estado atual	Saída respectiva da ROM
A	00000000000000001000
В	00000100000000000100
C	100011000000000000000
D	10101000000110000000
E	0001010000000000000001
F	01100000000000100000
G	000110000000000000010
Н	01000000000000010000
I	000111000000000000000
J	11010000000110000000

B. Conteúdo da ROM

library IEEE;

V. COMO FUNCIONA A MÁQUINA DE REFRIGERANTE

A. Top Module (Maquina $_Refri.vhd$)

```
MOEDA_ACK :
                                                Port ( clk_7seq : in STD_LOGIC;
        in STD_LOGIC;
                                                    rst : in std_logic;
        MOEDA_RETIRADA : in STD_LOGIC;
                                                     input_1 : in
        REFRI_RETIRADO : in STD_LOGIC;
                                                     STD_LOGIC_VECTOR (3 downto 0);
        RETURN_COIN : out STD_LOGIC;
                                                     input_2 : in
        REFRI_DISPONIVEL: out STD_LOGIC;
                                                     STD_LOGIC_VECTOR (3 downto 0);
                                                     input_3 : in
                output_7seg :
                out STD LOGIC VECTOR (6 downto 0);
                                                    STD LOGIC VECTOR (3 downto 0);
                output_an :
                                                     input_4 : in
                out STD LOGIC VECTOR (3 downto 0)
                                                     STD_LOGIC_VECTOR (3 downto 0);
                                                     output_7seg :
                );
                                                     out STD_LOGIC_VECTOR (6 downto 0);
end Maquina_Refri;
                                                     output an :
                                                     out STD LOGIC VECTOR (3 downto 0));
architecture logic of Maquina_Refri is
                                            end component;
component somador_reg is
                                            component comp4bit is port(
    Generic( n : integer := 4
                                              a, b : in std_logic_vector(3 downto 0);
                                                agtbin, aegbin,
   Port ( clk : in STD_LOGIC;
                                                altbtin : in std_logic;
        clr : in STD_LOGIC;
                                                agtbout, aeqbout,
        en : in STD_LOGIC;
                                                altbtout : out std_logic);
        A : in
                                            end component;
        STD_LOGIC_VECTOR (n-1 downto 0);
        B : in
                                            component myca2 is
        STD_LOGIC_VECTOR (n-1 downto 0);
                                                Port (
                                                    clk: in STD LOGIC;
        STD_LOGIC_VECTOR (n-1 downto 0));
                                                     clr: in STD_LOGIC;
                                                     flag : in STD_LOGIC;
end component;
                                                     opcode : in
component decoMoeda is
                                                     STD LOGIC VECTOR (3 downto 0);
   Port ( COIN_IN :
                                                     braddr : in
        in STD_LOGIC_VECTOR (1 downto 0);
                                                     STD_LOGIC_VECTOR (7 downto 0);
        DECOIN_OUT :
                                                     jaddr : in
        out STD_LOGIC_VECTOR (3 downto 0));
                                                     STD_LOGIC_VECTOR (7 downto 0);
end component;
                                                     Q : out
                                                     STD_LOGIC_VECTOR (7 downto 0));
                                                 end component;
component contador_74LS169 is
   Port ( clk : in STD_LOGIC;
        clr : in STD_LOGIC;
                                            component ROM is
        lkd : in STD_LOGIC;
        en : in STD LOGIC;
                                            port (
        up_down : in STD_LOGIC;
        D : in
                                            addr : in std logic vector(7 downto 0);
        STD_LOGIC_VECTOR (3 downto 0);
                                            d_out : out std_logic_vector(19 downto 0) );
        o_f : out STD_LOGIC;
        Q : out
                                            end component;
        STD_LOGIC_VECTOR (3 downto 0));
end component;
                                            component flag_myca is
component deco7seg is
                                                port (
   Generic (clk_freq :
        integer := 100000000; -- 100MHz
                                               D0_F, D1_F,
       refresh_freq :
                                               D2_F, D3_F,
        integer := 30 -- 30Hz
                                                D4_F, D5_F,
    );
                                                D6_F, D7_F: in STD_LOGIC;
```

```
Sel_F: in
                                               U1: somador_req port map(clk, clr,
    STD_LOGIC_VECTOR(2 downto 0);
                                               SOMAR, Resul_Detc_Moeda ,
    S_M: out STD_LOGIC
                                               Res_contador_74LS169, ResSoma);
  );
                                               En_contador <= (LOAD_CNT or</pre>
                                               DEC_TROCO);
end component;
signal Resul Detc Moeda, ResSoma,
                                               clr contador <= (clr or CLR CONT);</pre>
Preco_Refri: STD_LOGIC_VECTOR (3 downto 0);
                                               U2: contador_74LS169 port map(clk,
                                               clr_contador, LOAD_CNT, En_contador,
signal Res_contador_74LS169:
STD_LOGIC_VECTOR (3 downto 0);
                                               '0', ResSoma, o_f, Res_contador_74LS169);
signal En contador,
                                               U3: comp4bit port map(Res_contador_74LS169,
                                               Preco_Refri, '0', '1', '0', agtbout,
clr_contador, o_f : STD_LOGIC;
                                               aeqbout, altbtout);
signal agtbout,
aeqbout, altbtout : STD_LOGIC;
                                               U4: flag_myca port map (MOEDA_ACK,
                                               not_moeda_ack, agtbout, altbtout,
signal CLR_CONT, DEC_TROCO,
                                               aeqbout, REFRI_RETIRADO, MOEDA_RETIRADA,
SOMAR, LOAD_CNT: STD_LOGIC;
                                               not_moeda_retirada, Sel_Flag, Out_Flag);
                                               U5: myca2 port map(clk, clr, Out_Flag,
                                               opcode_myca2, braddr_myca2,
signal braddr_myca2,
Out_myca2: STD_LOGIC_VECTOR(7 downto 0);
                                               "00000000", Out_myca2);
signal opcode myca2:
                                               U6: ROM port map(Out_myca2, Out_ROM);
STD_LOGIC_VECTOR(3 downto 0);
                                               REFRI_DISPONIVEL <= Out_ROM(0);</pre>
signal Sel Flag:
                                               RETURN COIN <= Out ROM(1);</pre>
STD LOGIC VECTOR(2 downto 0);
                                               LOAD CNT <= Out ROM(2);
                                               SOMAR <= Out_ROM(3);</pre>
signal Out_Flag: STD_LOGIC;
                                               DEC_TROCO <= Out_ROM(4);</pre>
                                               CLR_CONT <= Out_ROM(5);</pre>
signal Out_ROM:
STD_LOGIC_VECTOR(19 downto 0);
                                               --braddr_myca2 <= Out_ROM(13 downto 6);
signal display_braddr_myca2:
                                               braddr_myca2(7) \le Out_ROM(13);
STD_LOGIC_VECTOR(3 downto 0);
                                               braddr_myca2(6) <= Out_ROM(12);</pre>
                                               braddr_myca2(5) <= Out_ROM(11);</pre>
signal display_opcode:
                                               braddr_myca2(4) <= Out_ROM(10);</pre>
STD_LOGIC_VECTOR(3 downto 0);
                                               braddr_myca2(3) <= Out_ROM(9);</pre>
                                               braddr_myca2(2) <= Out_ROM(8);</pre>
                                               braddr_myca2(1) <= Out_ROM(7);</pre>
signal not moeda ack,
not_moeda_retirada: STD_LOGIC;
                                               braddr_myca2(0) <= Out_ROM(6);</pre>
begin
                                               --Sel_Flag <= Out_ROM(16 downto 14);
Preco_Refri <= "0110";</pre>
                                               Sel_Flag(2) <= Out_ROM(16);</pre>
not_moeda_ack <= not (MOEDA_ACK);</pre>
                                               Sel_Flag(1) \le Out_ROM(15);
not_moeda_retirada <=</pre>
                                               Sel_Flag(0) <= Out_ROM(14);</pre>
not (MOEDA_RETIRADA);
                                               --opcode_myca2 <= Out_ROM(19 downto 17);
U0 : decoMoeda port map (COIN,
Resul_Detc_Moeda);
                                               opcode_myca2(2) \le Out_ROM(19);
                                               opcode_myca2(1) <= Out_ROM(18);</pre>
```

```
opcode_myca2(0) \le Out_ROM(17);
display_braddr_myca2(3) <=</pre>
Out_myca2(3);
display_braddr_myca2(2) <=</pre>
Out_myca2(2);
display_braddr_myca2(1) <=</pre>
Out myca2(1);
display_braddr_myca2(0) <=</pre>
Out_myca2(0);
display_opcode(3) <= '0';</pre>
display_opcode(2) <= opcode_myca2(2);</pre>
display_opcode(1) <= opcode_myca2(1);</pre>
display_opcode(0) <= opcode_myca2(0);</pre>
U7: deco7seg port map(clk, clr,
Preco_Refri, Res_contador_74LS169,
display_braddr_myca2, display_opcode,
output_7seg, output_an);
```

end logic;

Os componenetes estão na página no Github, podendo ser acessado em um link no final do relatório.

VI. EQUEMÁTICOS EM RTL




Figura 3. RTL do Myca-2, visão externa para seu uso facilitado




Figura 4. RTL do Myca-2, visão interna de seus componentes



Figura 5. Exterior da Máquina de Refrigerantes




Figura 6. Interior da Máquina de Refrigerantes

VII. LINK PARA O TRABALHO NO GITHUB (COM OS CÓDIGOS E OS ESQUEMÁTICOS)

Clique neste parágrafo para ser redirecionado para o link, onde os esquemáticos originais estão armazenados, junto ao código completo. Usuário: therealguib545, no repositório: Lab-SD-Projeto-Final-1-2019

AGRADECIMENTOS

Agradecemos ao professor da matéria, Sergio Andres Pertuz Mendez, aos professores da matéria de Sistemas Digitais da UnB, aos nossos colegas do curso de Engenharia da Computação e do curso de Engenharia Elétrica.

REFERÊNCIAS

- [1] Margaret Rouse, What is a Controller?
- [2] John F. Wakerly, Digital Design: Principles and Practices