

Arquitetura e Organização de Computadores

5ª-feira

07h40-09h20

Sala: H204

AULA 10

MARIE: Memória.



Arquitetura e Organização de Computadores

5ª-feira

07h40-09h20

Sala: H204


AULA 10

Memória primaria / secundaria

Como já verificamos a **Memória principal ou primaria** é a memória **RAM** no qual todos os processos a utilizam e trocam informações com a CPU, quando a desligamos todo seu conteúdo é apagado (volátil).

Memória secundaria (HD, DVD, Pendriver, SD) armazena dados, quando desligamos o equipamento os dados não são perdidos

(não volátil)





Arquitetura e Organização de Computadores

5ª-feira

07h40-09h20

Sala: H204

AULA 10

Operações com a Memória Principal:

Leitura:

Um número (dado, endereço ou instrução) é copiado da memória em um dos registradores.

É uma operação não destrutiva (o mesmo número pode ser lido novamente).

Escrita:

Um número (dado, endereço ou instrução) é copiado de um dos registradores para a memória.

É uma operação destrutiva (o conteúdo da posição de memória é substituído pelo novo valor).

Unidade de transferência é a quantidade de bits que é transferida da memória em uma única operação de leitura ou escrita. O tamanho da célula poderia ser igual ao da palavra, e também à unidade de transferência, porém por razões técnicas e de custo, são frequentemente diferentes.



Encapsulamento

ECM 245


Arquitetura e Organização de Computadores

5ª-feira

07h40-09h20

Sala: H204

AULA 10



DIP



PGA

Tipo	Nº pinos
DIP (Dual In-Line Package) SIP (Single In-Line Package) ZIP (Zig-Zag In-Line Package)	5-64
SOIC (Small Outline Integrated Circuit) TSOP (Thin Small Outline Package) SSOP (Shrink Small Outline Package) TSSOP (Thin Shrink Small Outline Package) QSOP (Quarter-size Small Outline Package) VSOP (Very Small Outline Package)	8-32
LCC (Leaded Chip Carrier) PLCC (Plastic Leaded Chip Carrier) CLCC (Ceramic Leaded Chip Carrier)	16-200
FP (Flat Pack) QFP (Quad Flat Pack) PQFP (Plasic Quad Flat Pack) CQFP (Ceramic Quad Flat Pack) TQFP (Thin Quad Flat Pack) LQFP (Low profile Quad Flat Pack)	10-300
PGA (Pin Grid Array) PPGA (Plastic Pin Grid Array) CPGA (Ceramic Pin Grid Array)	68-500
BGA (Ball Grid Array)	>500



Arquitetura e Organização de Computadores

5ª-feira

07h40-09h20

Sala: H204

AULA 10

Organização (física) da memória:

A memória é organizada em uma matriz de **linhas** e colunas; Cada linha pode conter uma ou mais **posições de memória**; O acesso à memória (leitura ou escrita) é feito **linha a linha**; Cada **posição de memória** é identificada por seu **endereço**.

Palavra e célula

Palavra: é a unidade de informação do sistema CPU/MP que deve representar o valor de um número ou uma instrução de máquina. É comum encontrarmos sistemas com Palavras de 8 bits, 16 bits, 32 bits ou 64 bits. Célula não significa o mesmo que palavra; uma célula não necessariamente contém uma palavra.



Estrutura Interna Genérica da RAM

ECM 245


Arquitetura e Organização de Computadores

5ª-feira

07h40-09h20

Sala: H204

AULA 10



Uma Célula armazena um bit (FF)

O Registro é um conjunto de n Células

Cada Registro ocupa uma das m Posições de Memória

Cada Posição de Memória é acessada através de um Endereço (A)

O Endereço (A) é uma palavra de k bits tal que:

 $m = 2^k$



Barramentos de Comunicação

ECM 245


Arquitetura e Organização de Computadores

5ª-feira

07h40-09h20

Sala: H204

AULA 10



RDM - Registrador de Dados de Memória

REM - Registrador de Endereço de Memória

UC - Unidade de controle




Arquitetura e Organização de Computadores

5ª-feira

07h40-09h20

Sala: H204

AULA 10





Arquitetura e Organização de Computadores

5ª-feira

07h40-09h20


Sala: H204

AULA 10

Pinagem Genérica da RAM

A0~A_{k-1}: linhas de endereço capazes de endereçar "m" posições de memória.

D0~D_{n-1}: linhas de dados para leitura e escrita de dados na memória.



CS': Chip Select – habilita a operação da memória (ME')

RD': Read – deve ser ativada para indicar uma leitura (OE')

WR': Write – deve ser ativada para indicar escrita (não existe para ROM, PROM, EPROM)



Capacidade

ECM 245

Arquitetura e Organização de Computadores

5ª-feira

07h40-09h20

Sala: H204

AULA 10

A capacidade "C" de uma memória é dada em bits e pode ser obtida multiplicando-se o número de posições de memória "m" e número de bits por registro "n".

 $C = m \times n$

Exemplo: uma memória 1024x8 tem uma capacidade de 8192 bits

Exemplo: uma memória 2048x4 tem uma capacidade de 8192 bits



Arquitetura e Organização de Computadores

5ª-feira

07h40-09h20

Sala: H204

AULA 10

Exemplo

Representação de uma memória que possue registro n = 4 bits e m = 8 posições de memória

	D3	D2	D1	D0	.A2	A1,	ΑC
0	0	1	1	1	0	0	0
1	1	1	0	1	0	0	1
2	0	0	0	1	0	1	0
3	1	1	0	0	0	1	1
4	0	1	1	1	1	0	0
5	0	0	0	0	1	0	1
6	1	0	1	0	1	1	0
7	0	1	1	0	1	1	1

Se
$$m = 8$$
 então:

$$8 = 2^k$$

Tal que:

$$k = 3$$



Exemplo


ECM 245

Arquitetura e Organização de Computadores

5ª-feira

07h40-09h20

Sala: H204



	D3	D2	D1	D0	.Δ2	A1,	Δ0
0	0	1	1	1	0	0	0
1	1	1	0	1	0	0	1
2	0	0	0	1	0	1	0
3	1	1	0	0	0	1	1
4	0	1	1	1	1	0	0
5	0	0	0	0	1	0	1
6	1	0	1	0	1	1	0
7	0	1	1	0	1	1	1

AULA 10



Arquitetura e Organização de Computadores


5ª-feira

07h40-09h20


Sala: H204

AULA 10

Exemplo - Leitura



Exemplo - Escrita





Arquitetura e Organização de Computadores

5ª-feira


07h40-09h20

Sala: H204

AULA 10

Exemplo

Aumentar o número de bits por registro. A partir de memórias do tipo 8x4 obter um banco 8x8.





Arquitetura e Organização de Computadores

5ª-feira


07h40-09h20

Sala: H204

AULA 10

Exemplo

Aumentar o número de posições de memória. A partir de memórias do tipo 8x8 obter um banco 16x8.





Arquitetura e Organização de Computadores

5ª-feira


07h40-09h20

Sala: H204

AULA 10

Exemplo

Aumentar o número de bits por registro e o número de posições de memória. A partir de memórias do tipo 8x4 obter um banco 16x8.





Arquitetura e Organização de Computadores

5ª-feira


07h40-09h20


Sala: H204

AULA 10

Exemplo

Associar tipos diferentes de memória. Uma EPROM 8x8 e uma RAM 8x8, com a EPROM ocupando os endereços mais baixos.







Arquitetura e Organização de Computadores

5ª-feira


07h40-09h20


Sala: H204

AULA 10

Exemplo

Associar tipos diferentes de memória. EPROMs 8x8 e RAMs 8x8 para obter um banco de 8x8 de EPROM e 16x8 de ram, com a EPROM ocupando os endereços mais baixos.







Arquitetura e Organização de Computadores

5ª-feira

07h40-09h20

Sala: H204

AULA 10

Tempo de Acesso

Indica quanto tempo é necessário para que a memória realize uma operação de leitura, ou seja, quanto tempo leva para o dado ser transportado da célula de memória para o barramento de dados após uma dada posição ter sido endereçada.

Este tempo é expresso em:

ms (milissegundos = 10^{-3})

 μ s (microssegundos = 10^{-6})

ns (nanossegundos = 10^{-9})

O Tempo de Acesso serve por exemplo para medir quanto tempo a ação "buscar a próxima instrução na memória" vai demorar



Arquitetura e Organização de Computadores

5ª-feira

07h40-09h20

Sala: H204

AULA 10

Um módulo de memória com tempo de acesso de 10 ns opera com um clock de 100 MHz (1/10ns, pois clock=1/tempo de acesso). É importante lembrar que este clock é específico para o acesso à memória RAM. O processador costuma trabalhar com outro clock, chamado de clock da CPU.

SDRAM (wide channel - 64 bits) - 8 bytes x 100 MHz = 800 Mbyte/s

DDR – SDRAM (Double Data Rate) Dois acessos a cada ciclo de relógio 8 bytes x $2 \times 100 \text{ MHz} = 1.600 \text{ Mbyte/s}$

RAMBUS (narrow channel - 16 bits) Internamente 128 bits (16 bytes) a 100 MHz Externamente 16 bits a 800 MHz 2 bytes x 800 MHz = 1.600 Mbytes/s 2 canais : 3.200 Mbyte/s



Arquitetura e Organização de Computadores

5ª-feira

07h40-09h20

Sala: H204

AULA 10

Paridade

A paridade é um método de verificação de erros de memória que apenas indica que houve um erro. Ela não é capaz de corrigi-lo. Quando se usa paridade em um módulo de memória, um bit extra é armazenado na memória a cada byte (8 bits), ou seja, a "célula" de memória passa a ter 9 bits ao invés de apenas 8. Existem dois tipos de paridade: paridade par e paridade ímpar.

ECC (Error Correction and Control)

O ECC é o método de verificação de integridade de dados mais usado atualmente. A grande diferença entre o ECC e a paridade é que com a técnica ECC podemos verificar e corrigir erros de 1 bit. Com uso de memórias com ECC, erros em um só bit são corrigidos de forma automática, sem que o usuário saiba que eles ocorreram. Dependendo da forma de que o controlador de memória for implementado, podemos também detectar os raríssimos erros em mais de um bit. Mas, neste caso, a técnica ECC não vai conseguir corrigi-los.



Arquitetura e Organização de Computadores

5ª-feira 07h40-09h20

Sala: H204

AULA 10

Exercícios

- 1) Projetar um banco de memórias RAM de 1024x8 a partir de memórias 1024x4.
- 2) Projetar um banco de memórias de 2048x8 a partir de memórias 1024x8. .
- 3) Projetar um banco de memórias de 2048x8 a partir de memórias 1024x4. .
- 4) Projetar um banco de memórias com 1024x8 de EPROM e 1024x8 de RAM a partir de EPROMs de 512x8 e de RAMs de 512x8. A EPROM deve ocupar os endereços mais baixos.
- 5) Projetar um banco de memórias com 1024x8 de EPROM e 512x8 de RAM a partir de EPROMs de 512x8 e de RAMs de 512x8. A EPROM deve ocupar os endereços mais baixos.
- 6) Qual é a diferença, em termos de endereço, conteúdo e total de bits, entre as seguintes organizações de MP? Memória A 32K células de 8 bits cada; Memória B 16K células de 16 bits cada; Memória C 16K células de 8 bits cada;
- 7) Considere uma célula de memória com endereço hexadecimal "2C81" e que tem armazenado em seu conteúdo um valor igual a F5A, em hexadecimal. Qual deve ser o tamanho do REM e do RDM nesse sistema? Qual deve ser a máxima quantidade de bits que podem ser implementados nessa memória?