<IP_NAME> - Datasheet с пояснениями

Редакция шаблона 2.0 от 2026-10-26. Структура адаптирована по прикреплённым SGC77 и SGC67. Численные пределы и особенности их архитектур не переносятся на другие IP автоматически.

Поля <...> заполняются. Пояснения «Что указать / как получить» служат инструкцией автору; при выпуске компактного datasheet их можно вынести в методику. Для LDO используйте также `datasheet_LDO_template.md` и подробные карточки в `LDO_measurement_guide.md`.

1. Идентификация и история изменений

Что означает. Datasheet относится к конкретной реализации и конфигурации IP, а не ко всем ячейкам с похожим именем.

Как получить. Имя top cell сверить с `.SUBCKT`, GDS и LEF. PDK, metal stack и ревизию взять из зафиксированного релиза. Версию документа менять отдельно от версии IP. Электрического измерения здесь нет.

Поле	Заполняемое значение
IP ID / top cell	<IP_ID> / <TOP_CELL>
Тип / конфигурация	<тип блока> / <вариант питания, тока, trim, интерфейса>
Версия IP / редакция документа	<IP_VERSION> / <DOC_REV>
Статус	<draft / in_review / approved / obsolete>
Процесс / PDK / metal stack	<PROCESS> / <PDK_RELEASE> / <STACK>
Исходники / layout revision	<commit или ID выгрузки>
Уровень данных	<schematic / post_layout / silicon; указать по каждой строке результатов>
Автор / проверяющий / дата	<AUTHOR> / <REVIEWER> / <YYYY-MM-DD>

Редакция	Версия IP	Дата	Изменение и связанные результаты	Автор / review
<...>	<...>	<...>	<что изменилось; какие tests повторены>	<...>

2. Назначение, особенности и quick reference

Что указать. Функцию блока, предполагаемую нагрузку, состав самого IP и внешние зависимости: reference, bias, тактирование, capacitor/inductor, pad/ESD infrastructure. Не описывать внешний Bandgap как встроенный.

Как получить. Сопоставить схему и symbol, затем подтвердить каждую численную feature строкой характеристики и Run ID. Целевые характеристики подписать `target`.

Описание: <2-4 предложения>.

Краткий параметр	Значение / единица	Условия / ссылка
<Рабочее питание>	<...>	<домен, конфигурация; ID параметра>

Краткий параметр	Значение / единица	Условия / ссылка
<Рабочий выход / нагрузка / скорость>	<...>	<ID параметра>
<Потребление / точность / ключевая метрика>	<...>	<ID параметра>
<Внешний reference / bias / clock>	<...>	<требование к источнику>

3. Конфигурация IP

Что означает. Compile-time вариант ячейки и runtime программирование - разные вещи. Список вариантов семейства не является рабочим диапазоном одной реализации.

Как получить. Для каждого выбранного варианта сверить реальную схему и параметры netlist. Для runtime кода перебрать коды в DC или tran, проверив установившийся результат, default/reset code и допустимые переходы.

Опция	Выбранное значение	Влияние / как подтверждено
Питающие домены / device option	<...>	<допустимые уровни по PDK; тесты>
Аналоговый выход / диапазон токов	<...>	<фиксированный или программируемый>
Код / trim / reset value	<... или N/A>	<таблица code -> значение, условия>
Enable / shutdown output state	<...>	<Hi-Z, discharge, clamp; test ID>
PG / test bus / дополнительные выводы	<присутствуют или N/A>	<полярность, домен, ограничения>

4. Структурная схема и типовое включение

Что указать. Два разных рисунка: внутренние функциональные узлы и внешнее подключение. На типовой схеме показать все обязательные питания, земли, sense/reference/bias, внешнюю нагрузку и компоненты.

Как получить. Структурную схему проверить по реальной архитектуре. Типовое включение должно соответствовать работоспособному ADE testbench. Изображение не заменяет список соединений и значения компонентов.

Структурная схема: `figures/<block_diagram.svg>`.

Типовое включение: `figures/<application.png>`.

Подпись к каждому рисунку: <конфигурация, номинальные условия, версия; Run ID только если рисунок является результатом моделирования>.

5. Выводы и домены

Что означает. Домен - питание и земля, относительно которых определяются допустимые уровни вывода. Analog reference ground, substrate ground, digital ground и силовой возврат нельзя автоматически считать взаимозаменяемыми.

Как получить. Сверить symbol, .SUBCKT, CDL/PEX и LEF pin names. Направление bias current уточнить по реальному интерфейсу. Цифровые уровни проверить в соответствующем домене, состояние при power-off - отдельным тестом.

Вывод	Тип / направление	Домен	Назначение	Подключение / ограничения
<PIN>	<power, analog, digital; in/out/inout>	<supply / return>	<функция>	<уровень, default, floating, off-state>

Порядок .SUBCKT: <...>. Отсутствующие опциональные выводы обозначить N/A, не добавлять их по аналогии с чужим IP.

6. Функциональное поведение

Что указать. Normal/standby/shutdown, запуск, восстановление, программирование, защиты, PG и test modes, если они реализованы.

Как проверить. Tran с реальными конечными фронтами входов, достаточным временем установления и нагрузкой. Запускать обе последовательности изменения управляющих сигналов и существенные power sequences. Раздельно проверять EN startup и power-ramp startup.

Режим / переход	Входные условия	Ожидаемое поведение	Test ID / статус
<normal>	<...>	<...>	<...>
<startup / shutdown>	<...>	<...>	<...>
<fault / recovery>	<...>	<...>	<...>
<programming / test>	<...>	<...>	<...>

7. Условия и электрические характеристики

7.1 Рекомендуемые условия

Смысл. Область, в которой предполагается нормальная работа. Это требования и подтверждённая область тестов, а не абсолютные пределы воздействия.

Как получить. PVT и нагрузочные sweep в ADE. Фиксировать реальную model section PDK, температуру кристалла, все питания/reference/bias и внешние паразитики. Непроверенные промежутки диапазона не считать доказанными одной конечной сеткой.

Условие	Min	Nom	Max	Ед.	Комментарий / test ID
<Supply / reference / bias>	<...>	<...>	<...>	<...>	<домен, корреляции, headroom>
TJ	<...>	<...>	<...>	°C	Температура моделей; не окружающей среды
<Load / C / ESR / ESL / clock>	<...>	<...>	<...>	<...>	<модель компонента и условия>

7.2 Absolute maximum ratings / reliability limits

Смысл. Пределы воздействия и надёжности; не гарантия функционирования при этих значениях.

Как получить. Документы PDK, типы устройств и согласование circuit/reliability owner. Отсутствие PERC deck не отменяет применимые ограничения. Обычные dc/tran помогают увидеть terminal voltages, но сами по себе не дают полной reliability/ESD квалификации.

Воздействие / пара выводов	Предел	Источник и reviewer
<напряжение, ток, температура>	<значение или not_defined>	<PDK section / review>

7.3 Стандартные условия измерения

<Все supply, process, TJ, load, reference/bias, C/ESR/ESL, режим, code, состояние EN и test pins>.

Typ: <одна определённая номинальная точка>.

Min/Max: <какая сетка или статистическая выборка; где находятся все результаты>.

Источник: <schematic / post_layout / silicon>. Monte Carlo - вид анализа; он не заменяет указание представления схемы. NC - не характеризовано, N/A - неприменимо, - - граница не нормируется. В YAML числовое неизвестное хранить как null плюс отдельный status.

7.4 Таблица характеристик

Для каждой строки отдельно выбрать target, observed или guaranteed. Цели, результаты сетки и утверждённые пределы не смешивать в одном наборе колонок.

ID / параметр	Min	Typ	Max	Ед.	Условия / метод / источник
<P01 / название>	<...>	<...>	<...>	<...>	<метод, test/run, representation, смысл чисел>

Карточка каждого параметра: <физический смысл; что фиксируется; какой стимул; dc/ac/noise/tran/stb; формула и критерий; что сохранить; типичная ошибка>. Для LDO готовые карточки находятся в LDO_measurement_guide.md, а краткие пояснения встроены в datasheet_LDO_template.md.

7.5 Графики

Что указать. Обязательный минимум определяется блоком: DC sweep, frequency response, transient, statistics. Один удачный график TT не заменяет угловую проверку.

Как получить. ViVA экспортирует рисунок, исходные waveform/таблицу сохранить отдельно. Оси, единицы, PVT, load, code, C/ESR/ESL и Run ID должны быть видимы. Схемы - SVG/PDF или качественный PNG; графики - vector при поддержке экспорта либо PNG достаточного разрешения. Не рисовать измеренные кривые вручную.

Figure ID	Файл	Что показывает / условия / Run ID
<FIG-01>	figures/<...>	<...>

8. Интеграция и требования к топологии

Смысл. Это ограничения интегратора: токи и сопротивления питания, чувствительные узлы, sense return, паразитики и внешние компоненты.

Как получить. Включить R/L соединений и паразитики в testbench; выполнить sweep до выхода нужной метрики за установленный предел, затем заложить согласованный запас. Извлечённые R/C внутри IP получить Calibre PEX; pad/package/PCB и внешние соединения моделируются отдельно. Ширину металла согласовать с EM/current-density правилами PDK; успешный PEX transient не заменяет EM signoff.

Сеть / объект	Требование	Основание / проверка
Силовое питание / выход / return	<ток, допустимое R/L, точки подключения>	<IR budget, PDK rules, extraction>
Reference / bias / sense	<shield, R/C budget, шум, возврат>	<чувствительность параметров, PEX>
Ground / substrate / well	<раздельные функции и схема соединения>	<PDK и circuit review>
Внешние C/L	<effective value, ESR/ESL, tolerance, DCR>	<stability, transient, load>
Boundary / keepout / orientations	<реально утверждённые>	<GDS/LEF, интеграционная проверка>

Численные ширины и сопротивления из SGC77/SGC67 принадлежат их реализациям. В свой IP их переносить только после проверки.

9. Test modes и production hooks

Смысл. Доступ к внутренним узлам для debug, характеризации и производства. Test mode может менять feedback и защиту; результат такого режима не всегда описывает normal mode.

Как проверить. Tran/DC каждого реализованного кода с допустимыми напряжениями и нагрузкой test bus. Проверить default/unused codes, Hi-Z, режимы PG и максимальный допустимый уровень внешнего тестового источника.

Код	Режим / наблюдаемый узел	Разрешённый стимул / нагрузка	Что меняется	Статус
<... или N/A>	<...>	<...>	<feedback, protection, mux>	<...>

10. План характеризации и воспроизводимость

Как выполнить. ADE L - проверка отдельного testbench и выражений; ADE XL - несколько tests, corners, sweeps, specifications и статистика при наличии лицензий/моделей. В обоих случаях измеряет выбранный simulator; ниже в методике принят Spectre. Сохранить ADE state, netlist, model sections, options, outputs, версии и данные.

Test ID	Анализ	Параметры / sweep	Представление	Run ID / данные
<TB-01>	<dc/ac/noise/tran/stb>	<полная сетка>	<schematic / extracted>	<CSV, waveform, plots>

Post-layout: LVS -> Calibre PEX -> корректное подключение extracted view/netlist через config -> проверка pin mapping и operating point -> повтор тестов. Конкретное имя extracted view зависит от настройки Calibre/PDK.

Liberate применяется для нужных цифровому flow Liberty timing/power моделей и согласованных arcs. Он не заменяет аналоговые тесты PSRR, noise, dropout и regulation. Наличие Liberate само по себе не означает наличие Liberate AMS и готового flow для mixed-signal macro.

11. Проверки и ограничения signoff

Проверка	Инструмент / доступность	Что записать
DRC	Calibre DRC, фактический deck	Исходный результат, run/deck, findings, waiver review
LVS	Calibre LVS	MATCH/MISMATCH, run/deck, параметры и допустимые black boxes
RC extraction	Calibre PEX	Версия, extraction corner, R/C режим, extracted view/netlist
ERC	Только реально доступные deck checks	Какие проверки выполнены и что не покрыто; не предполагать отдельный ERC deck
PERC	Deck для процесса отсутствует	`not_run`; причина `deck_not_available`; объём автоматической проверки отсутствует
Reliability / ESD / latch-up review	Документы процесса и профильный reviewer	Реальная область рассмотрения, доказательства и незакрытые вопросы

Отсутствующая PERC проверка не получает PASS. Review не обозначать как выполненный PERC. Waiver сохраняет исходный результат инструмента и фиксирует решение; он не устраняет фактическое нарушение.

12. Поставка и статус выпуска

Как проверить. Сверить перечень с фактическими файлами, top/pin names и hashes; отдельно указать отсутствующие представления. Статус документа не равен уровню зрелости дизайна или измеренному silicon.

Представление	Путь	Состояние / ревизия
GDS hier / flat; LEF	`<gds/...; lef/...>`	`<included / unavailable>`
Schematic CDL; LVS netlist; PEX	`<cdl/...>`	`<...>`
Liberty / behavioural model	`<lib/...; models/...>`	`<included / N/A / unavailable; условия применения>`
Данные характеризации / графики	`<characterization/...; doc/figures/...>`	`<...>`
Reports / waiver / integration note	`<results/...; doc/...>`	`<...>`

Открытые вопросы: `<ID, влияние, ответственный, срок>`.

Решение о выпуске: `<review reference, дата, reviewer; при отсутствии - pending>`.