
Universidade Federal de Santa Catarina

EEL510457: Circuitos Aritméticos Semestre: 2020/2 - VHDL Capitulo 9


RTL Design


O objectivo deste laboratório consiste na emulação do controlador e de um registrador Multimodo para a obtenção de uma multiplicação por constante. A Figura 1 mostra o diagrama datapath-controle mapeado para a interface da placa DE2.



- A primeira tarefa será criar uma unidade registador Multimodo mostrado na Figura 2. As unidades para implementar dito registador Multimodo serão registradores com reset e enable, somadores e multiplexadores 4:1 (todas estas obtidas pelo aluno durante o semestre). O bloco Multimodo.vhd tem de ter duas entradas de selecção, uma entrada de 16 bits para carregamento paralelo, uma saida de 16 bits, sinal de reset, enable e relogio. Para obter dito funcionamento, as entradas ao circuito podem ser usados os Switches SW(15 downto 0) como entrada A, os Switches SW(17 downto 16) como entrada de selecção de operação, KEY(1) como sinal de relógio CLK, KEY(0) como reset. Para a saída de 16-bits o aluno pode usar os LEDs vermelhos LEDR(15 downto 0). [0.3 valores]
- A segunda tarefa será projetar numa folha o diagrama de estados FSM do controlador para a obtenção da operação $C \times A$, sendo A a entrada de 16-bits e C uma constante dada pelo professor no final do roteiro. [0.3 valores]
- A ultima tarefa será a emulação do funcionamento na placa DE2 para a obtenção da operação desejada. [0.4 valores]

s1	s0	Operação
0	0	Soma (I+Q)
0	1	Carregamento paralelo de I
1	0	Desloca à direita Q
1	1	Desloca à esquerda Q
		I





Matricula	Constante
16103372	13
19250118	21
20100793	19
17103972	6,25
12203735	_
12204504	_
17104483	9,5
19100811	8,5
13106352	15
19100817	23
19205890	
18204097	
14106699	11
18250073	
15200903	
16105001	4,5
938502	
202100641	0,375
202002128	7,5
202100646	25
202002181	17
202100433	5,25
202003600	29
202002363	5,75