

Documentação Técnica - Firmware para Extração de Parâmetros Fasoriais

Guilherme Santos

5 de setembro de 2026

1 Introdução e Objetivo

Este documento detalha o desenvolvimento do firmware submetido para a Etapa 2 do processo seletivo. O objetivo principal é a aquisição de um sinal analógico da rede elétrica (127V/220V) e a extração em tempo real de parâmetros fundamentais de energia (Magnitude, Frequência, ROCOF e Fase). A solução foi baseada na norma IEC 60255-118-1, focando no rastreamento dinâmico utilizando a Transformada Discreta de Fourier Deslizante (SWRDFT).

2 Completude e Organização do Código

O código-fonte foi estruturado de forma modular:

- **Camada de Hardware (HAL/Registradores):** Configurações de ADC, TIM, UART e Clock.
- **Camada de DSP:** Algoritmo SWRDFT, gerenciamento de estado (`SWRDFT_State_t`) e *wrapping* circular de fase.
- **Aplicação (Benchmark):** Estruturação dos dados extraídos e envio via UART formatado em JSON na taxa padronizada de 60 FPS.

3 Arquitetura e Tomada de Decisão

A concepção do projeto priorizou o determinismo temporal e a eficiência computacional, através da utilização de programação bare-metal para configuração dos periféricos pertinentes ao escopo da implementação abordada.

3.1 Plataforma de Hardware

A plataforma selecionada foi o microcontrolador STM32F446RET6, arquitetura ARM Cortex-M4F. A escolha justifica-se pela presença da Unidade de Ponto Flutuante (FPU), essencial para operações trigonométricas e raízes quadradas exigidas pela SWRDFT na taxa de amostragem de 7680 Hz.

3.2 Periféricos Utilizados e Abordagem de Configuração

Para garantir o rigor temporal e o desempenho exigidos por um algoritmo de medição fasorial em tempo real, a configuração dos periféricos adotou uma abordagem *bare-metal*. Essa estratégia baseia-se na manipulação direta dos registradores do microcontrolador, evitando a sobrecarga computacional de bibliotecas genéricas de abstração de hardware e garantindo previsibilidade determinística.

Os seguintes periféricos foram instanciados para aquisição e a transmissão dos dados:

- **ADC (Analog-to-Digital Converter):** Responsável pela conversão do sinal de entrada. Sua inicialização é estritamente estruturada para capturar as amostras de forma contínua, fornecendo os dados brutos necessários para a janela de processamento.
- **Timer (TIM2):** Atua como a base de tempo principal do sistema. Configurado para estourar e gerar interrupções na taxa de amostragem do projeto (7680 Hz), o Timer dita o ritmo de alimentação da SWRDFT, eliminando o *jitter* associado a atrasos de *software*.
- **EXTI (External Interrupt):** Empregado como mecanismo de sincronização via *hardware*. O gatilho de interrupção externa é utilizado para habilitar o contador do Timer em um instante preciso, assegurando o alinhamento temporal no momento de início da aquisição do *benchmark*.
- **UART (Universal Asynchronous Receiver-Transmitter):** Interface de comunicação configurada para a exportação dos resultados. Responsável por empacotar e transmitir as grandezas estimadas (Magnitude, Frequência, ROCOF e Fase) em um *payload* estruturado (JSON), respeitando a taxa de relatório de 60 quadros por segundo.

3.3 Estratégia de Aquisição e Condicionamento de Sinal

Para adequar os níveis de tensão da rede elétrica (127 V / 220 V) aos limites operacionais do microcontrolador, empregou-se o módulo transformador de tensão isolador ZMPT101B. Este componente realiza o rebaixamento da amplitude e a inserção de um nível contínuo (*offset* DC) no sinal. Como o circuito condicionador define o *offset* em exatamente a metade da tensão de alimentação, o módulo foi alimentado com a mesma referência de 3,3 V do STM32, estabelecendo o nível de repouso em +1,65 V (com os terras interligados). O ganho do circuito foi devidamente calibrado por meio do *trimpot* integrado, limitando a excursão da onda senoidal à faixa segura de leitura (0 a 3,3 V) para mitigar qualquer risco de saturação ou grampeamento (*clipping*) na entrada analógica. Observa-se no diagrama elétrico contido na Figura 1, o arranjo de aquisição do sinal.

A etapa de conversão analógico-digital (ADC) é sincronizada por um temporizador em *hardware* (TIM2). Essa arquitetura assegura uma taxa de amostragem determinística ($F_s = 7680$ Hz).

Para viabilizar a validação metrológica e o *benchmark* do sistema, implementou-se um mecanismo de sincronismo via *hardware*. O pino PA8 foi configurado como saída digital e é comutado para o nível lógico alto mediante uma requisição de interrupção externa (EXTI), gerada pelo acionamento do (*push-button*) do micro. A borda de subida gerada no pino PA8 atua como um sinal de gatilho (*trigger*), permitindo alinhar temporalmente




Figura 1: Arranjo de Aquisição do Sinal Elétrico Condicionado.

o início da amostragem do firmware com o acionamento de uma fonte geradora de sinais externa.

3.4 Processamento Digital de Sinais

A extração dos parâmetros fasoriais é realizada em tempo real, operando amostra a amostra. Para mitigar o impacto de ruídos e aprimorar a resposta dinâmica do sistema frente a transitórios na rede, introduziu-se um filtro polinomial de suavização de Savitzky-Golay na cadeia de medição.

No que tange à arquitetura do código, a implementação dispensou a utilização das funções genéricas da biblioteca CMSIS-DSP. Em seu lugar, desenvolveu-se um **buffer circular manual** a fim de reduzir o *overhead* da CPU.

4 Validação e Testes

Para comprovar o funcionamento, foi desenvolvido um ambiente de *benchmark* híbrido:

- **Estímulo:** Injeção de vetores sintéticos predefinidos simulando a variação de frequência e ROCOF.
- **Apresentação:** Captura do *payload* JSON via UART e decodificação em um *script* MATLAB desenvolvido especificamente para a plotagem gráfica.

Nas Figuras 2 e 3, observa-se os parâmetros resultantes da estimação de um sinal sintético da rede em cenário off-nominal com forte presença de ruído (SNR=40dB).

5 Limitações e Oportunidades de Melhoria

Como parte da análise crítica, destacam-se:




Figura 2: Rastreo dos Parâmetros de Sinal Senoidal com frequência de 55 Hz e SNR = 40dB,

- **Limitação:** A SWRDFT recursiva, rodando contínua e indefinidamente em ponto flutuante de precisão simples, pode acumular erros de arredondamento (*drift* numérico).
- **Melhoria Futura:** Implementação de um fator de vazamento (fator de esquecimento) ou a inserção de recálculos periódicos com uma DFT completa para zerar os acumuladores `re_ant` e `im_ant`.

6 Referências e Ferramentas Consultadas

A estruturação atende à obrigatoriedade de citação de referências.

- IEC/IEEE 60255-118-1:2018 - Measuring relays and protection equipment - Part 118-1: Synchrophasor for power systems.
- Datasheet STM32F446RE e Reference Manual (RM0390).
- Datasheet ZMPT101B.
- **Inteligência Artificial:** Utilização do modelo Gemini (Google) para revisão da lógica do buffer circular manual, *wrapping* de fase trigonométrica em C e auxílio na elaboração dos *scripts* de *parsing* JSON em MATLAB.




Figura 3: Rastreo dos Parâmetros de Sinal Senoidal com frequência de 65 Hz e SNR = 40dB,