



MESTRADO INTEGRADO EM ENGENHARIA ELECTROTÉCNICA E DE
COMPUTADORES

SISTEMAS ELECTRÓNICOS DE PROCESSAMENTO DE SINAL

BPSK Modem

Grupo n.^o 2/3

André Filipe Barroso Cerqueira n.^o 65144

Guilherme Branco Teixeira n.^o 70214

João André Catarino Pereira n.^o 73527

segunda-feira 15h30 - 18h30, LE1

1

Lisboa, 17 de Abril de 2015

¹As linhas de código apresentadas durante o relatório têm como objectivo demonstrar a maneira de raciocinar na resolução de problemas, não representando uma cópia exata do código usado em laboratório, podendo até serem consideradas *pseudo-código*

1 Índice

2 Introdução

Este trabalho consiste na primeira parte do projecto de laboratório da cadeira: desenvolvimento de um modem de *Binary Phase Shift Keying* (BPSK).

Teve como objectivo a familiarização com o ambiente de desenvolvimento integrado de DSP que consiste nas placas de desenvolvimento DSK TMS320C6416 e DSK TMS320C6713 da *Texas Instruments* e no software de desenvolvimento *CodeComposerStudiov5.5*. Para tal correram-se dois projectos exemplo (sine8_buf e loop_intr) e, usando as ferramentas de debug, alteraram-se certos parâmetros de forma a observar os efeitos nos sinais resultantes. Também se consolidaram os conhecimentos adquiridos desenvolvendo dois mini projectos: um oscilador sinusoidal controlado numericamente e o modulador do modem BPSK.

3 Projecto

3.1 Projectos de Demonstração

- Resumo das funções e os seus objectivos com especial importancia ao loop
- Relaciona-las com as suas utilizações no projecto em si

3.1.1 sine8_buf

O objectivo deste projeto é representar a função sinusoidal, multiplicada por um determinado ganho, através de um conjunto de amostras que equivalem a um período da mesma, repetindo nos períodos seguintes esse mesmo conjunto. Este procedimento é realizado através da rotina de interrupção presente no programa.

Ao analisar o código deste projeto à primeira vista podemos concluir logo que este usa uma frequência de amostragem de 8 kHz , tem um ganho $G = 10$ predefinido e usa 8 amostras para representar a sinusoide. Depois de observar a sinusoide no osciloscópio variou-se o ganho a fim de perceber a sua influência e também o seu limite.

Para compreender o limite desta sinusoide é necessário ter em conta que se usa o formato de vírgula fixa Q15 para as amostras da sinusoide. Este formato tem como limite o valor $(2^{15} - 1) = 32767$. Considerando o valor máximo da sinusoide, se multiplicarmos a mesma por um ganho G=33 obtemos um valor superior ao permitido pelo formato Q15, fazendo com que nesses pontos o valor da sinusoide "caia".

3.1.2 loop_intr

Este projeto tem como objectivo fornecer-nos um template para os próximos projetos, em termos de comunicação com a placa e rotina de interrupção. Pode-se observar nas últimas linhas de código

como se liga os sinais de entrada e saída aos canais da placa.

(comentario André) No projecto anterior observou-se os efeitos de overflow de uma variável. Neste observam-se os efeitos de aliasing(ou não, não me recordo se o DSP tem um filtro anti-aliasing à entrada) devido ao sinal de line-in ter a mesma frequência que a frequência de amostragem. Se havia anti-aliasing, a partir dos 4khz deixariamos de ver uma sinusoide com os 3.3V. Não fizemos a experiência de mudar para sinal quadrado e variar a frequência, mas provavelmente não iamos ver um sinal quadrado pois o espectro (infinito) deste teria que ser filtrado pelo anti-aliasing filter.

Vale a pena ir ao lab tirar esta foto? Resultados do loop??

3.2 BPSK

Demonstração dos Resultados usando como etapas as varias perguntas do enunciado, complementar com as fotos e possiveis tabelas ou partes de codigo

3.2.1 P1. Oscilador controlado numericamente

Usando o projecto descrito na secção 3.1.2 como base para a construção de um oscilador controlado numericamente (*NCO*). Um *NCO* é um gerador de sinal digital que cria uma forma de onda discretamente representada no tempo e na amplitude. O nosso *NCO* terá as seguintes características:

Tabela 1: Características do *NCO* a construir.

| Parâmetro | Símbolo | Valor |
|--------------------------|-----------|-------|
| Freqüência de amostragem | f_s | 16kHz |
| Frequênciá mínima | f_{min} | 2kHz |
| Frequênciá máxima | f_{max} | 6kHz |

O projecto de contruir o *NCO* seguiu os seguintes passos que estão posteriormente desmitigados:

1. Oscilador de Relaxamento (Integrador de Rampa). Secção 3.2.1.1.
2. Look-up-table (LUT). Parágrafo 3.2.1.2.
3. Obter sinal de seno através da LUT. Secção 3.2.1.3.
4. Criação de duas variáveis para controlar a frequênciá e amplitude. Secção 3.2.1.4.
5. Variar a frequênciá do sinal criado com a amplitude do sinal de entrada. Secção 3.2.1.5.
6. Testar os oscilador com uma sinal de uma onda quadrada à entrada. Secção 3.2.1.6.
7. Melhorar qualidade do oscilador com interpolação linear. Secção 3.2.1.7.
8. Comparar os espectros. Secção 3.2.1.8.

3.2.1.1 P1-1 Como referido na secção 3.1.1, quando representamos sinais sob o formato de vírgula-fixa Q15 teremos como valor máximo do sinal: 32767. Como a placa usada no laboratório (DSK TMS320C6713), tem como amplitude máxima na saída de 1V, foi usado o formato Q15 para representar o sinal de saída, visto que um sinal representado em Q15 terá amplitude máxima de $1 - 2^{-15} \Rightarrow 32767$.

Para construir um Oscilador de Relaxamento foi criado um programa que aumentasse constantemente o sinal à saída de modo a que este tivesse um aspecto de rampa. O incremento teria de tomar um valor, tal que 32767 fosse seu múltiplo. Ao verificar a tabela 1, podemos chegar aos seguintes valores de incremento com as suas frequências correspondentes:

Tabela 2: Valores a atribuir ao incremento do sinal na saída.

| Frequência de saída | Incremento |
|----------------------|------------|
| $2kHz$ (f_{min}) | 8192 |
| $4kHz$ | 16384 |
| $6kHz$ (f_{max}) | 24576 |

Os valores calculados na tabela 2 foram calculados através da seguinte fórmula:

$$f_s \quad (1)$$

Foi então possível obter as seguintes rampas com diferentes frequências:




Figura 1: Rampa com frequência de $2kHz$




Figura 2: Rampa com frequência de $4kHz$

3.2.1.2 P1-2 Foi criada uma tabela (LUT) com os valores de meio ciclo de um seno de modo a que seja possível ir retirar os seus valores para criar um sinal sinusoidal. Esta tabela teria 32 valores e foi construída pela seguinte equação:

$$32767 * \sin \frac{n\pi}{32}, \quad n = 0, 1, 2, \dots, 31 \quad (2)$$

3.2.1.3 P1-3 Usando como base as rampas criadas na secção 3.2.1.1 como método de indexação, foi possível criar um sinal de uma sinusóide através da tabela de LUT criada na secção 3.2.1.2.

Para a indexação são usados os 5 bits mais significativos (excluindo o bit de sinal) do sinal da rampa, esses 5 bits irão indexar e escolher qual o valor da tabela de LUT a usar para criar a sinusóide. Este processo foi efectuado com o seguinte pedaço de código dentro do ciclo:

```
rampa=rampa+incremento;      // Criar a rampa
index=rampa>>10;
index=31 & index;           // Usar apenas 5 bits
sinusoida=LUT[ index ];
```

O resultado foi o que se pode observar na seguinte figura:




Figura 3: Sinal sinusóide criado de $2kHz$.

Como se pode observar na figura foi possível criar um sinal sinusóide usando uma rampa e uma tabela com valores de seno.

3.2.1.4 P1-4 Foram criadas duas variáveis para fosse possível controlar a frequência e a amplitude do sinal à saída, *incremento* e *amplitude*, respectivamente.

A primeira variável foi já antes referida, nas secções 3.2.1.1 e 3.2.1.3. Esta variável, caso alterada iria alterar a frequência da rampa, e por consequência, a frequência do sinal de saída. Como se pode observar na tabela 2, esta variável terá como limite máximo o valor 24576 e como limite mínimo 8192. Podemos também concluir que quanto maior for esta variável, maior a frequência do sinal de saída, tal como se o seu valor diminuir, a frequência de saída irá diminuir também.

A segunda variável (*amplitude*) foi criada com o propósito de modelar a amplitude do sinal de saída, esta causou mudanças mais significativas no código, tal como se pode verificar:

```
rampa=rampa+incremento ;
index=rampa>>10;
index=31 & index ;
aux=amplitude*LUT[index] ;
aux=aux<<1;           // Retirar bit de sinal extra
sinusoide=-aux>>16;   // Colocar a variável com 16 bits em Q15
```

Esta variável tem como valor máximo 32767, pois os valores afixados na tabela LUT já apresentam um valor com a amplitude máxima de Q15, não tendo assim problemas em relação ao formato de representação nem à amplitude do sinal transmitido à placa.

Deste modo foi possível ter duas variáveis, *incremento* e *amplitude*, que modelavam a frequência e a amplitude do sinal de saída respectivamente.

3.2.1.5 P1-5 Para que a frequência do sinal de saída seja modelado através da amplitude do sinal de entrada, o sinal de entrada terá de controlar a variável *incremento*.

Um exemplo de garantir que isto era possível era receber um novo valor para a variável *incremento*, sendo que este valor vinha directamente da entrada:

```
incremento=−inbuf ;
rampa=rampa+incremento ;
( . . . )
```

Deste modo, quando se aumentava a amplitude do sinal de entrada, a variável *incremento* aumentava, e por consequência também aumentava a frequência de entrada.

3.2.1.6 P1-6

3.2.1.7 P1-7 Com o objectivo de melhorar a qualidade do sinal criado vai ser usado o método de interpolação linear descrito na seguinte equação:

$$y = y_1 + (y_2 - y_1) * \delta_x \quad (3)$$

Sendo que δ_x refere-se aos 10 bits menos significativos ignorados na altura em que se retira o valor *index* com o propósito de indexação. O processo de recolher o valor de δ_x e do cálculo da interpolação estão descrito nas seguintes linhas de código:

```
rampa=rampa+delta ;
deltaX=1023 & rampa; // Retirar os 10 bits menos significativos
deltaX=deltaX<<5; // Representar deltax em Q15
index=rampa>>10;
index=31 & index ;
aux=amplitude*LUT[ index ] ;
aux=aux<<1;
sinusoide=−aux>>16;
Y1=sinusoide ;
aux=amplitude*LUT[ index + 1 ];
aux=aux<<1;
Y2=aux>>16;
aux=(Y2−Y1)*deltaX ;
aux=aux<<1;
Y=Y1+(aux>>16);
```

Sendo que o sinal Y corresponde ao sinal com maior qualidade, ou seja, interpolado, e que o sinal *sinusoide* corresponde ao sinal com menor qualidade.

Ambos os sinais podem ser observados na imagem ??, embora a sua comparação não poderá ser efectuada na sua observação.




Figura 4: Sinal sinusóide com interpolação e sem interpolação.

3.2.1.8 P1-8

3.2.2 P2. Transmissor BPSK

O objectivo deste projeto é criar um transmissor BPSK com recurso a três elementos principais, uma fonte de bits, um codificador diferencial e mapeador, e um modulador. Neste projeto foi utilizada uma frequência de amostragem $f_s = 16$ kHz e uma frequência portadora $f_0 = 4$ kHz.

Para ter uma fonte de bits no transmissor usa-se um "bit-rate clock" cuja função vai ser criar uma sequência de bits b_n que a cada 16 ciclos gera um novo bit alternado, usando um contador com $f_s/16$ para determinar quando gerar um novo bit. Para alternar o bit basta negar o bit anteriormente obtido, tendo sido concretizado através de uma simples XOR:

$$b_n = b_{n-1} \oplus 1 \quad (4)$$

Após obter a fonte de bits passou-se ao segundo elemento do transmissor: o codificador diferencial e mapeador. Começando pelo codificador diferencial, este utiliza b_n para aplicar a seguinte operação lógica:

$$c_n = c_{n-1} \oplus b_n \quad (5)$$

Assim, com c_0 inicializado a zero codifica-se a sequência de bits b_n . Ao gerar b_n e c_n obtém-se dois sinais que variam entre "0" e "1" só que c_n tem o dobro do período (figura X).

Depois de obter c_n passa-se ao mapeamento do mesmo,

Falta agora gerar a onda portadora a modular. Esta foi implementada de forma mais simples face ao projeto anterior uma vez que a frequência é estática (4 kHz) e este valor consiste numa fração inteira da frequência de amostragem (16kHz). Em primeiro lugar criou-se uma tabela com quatro valores dum período da sinusóide, sendo esta:

Escolheram-se estes valores uma vez que o período de amostragem coincide com os instantes de máximo, mínimo e zero-crossing da portadora. Para gerar a portadora recorreu-se a um contador que,




Figura 5: b_n (verde) e c_n (amarelo)

em cada interrupção (ocorrendo em cada instante de amostragem, como explicado no enunciado), aponta para cada entrada da tabela e põe a amostra numa variável que, após se incrementar o contador, irá ser multiplicada por d_n . Esta tabela não gera uma onda triangular pois das harmónicas destas, abaixo da frequência de amostragem ($f_0=4\text{kHz}$ e $3f_0=12\text{kHz}$) apenas a primeira harmónica se encontra na banda de passagem do filtro de reconstrução do DAC, que terá frequência de corte $F_s/2$.

Tem-se dois sinais Q15, ou seja o bit mais significativo para o sinal e 15 bits para a parte fracionária. Ao multiplicar-se dois sinais Q15 sabe-se que o resultado será sempre Q15, contudo como o multiplicador retorna um valor em Q30, para este ser armazenado tem que se fazer shift left uma vez para eliminar o sinal repetido e shift right 16 vezes para transportar os bits mais significativos encostar os bits do resultado nos bits menos significativos para se truncar

Espectro

Modulação=> tempo: é multiplicação da onda quadrada com a sinusoide. Na frequência: as harmonicas ímpares (espectro quadrada) convoluídas com dirac a 4kHz(espectro portadora). Na imagem o espectro da quadrada centrada em 4khz como se esperava. As harmonicas estao espaçadas 500Hz pois o sinal d_n consiste numa onda quadrada de frequênciia fundamental 250 Hz.

4 Conclusão

-Principais resultados e conclusões sobre eles, erros a corrigir (se houverem), o que melhorar

5 Anexos

-Código?

-possivelmente pode-se aqui algumas das imagens