

Verificação


MiniSoC AES v1.0.0

Aluno: João Guilherme dos Santos Oliveira


Data: 27/10/2026


RESIDÊNCIA EM MICROELETRÔNICA - POLO UFCG

Arquitetura TB



Diretório


minisoc-tag-v1.0 [SSH: microeletronica3.embe
verif
tb
agents
env
minisoc_env_config.sv
minisoc_env_pkg.sv
minisoc_env.sv
minisoc_scb.sv
minisoc_subscriber.sv
if
clk_if.sv
mem_data_if.sv
rst_if.sv
spi_if.sv
refmod
sequences
minisoc_base_seq.sv
minisoc_clk_seq.sv
minisoc_rst_seq.sv
minisoc_seq_pkg.sv
tests
minisoc_base_test.sv
minisoc_rst_clk_test.sv
minisoc_test_pkg.sv
Makefile
Makefile.files
top_assertions.sv
top_tb.sv


agents
clk_agent
clk_agent_pkg.sv
clk_agt.sv
clk_drv.sv
clk_item.sv
clk_mon.sv
clk_sqr.sv
mem_data_agent
mem_data_agent_pkg.sv
mem_data_agt.sv
mem_data_drv.sv
mem_data_item.sv
mem_data_mon.sv
mem_data_sqr.sv
rst_agent
rst_agent_pkg.sv
rst_agt.sv
rst_drv.sv
rst_item.sv
rst_mon.sv
rst_sqr.sv
spi_agent
spi_agent_pkg.sv
spi_agt.sv
spi_drv.sv
spi_item.sv

Smoke Test

- **Inicialização:** gera o clock (clk) e aplica o reset (rst_n).
- **Configuração do PLL:** configura o PLL via SPI (spi_sclk, spi_cs_n, spi_mosi, spi_miso) e aguarda a estabilização do clock (sys_clk) e a liberação do reset interno (sys_rst_n).
- **Preparação da memória:** escreve os dados de entrada na memória por meio da interface de memória.
- **Configuração do AES:** configura o módulo AES via SPI, utilizando o registrador de configuração.
- **Execução do AES:** transfere o controle da memória para o AES e aciona o início do processamento.
- **Acompanhamento do processamento:** monitora aes_busy_sys e aguarda aes_done_sys, verificando também aes_error_sys e aes_blocks_done_sys.
- **Liberação da memória:** devolve o controle da memória ao sistema após a conclusão do AES.
- **Verificação dos resultados:** lê os dados processados da memória e compara os resultados com o modelo de referência C++ por meio do *scoreboard*.

Logs

Smoke Test


```
==========================================
RESUMO DO SCOREBOARD
==========================================
[SCB_SUMMARY] Chamadas ao Ref Model: 1
[SCB_SUMMARY] Comparacoes aprovadas: 4
[SCB_SUMMARY] Divergencias: 0
[SCB_SUMMARY] Palavras pendentes: 0
------------------------------------------
[SCB_SUMMARY] RESULTADO: PASS
==========================================
UVM_INFO /Tools/synopsys/vcs/X-2025.06-SP2
--- UVM Report Summary ---

** Report counts by severity
UVM_INFO :   49
UVM_WARNING :    0
UVM_ERROR :    0
UVM_FATAL :    0
** Report counts by id
[BASE_TEST]     1
[RNTST]     1
[SCB_MATCH]     4
[SCB_REFMODEL]     1
[SCB_SUMMARY]     1
[SMOKE]     2
[TEST_DONE]     1
[UVM/RELNOTES]     1
[UVMTOP]     1
[mem_data_drv]     8
[mem_data_mon]     8
[minisoc_mem_seq]     8
[spi_mon]    12
```

```
======================================================================
REF MODEL C++ - AES
======================================================================
[SCB_REFMODEL] Chave    : 000102030405060708090a0b0c0d0e0f
[SCB_REFMODEL] Entrada  : 00112233445566778899aabbccddeeff
[SCB_REFMODEL] Modo     : 0
[SCB_REFMODEL] Operacao :    Criptografia
----------------------------------------------------------------------
[SCB_REFMODEL] Resultado esperado:
[SCB_REFMODEL] 69c4e0d86a7b0430d8cdb78070b4c55a
======================================================================
```


Waveforms

Smoke Test



- **Configuração:** Escrita via SPI da chave AES-128 (000102030405060708090a0b0c0d0e0f), dos dados de entrada (00112233445566778899aabbccddeeff) e dos registradores de controle.
- **Execução:** O DUT realiza a criptografia, com o estado de controle retornando a ‘ST_IDLE’ após a operação.
- **Leitura do resultado:** O resultado é recuperado da memória em quatro palavras de 32 bits, nos endereços ‘0x000’ a ‘0x003’.
- **Validação:** As quatro palavras retornadas pelo DUT coincidem com o modelo de referência C++ do AES-128, produzindo o resultado esperado ‘69c4e0d86a7b0430d8cdb78070b4c55a’.
- **Resultado final: PASS** — 4/4 comparações aprovadas, 0 divergências, 0 erros e 0 warnings.

Code Coverage



Features

ID	Feature	Descrição comportamental	Prioridade
F01	Reset e inicialização	O DUT deve entrar em estado conhecido após reset e recuperar operação conforme especificação.	Alta
F02	Clock e PLL lock	O sistema deve operar somente sob condições válidas de clock/lock e expor status previsto.	Alta
F03	Configuração SPI	O DUT deve aceitar configurações suportadas e refletir seus efeitos funcionais.	Alta
F04	Memory read/write path	O DUT deve transferir dados corretamente pela interface MEMORY DATA nos fluxos suportados.	Alta
F05	AES end-to-end	Dados processados devem corresponder ao modelo de referência AES para os casos especificados.	Alta
F06	Reset em operação	Reset durante atividade deve cancelar/recuperar o fluxo conforme especificado.	Média
F07	Seleção da frequência da PLL	A PLL deve gerar as frequências correspondentes aos divisores /1, /2, /4 e /8, conforme i_div_sel.	Alta
F08	Desabilitação e reconfiguração da PLL	Ao desabilitar a PLL, o clock de saída deve ser bloqueado e o_locked deve retornar a 0. A alteração do divisor deve ser aplicada após uma nova habilitação.	Alta
F09	Criptografia e descriptografia AES	O DUT deve criptografar e descriptografar corretamente blocos de 128 bits, utilizando a chave de 128 bits configurada e respeitando cfg_decrypt.	Alta
F10	Modos de operação AES	O DUT deve executar corretamente os modos ECB, CBC, PCBC, CFB, OFB e CTR, conforme a configuração cfg_mode.	Alta
F11	Controle de habilitação da operação	O DUT deve iniciar uma operação quando detectar a transição de cfg_start de 0 para 1.	Alta
F12	Processamento de múltiplos blocos	O DUT deve processar a quantidade de blocos definida por cfg_num_blocks, atualizando blocks_done após cada bloco processado.	Alta
F13	Validação da configuração	O DUT deve sinalizar erro quando cfg_num_blocks = 0, cfg_num_blocks > 256 ou cfg_mode > 5.	Alta
F14	Sinalização de conclusão e estado	O DUT deve sinalizar a conclusão da operação por meio de done e indicar o processamento em andamento por meio de busy.	Alta
F15	Tratamento do contador CTR	No modo CTR, o DUT deve incrementar counter_q após o processamento de cada bloco, conforme a especificação.	Média
F16	Encadeamento entre blocos	Nos modos que utilizam encadeamento, o DUT deve atualizar chain_q conforme as regras implementadas para cada modo.	Média

Cenários de uso

ID	Fluxo resumido	Features relacionadas
DITL-01	Reset → clock/lock → configuração SPI → escrita/leitura de dados → AES → verificação do resultado.	F01–F05
DITL-02	Operação ativa → reset → reconfiguração → nova transação válida.	F01, F03, F04, F06
DITL-03	Configuração da PLL → seleção dos divisores de frequência → desabilitação e reconfiguração → verificação do clock e do lock.	F02, F07, F08
DITL-04	Configuração de uma operação com múltiplos blocos → leitura da memória → processamento AES com encadeamento → verificação dos resultados e da quantidade de blocos processados.	F04, F05, F10, F12, F14, F16
DITL-05	Configuração com parâmetros inválidos → tentativa de iniciar a operação → verificação do erro → correção dos parâmetros → nova operação válida.	F03, F11, F13, F14

Plano de checagem

ID	Checker / modelo	Entrada observada	Regra de decisão
CHK-01	Reset checker / SVA	reset, estados e outputs relevantes	Confirma estado e sequência pós-reset.
CHK-02	SPI protocol/config checker	Transações SPI + estado observado	Confirma protocolo e efeito da configuração.
CHK-03	AES reference model	input/key/configuração	Calcula expected e compara com resultado do DUT.
CHK-04	Memory data scoreboard	Transações esperadas e observadas	Associa requests/responses e detecta mismatch/perda/duplicação.
CHK-05	Clock/PLL checker	Enable, divisor, lock e clock de saída	Confirma lock e frequência selecionada.
CHK-06	AES control checker	START, BUSY, DONE e ERROR	Confirma a sequência de controle da operação.
CHK-07	Block counter checker	Número configurado e BLOCKS_DONE	Confirma a contagem de blocos processados.
CHK-08	Memory ownership checker	MEM_SEL_AES e sinais de acesso	Confirma a seleção correta do proprietário da memória.
CHK-09	AES configuration checker	MODE, DECRYPT, chave, IV e contador	Confirma a configuração aplicada ao AES.
CHK-10	AES multi-block checker	Dados, quantidade de blocos e resultados	Confirma o processamento sequencial dos blocos.
CHK-11	Error checker	Configurações inválidas e ERROR	Confirma a sinalização de erros previstos.

Assertions

ID	Propriedade	Quando vale	Falha significa
A-01	Ex.: após reset, saída/estado deve assumir valor definido.	Janela pos-reset.	Violação de inicialização.
A-02	Ex.: request válido deve obedecer handshake/protocolo.	Durante MEMORY DATA.	Violação de protocolo.
A-03	PLL desabilitado deve manter PLL_LOCKED = 0.	PLL_ENABLE = 0.	Falha no controle do PLL.
A-04	Clock do sistema deve permanecer bloqueado até o lock.	PLL habilitado, aguardando lock.	Liberação prematura do clock.
A-05	START válido deve iniciar uma operação AES.	Escrita de START válido.	Falha no início da operação.
A-06	DONE deve ser limpo ao aceitar novo START válido.	Nova operação aceita.	Falha na atualização do status.
A-07	BUSY deve refletir uma operação em andamento.	Durante o processamento AES.	Inconsistência no status.
A-08	BLOCKS_DONE não deve exceder NUM_BLOCKS.	Durante o processamento.	Erro na contagem de blocos.
A-09	A propriedade da memória deve respeitar MEM_SEL_AES.	Durante acessos à memória.	Conflito de ownership.
A-10	A troca de ownership deve ocorrer com o AES ocioso.	Durante a transferência da memória.	Violação de exclusão mútua.
A-11	Transações SPI devem respeitar o formato definido.	0	Violação do protocolo SPI.
A-12	Acessos à memória devem usar endereços válidos.	Durante leituras e escritas.	Acesso fora dos limites.

Assertions

Coverage ID	Comportamento medido	Bins / cross planejado	Feature
COV-01	Reset por contexto	initial × idle × active	F01/F06
COV-02	Configuração SPI	modos/campos relevantes × status	F03
COV-03	MEMORY DATA	read/write × tamanho/condição × backpressure	F04
COV-04	AES vectors	classes de dados/chaves/configurações suportadas	F05
COV-05	Configuração do PLL	divisor × enable × lock	F02/F07
COV-06	Controle do AES	START × BUSY × DONE × ERROR	F11/F14
COV-07	Quantidade de blocos	1 × intermediário × 256	F12
COV-08	Modos de operação AES	ECB × CBC × PCBC × CFB × OFB × CTR	F10
COV-09	Criptografia e descriptografia	encrypt × decrypt × modo	F09/F10
COV-10	Ownership da memória	interface externa × AES × estado do engine	F04
COV-11	Contabilização de blocos	quantidade configurada × BLOCKS_DONE	F12/F14
COV-12	Configurações inválidas	quantidade inválida × modo inválido × ERROR	F13

Testes

Test ID	Objetivo / fluxo	Checkers	Coverage principal
T-SMOKE	Reset → configuração mínima → operação curta.	CHK-01/02	COV-01/02
T-AES-E2E	Fluxo completo SPI + MEMORY DATA + AES.	CHK-02/03/04	COV-02/03/04
T-RST-RUN	Aplicar reset durante atividade e reiniciar.	CHK-01/04	COV-01/03
T-RANDOM	Variações constrained-random dentro do espaço legal.	Todos aplicáveis	Closure de bins restantes
T-PLL	Configurar os divisores do PLL e verificar habilitação, aquisição de lock e bloqueio do clock.	CHK-05	COV-05
T-AES-MODES	Executar criptografia e descriptografia nos modos ECB, CBC, PCBC, CFB, OFB e CTR.	CHK-03/09	COV-08/09
T-MULTI-BLOCK	Processar múltiplos blocos, incluindo os limites mínimo e máximo.	CHK-03/07/10	COV-07/11
T-MEM-OWNER	Alternar o acesso à memória entre a interface externa e o AES, respeitando as condições de troca.	CHK-08	COV-10
T-ERROR	Testar configurações inválidas e verificar a sinalização de erro.	CHK-11	COV-12

Critérios de Fechamento

Feature	Stimuli / Testes	Checker	Coverage	Status final
F01	ST-RST-01/02; T-SMOKE; T-RST-RUN	CHK-01	COV-01	[OPEN]
F03	ST-SPI-01; T-AES-E2E	CHK-02	COV-02	[OPEN]
F04	ST-MEM-01/02; T-AES-E2E	CHK-04	COV-03	[OPEN]
F05	T-AES-E2E / T-RANDOM	CHK-03	COV-04	[OPEN]
F02	ST-CLK-02/03/04; T-PLL	CHK-05	COV-05	[OPEN]
F06	ST-RST-02; T-RST-RUN	CHK-01	COV-01	[OPEN]
F07	ST-CLK-02; T-PLL	CHK-05	COV-05	[OPEN]
F08	ST-CLK-03/04; T-PLL	CHK-05	COV-05	[OPEN]
F09	ST-AES-01/02; T-AES-MODES	CHK-03/09	COV-09	[OPEN]
F10	ST-AES-03; T-AES-MODES	CHK-03/09	COV-08	[OPEN]
F11	ST-CTRL-01; T-SMOKE	CHK-06	COV-06	[OPEN]
F12	ST-AES-04/05; T-MULTI-BLOCK	CHK-07/10	COV-07/11	[OPEN]
F13	ST-AES-06; T-ERROR	CHK-11	COV-12	[OPEN]
F14	ST-CTRL-02/03/04; T-SMOKE	CHK-06/07	COV-06/11	[OPEN]
F15	ST-AES-08; T-AES-MODES	CHK-09	COV-09	[OPEN]
F16	ST-AES-03/05; T-AES-MODES	CHK-03/10	COV-08	[OPEN]

O que foi feito implementado

- Configurado todo o ambiente de verificação UVM.
- Implementados os agentes de clock, reset, memória e SPI, os sequenciadores, drivers, monitores e interfaces virtuais.
- Configurada a comunicação entre os componentes do testbench e o DUT.
- Configuradas a compilação e a execução das simulações utilizando Makefile
- Integrado o modelo de referência AES via DPI-C para comparação dos resultados esperados, junto a implementação do Scoreboard
- Configurada a cobertura de código no ambiente de verificação, com geração e visualização dos resultados.
- Criado, executado e aprovado o teste Smoke.
- Criado o teste de clock e reset durante a operação AES.
- Criado o teste de clock e reset após a conclusão da operação AES.

Próximos passos

- Desenvolver e verificar os demais testes previstos no Plano de Verificação.
- Completar o fechamento da cobertura de código (*Code Coverage*) e da cobertura funcional (*Functional Coverage*).
- Implementar e validar as assertions e constraints do ambiente de verificação.
- Desenvolver uma interface parasita de acesso aos sinais internos do DUT para ampliar a observabilidade durante as verificações
- Aprimorar o teste de reset para verificar o comportamento dos sinais internos por exemplo os sinais sys_rst_n, aes_busy_sys, aes_done_sys, aes_error_sys, aes_blocks_done_sys

Demo do ambiente