

RESIDÊNCIA EM MICROELETRÔNICA — POLO UFCG



Design Verification

Verification Plan

Fase 2 – PARTE II

Projeto Integrador de Design Verification

planejamento da verificação do sistema de topo com AES

Instrutor e Autor:
Gabriel Villanova

Aluno:
João Guilherme dos Santos Oliveira0

Documento:
Verification Plan – Fase 2

CONFIDENCIAL
V1.0.0
Setembro/2026

Sumário

1 Introdução e fluxo de planejamento
2 DUT, interfaces e escopo
3 Features e requisitos verificáveis
4 Arquitetura, layers e fases de bring-up
5 Plano de estímulos
6 Plano de checagem
7 Plano de cobertura
8 Testes e cenários
9 Rastreabilidade e critérios de closure
10 Referências

“Hard work always pays off.”

1 Introdução e fluxo de planejamento

O Verification Plan define a estratégia de verificação para o sistema de topo da Fase 2. Ele deve transformar a especificação do DUT em features verificáveis, estímulos, mecanismos de observação e checagem, cobertura, testes, rastreabilidade e critérios objetivos de fechamento.

1.1 Objetivos do VPLAN

- Registrar o escopo funcional a ser verificado e o que está explicitamente fora de escopo.
- Derivar mecanismos de verificação a partir das features do DUT.
- Planejar estímulos, checkers, reference models, assertions e cobertura antes do closure.
- Manter rastreabilidade entre feature → cenário → checker → coverage → teste → evidência.
- Definir quando a verificação poderá ser considerada tecnicamente concluída.

1.2 Fluxo de raciocínio esperado

Etapa	Pergunta que o aluno deve responder	Saída esperada
1. Especificação	O que o sistema promete fazer?	Requisitos e interfaces compreendidos.
2. Features	Quais comportamentos precisam de evidência?	Lista de features com IDs únicos.
3. DITL / cenários	Como o sistema é usado do reset ao processamento?	Fluxos realistas e corner cases.
4. Arquitetura	O que preciso gerar, observar e comparar?	VIPs, monitors, scoreboard/refmodel, assertions.
5. Mecanismos	Como cada feature será estimulada e medida?	Stimuli, checkers, coverage e testes.
6. Regressão	Como repetir e ampliar o espaço exercitado?	Suíte automatizada com seeds e logs.
7. Closure	O que ainda falta e por quê?	Gaps fechados ou waivers justificados.

2 DUT, interfaces e escopo

2.1 Visão funcional do DUT

O MiniSoC AES integra uma interface SPI para configuração e monitoramento, uma PLL, um controlador AES-128 e uma memória compartilhada de 1024 palavras de 32 bits. Após a liberação do reset global (`rst_n`), a interface SPI, operando no clock de referência de 2 GHz, permite configurar a PLL, a propriedade da memória e os parâmetros da operação AES. A PLL simula a aquisição de *lock* após 8 a 31 ciclos e libera o clock de sistema (`sys_clk`) conforme o divisor selecionado (/1, /2, /4 ou /8). Após três ciclos desse clock com o *lock* ativo, o controlador AES é liberado do reset interno.

A operação é iniciada por `cfg_start`, desde que a PLL esteja bloqueada no estado de *lock* adquirido e a memória esteja sob propriedade do motor AES. O controlador processa de 1 a 256 blocos de 128 bits nos modos ECB, CBC, PCBC, CFB, OFB ou CTR, realizando quatro leituras de 32 bits da memória por bloco e escrevendo o resultado nas mesmas posições. A chave de 128 bits é expandida em 11 chaves de rodada. Durante o processamento, o sistema atualiza os estados de encadeamento ou o contador CTR, conforme o modo selecionado. Os sinais `busy`, `done`, `error` e `blocks_done` indicam o estado e o resultado da operação e são sincronizados para permitir o monitoramento via SPI. O acesso à memória é compartilhado entre o usuário e o motor AES, exigindo que a troca de propriedade ocorra com o controlador ocioso e sem transações externas em andamento.




Figura 1 – Arquitetura-base do sistema de topo a ser verificado.

2.2 Interfaces do DUT

Interface	Função no sistema	O que deve ser verificado	Observabilidade
RESET	Inicialização e recuperação global.	Assert/deassert, duração, reset em operação, estado pós-reset.	Sinais de estado, monitors e assertions.
CLOCK / PLL	Clock interno e indicação de lock.	Clock válido, transição de lock e dependências de configuração.	Clock monitor, locked e efeitos no sistema.
SPI	Configuração, modos e leitura de status.	Transações válidas, programação e leitura de status como PLL locked.	SPI monitor + estado funcional observado.
MEMORY DATA IF	Interface bidirecional de dados/leitura/escrita.	Protocolo, dados, endereços/controle, backpressure e fluxo fim a fim.	Monitor transacional + scoreboard.
AES datapath	Transformação criptográfica principal.	Resultado correto para chave/modo/dado suportados e integração end-to-end.	Reference model + comparação fim a fim.

2.3 Dentro e fora de escopo

Item	Status	Justificativa / observação
Funcionalidade digital top-level	IN	Obrigatória.
AES funcional	IN	Comparação contra modelo de referência.
Comportamento analógico real do PLL	OUT / MOCK	PLL é modelado para fins de verificação digital.
Timing físico pós-layout	OUT	Não faz parte do objetivo desta fase.

3 Features e requisitos verificáveis

ID	Feature	Descrição comportamental	Prioridade
F01	Reset e inicialização	O DUT deve entrar em estado conhecido após reset e recuperar operação conforme especificação.	Alta
F02	Clock e PLL lock	O sistema deve operar somente sob condições válidas de clock/lock e expor status previsto.	Alta
F03	Configuração SPI	O DUT deve aceitar configurações suportadas e refletir seus efeitos funcionais.	Alta
F04	Memory read/write path	O DUT deve transferir dados corretamente pela interface MEMORY DATA nos fluxos suportados.	Alta
F05	AES end-to-end	Dados processados devem corresponder ao modelo de referência AES para os casos especificados.	Alta
F06	Reset em operação	Reset durante atividade deve cancelar/recuperar o fluxo conforme especificado.	Média
F07	Seleção da frequência da PLL	A PLL deve gerar as frequências correspondentes aos divisores /1, /2, /4 e /8, conforme i_div_sel.	Alta
F08	Desabilitação e reconfiguração da PLL	Ao desabilitar a PLL, o clock de saída deve ser bloqueado e o_locked deve retornar a 0. A alteração do divisor deve ser aplicada após uma nova habilitação.	Alta
F09	Criptografia e descriptografia AES	O DUT deve criptografar e descriptografar corretamente blocos de 128 bits, utilizando a chave de 128 bits configurada e respeitando cfg_decrypt.	Alta
F10	Modos de operação AES	O DUT deve executar corretamente os modos ECB, CBC, PCBC, CFB, OFB e CTR, conforme a configuração cfg_mode.	Alta
F11	Controle de habilitação da operação	O DUT deve iniciar uma operação quando detectar a transição de cfg_start de 0 para 1.	Alta
F12	Processamento de múltiplos blocos	O DUT deve processar a quantidade de blocos definida por cfg_num_blocks, atualizando blocks_done após cada bloco processado.	Alta
F13	Validação da configuração	O DUT deve sinalizar erro quando cfg_num_blocks = 0, cfg_num_blocks > 256 ou cfg_mode > 5.	Alta
F14	Sinalização de conclusão e estado	O DUT deve sinalizar a conclusão da operação por meio de done e indicar o processamento em andamento por meio de busy.	Alta
F15	Tratamento do contador CTR	No modo CTR, o DUT deve incrementar counter_q após o processamento de cada bloco, conforme a especificação.	Média
F16	Encadeamento entre blocos	Nos modos que utilizam encadeamento, o DUT deve atualizar chain_q conforme as regras implementadas para cada modo.	Média

3.1 Day-in-the-Life (DITL) / cenários de uso

ID	Fluxo resumido	Features relacionadas
DITL-01	Reset → clock/lock → configuração SPI → escrita/leitura de dados → AES → verificação do resultado.	F01–F05
DITL-02	Operação ativa → reset → reconfiguração → nova transação válida.	F01, F03, F04, F06
DITL-03	Configuração da PLL → seleção dos divisores de frequência → desabilitação e reconfiguração → verificação do clock e do lock.	F02, F07, F08
DITL-04	Configuração de uma operação com múltiplos blocos → leitura da memória → processamento AES com encadeamento → verificação dos resultados e da quantidade de blocos processados.	F04, F05, F10, F12, F14, F16
DITL-05	Configuração com parâmetros inválidos → tentativa de iniciar a operação → verificação do erro → correção dos parâmetros → nova operação válida.	F03, F11, F13, F14

4 Arquitetura, layers e fases de bring-up


4.1 Verification layers

Layer	Responsabilidade	Exemplos no projeto
L0 Baseline	Compilar/elaborar, resetar e conectar DUT.	tb_top, interfaces, config_db, smoke test.
L1 Stimulus/Monitor	Gerar e observar transações.	VIP CLOCK, RESET, SPI, MEMORY DATA.
L2 Checkers	Determinar correto/incorreto.	Scoreboard, AES refmodel, SVA.
L3 Coverage	Medir o espaço funcional exercitado.	Covergroups, crosses, assertion coverage.
L4 Scenarios	Compor fluxos realistas multi-interface.	Sequences e virtual sequences.

4.2 Bring-up phases

Fase	Capacidade obtida	Critério de pronto
P0	Baseline do TB	Compila e roda smoke test.
P1	Clock + reset	DUT inicializa de forma observável e repetível.
P2	SPI	Configuração básica é aplicada e monitorada.
P3	MEMORY DATA	Transações de leitura/escrita são geradas e reconstruídas por monitor.
P4	AES self-checking	Fluxo end-to-end compara DUT vs. modelo.
P5	Coverage + regression	Cobertura coletada e suíte automatizada.
P6	Closure	Gaps tratados, regressão limpa, documentação fechada.

4.3 Arquitetura do testbench



O testbench utiliza uma arquitetura modular baseada em UVM, organizada em três níveis principais: tb_top, minisoc_test_base e minisoc_environment. Essa estrutura permite separar a geração de estímulos, a interação com o DUT e a verificação dos resultados. O módulo tb_top representa o nível superior do testbench, conectando o DUT às interfaces clk_interface, rst_interface, mem_interface e spi_interface. Essas interfaces permitem controlar e observar os sinais de clock, reset, memória e comunicação SPI. A classe minisoc_test_base contém as sequências responsáveis por gerar os estímulos dos testes: clk_Sequence, rst_Sequence, mem_Sequence e spi_Sequence. Essas sequências permitem configurar o ambiente e executar operações individuais ou combinadas.

O minisoc_environment reúne quatro agentes, cada um associado a uma interface específica:

- Sequencer: organiza e fornece os estímulos ao driver.
- Driver: aplica os estímulos ao DUT por meio da interface virtual.
- Monitor: observa os sinais da interface e coleta informações sobre as transações realizadas.
- Virtual Interface: permite o acesso aos sinais da interface SystemVerilog pelos componentes UVM.

O ambiente também possui dois componentes de verificação:

- Scoreboard: compara os resultados observados com os resultados esperados, permitindo identificar divergências no funcionamento do DUT. Para isso, utiliza o Reference Model, chamado por meio da função DPI-C c_aes_process(), que calcula os resultados AES esperados em C/C++.
- Subscriber: recebe informações das transações para coletar dados de cobertura funcional e avaliar quais funcionalidades foram exercitadas durante os testes.

A coordenação de sequências entre diferentes agentes pode ser realizada por um *virtual sequencer*, caso implementado. Essa organização permite verificar tanto o comportamento individual das interfaces quanto o funcionamento integrado do MiniSoC AES, incluindo a configuração SPI, o acesso à memória e o processamento AES.

5 Plano de estímulos

ID	Interface	Parâmetro / operação	Valores / condições	Objetivo
ST-RST-01	RESET	Reset inicial	Assert/deassert; duração válida.	Inicialização.
ST-RST-02	RESET	Reset em runtime	Durante SPI ou tráfego de dados, se permitido.	Recuperação/cancelamento.
ST-CLK-01	CLOCK	Clock nominal	Conforme especificação.	Operação nominal.
ST-SPI-01	SPI	Configuração válida	Registros/campos suportados.	Programar o DUT.
ST-MEM-01	MEMORY	Read/write	Dados e controles válidos.	Exercitar caminho de dados.
ST-MEM-02	MEMORY	Boundary/backpressure	Limites e espera conforme protocolo.	Corner cases.
ST-CLK-02	CLOCK / PLL	Divisor do PLL	/1, /2, /4, /8.	Seleção de frequência.
ST-CLK-03	CLOCK / PLL	Habilitação e lock	PLL_ENABLE = 1; PLL_LOCKED = 1.	Aquisição de lock.
ST-CLK-04	CLOCK / PLL	Desabilitação do PLL	PLL_ENABLE = 0.	Bloqueio do clock.
ST-SPI-02	SPI	Leitura de registradores	Requisição e segunda transação.	Leitura de registradores.
ST-SPI-03	SPI	Protocolo SPI	Mode 0; MSB-first; até 25 MHz.	Comunicação SPI válida.
ST-SPI-04	SPI	Endereço NOP	0x3F.	Tratamento de leitura.
ST-MEM-03	MEMORY / SPI	Ownership da memória	MEM_SEL_AES = 0 ou 1; AES ocioso na troca.	Controle de acesso à memória.
ST-MEM-04	MEMORY	Organização do bloco	4 palavras de 32 bits por bloco.	Organização dos dados.
ST-AES-01	SPI / AES	Criptografia AES-128	Bloco de 128 bits; DECRYPT = 0; ECB.	Criptografia correta.
ST-AES-02	SPI / AES	Descriptografia AES-128	Bloco de 128 bits; DECRYPT = 1; ECB.	Recuperação do original.
ST-AES-03	SPI / AES	Modos AES	ECB, CBC, PCBC, CFB, OFB e CTR.	Operação nos seis modos.
ST-AES-04	SPI / AES	Quantidade de blocos	NUM_BLOCKS = 1 a 256.	Processamento em lote.
ST-AES-05	MEMORY / AES	Múltiplos blocos	2 ou mais blocos consecutivos.	Processamento sequencial.
ST-AES-06	SPI / AES	Parâmetros inválidos	NUM_BLOCKS = 0, acima de 256 ou modo inválido.	Tratamento de erros.
ST-AES-07	SPI	Chave e IV	KEY0–KEY3; IV0–IV3.	Configuração criptográfica.
ST-AES-08	SPI	Contador CTR	COUNTER_HI; COUNTER_LO.	Configuração do contador.
ST-CTRL-01	SPI / AES	0	START = 1.	Iniciar operação AES.
ST-CTRL-02	SPI / AES	Status da operação	BUSY, DONE, ERROR, BLOCKS_DONE.	Acompanhar processamento.
ST-CTRL-03	SPI / AES	Limpeza de DONE	Novo START válido.	Reiniciar status de conclusão.
ST-CTRL-04	SPI / AES	Contagem de blocos	Operação com múltiplos blocos.	Contabilizar blocos processados.

6 Plano de checagem

ID	Checker / modelo	Entrada observada	Regra de decisão
CHK-01	Reset checker / SVA	reset, estados e outputs relevantes	Confirma estado e sequência pós-reset.
CHK-02	SPI protocol/config checker	Transações SPI + estado observado	Confirma protocolo e efeito da configuração.
CHK-03	AES reference model	input/key/configuração	Calcula expected e compara com resultado do DUT.
CHK-04	Memory data scoreboard	Transações esperadas e observadas	Associa requests/responses e detecta mismatch/perda/duplicação.
CHK-05	Clock/PLL checker	Enable, divisor, lock e clock de saída	Confirma lock e frequência selecionada.
CHK-06	AES control checker	START, BUSY, DONE e ERROR	Confirma a sequência de controle da operação.
CHK-07	Block counter checker	Número configurado e BLOCKS_DONE	Confirma a contagem de blocos processados.
CHK-08	Memory ownership checker	MEM_SEL_AES e sinais de acesso	Confirma a seleção correta do proprietário da memória.
CHK-09	AES configuration checker	MODE, DECRYPT, chave, IV e contador	Confirma a configuração aplicada ao AES.
CHK-10	AES multi-block checker	Dados, quantidade de blocos e resultados	Confirma o processamento sequencial dos blocos.
CHK-11	Error checker	Configurações inválidas e ERROR	Confirma a sinalização de erros previstos.

6.1 Assertions planejadas

ID	Propriedade	Quando vale	Falha significa
A-01	Ex.: após reset, saída/estado deve assumir valor definido.	Janela pós-reset.	Violação de inicialização.
A-02	Ex.: request válido deve obedecer handshake/protocolo.	Durante MEMORY DATA.	Violação de protocolo.
A-03	PLL desabilitado deve manter PLL_LOCKED = 0.	PLL_ENABLE = 0.	Falha no controle do PLL.
A-04	Clock do sistema deve permanecer bloqueado até o lock.	PLL habilitado, aguardando lock.	Liberação prematura do clock.
A-05	START válido deve iniciar uma operação AES.	Escrita de START válido.	Falha no início da operação.
A-06	DONE deve ser limpo ao aceitar novo START válido.	Nova operação aceita.	Falha na atualização do status.
A-07	BUSY deve refletir uma operação em andamento.	Durante o processamento AES.	Inconsistência no status.
A-08	BLOCKS_DONE não deve exceder NUM_BLOCKS.	Durante o processamento.	Erro na contagem de blocos.
A-09	A propriedade da memória deve respeitar MEM_SEL_AES.	Durante acessos à memória.	Conflito de ownership.

ID	Propriedade	Quando vale	Falha significa
A-10	A troca de ownership deve ocorrer com o AES ocioso.	Durante a transferência da memória.	Violação de exclusão mútua.
A-11	Transações SPI devem respeitar o formato definido.	0	Violação do protocolo SPI.
A-12	Acessos à memória devem usar endereços válidos.	Durante leituras e escritas.	Acesso fora dos limites.

7 Plano de cobertura

Coverage ID	Comportamento medido	Bins / cross planejado	Feature
COV-01	Reset por contexto	initial × idle × active	F01/F06
COV-02	Configuração SPI	modos/campos relevantes × status	F03
COV-03	MEMORY DATA	read/write × tamanho/condição × backpressure	F04
COV-04	AES vectors	classes de dados/chaves/configurações suportadas	F05
COV-05	Configuração do PLL	divisor × enable × lock	F02/F07
COV-06	Controle do AES	START × BUSY × DONE × ERROR	F11/F14
COV-07	Quantidade de blocos	1 × intermediário × 256	F12
COV-08	Modos de operação AES	ECB × CBC × PCBC × CFB × OFB × CTR	F10
COV-09	Criptografia e descriptografia	encrypt × decrypt × modo	F09/F10
COV-10	Ownership da memória	interface externa × AES × estado do engine	F04
COV-11	Contabilização de blocos	quantidade configurada × BLOCKS_DONE	F12/F14
COV-12	Configurações inválidas	quantidade inválida × modo inválido × ERROR	F13

7.1 Code coverage e análise de holes

Registre line/block/expression/toggle/FSM quando disponíveis. Holes devem ser classificados: falta de estímulo, código inacessível, comportamento fora de escopo, limitação do modelo ou possível bug. Exclusões/refinements precisam de justificativa e evidência.

8 Testes e cenários

Test ID	Objetivo / fluxo	Checkers	Coverage principal
T-SMOKE	Reset → configuração mínima → operação curta.	CHK-01/02	COV-01/02
T-AES-E2E	Fluxo completo SPI + MEMORY DATA + AES.	CHK-02/03/04	COV-02/03/04
T-RST-RUN	Aplicar reset durante atividade e reiniciar.	CHK-01/04	COV-01/03
T-RANDOM	Variações constrained-random dentro do espaço legal.	Todos aplicáveis	Closure de bins restantes
T-PLL	Configurar os divisores do PLL e verificar habilitação, aquisição de lock e bloqueio do clock.	CHK-05	COV-05
T-AES-MODES	Executar criptografia e descriptografia nos modos ECB, CBC, PCBC, CFB, OFB e CTR.	CHK-03/09	COV-08/09
T-MULTI-BLOCK	Processar múltiplos blocos, incluindo os limites mínimo e máximo.	CHK-03/07/10	COV-07/11
T-MEM-OWNER	Alternar o acesso à memória entre a interface externa e o AES, respeitando as condições de troca.	CHK-08	COV-10
T-ERROR	Testar configurações inválidas e verificar a sinalização de erro.	CHK-11	COV-12

9 Rastreabilidade e critérios de closure

Feature	Stimuli / Testes	Checker	Coverage	Status final
F01	ST-RST-01/02; T-SMOKE; T-RST-RUN	CHK-01	COV-01	[OPEN]
F03	ST-SPI-01; T-AES-E2E	CHK-02	COV-02	[OPEN]
F04	ST-MEM-01/02; T-AES-E2E	CHK-04	COV-03	[OPEN]
F05	T-AES-E2E / T-RANDOM	CHK-03	COV-04	[OPEN]
F02	ST-CLK-02/03/04; T-PLL	CHK-05	COV-05	[OPEN]
F06	ST-RST-02; T-RST-RUN	CHK-01	COV-01	[OPEN]
F07	ST-CLK-02; T-PLL	CHK-05	COV-05	[OPEN]
F08	ST-CLK-03/04; T-PLL	CHK-05	COV-05	[OPEN]
F09	ST-AES-01/02; T-AES-MODES	CHK-03/09	COV-09	[OPEN]
F10	ST-AES-03; T-AES-MODES	CHK-03/09	COV-08	[OPEN]
F11	ST-CTRL-01; T-SMOKE	CHK-06	COV-06	[OPEN]
F12	ST-AES-04/05; T-MULTI-BLOCK	CHK-07/10	COV-07/11	[OPEN]
F13	ST-AES-06; T-ERROR	CHK-11	COV-12	[OPEN]
F14	ST-CTRL-02/03/04; T-SMOKE	CHK-06/07	COV-06/11	[OPEN]
F15	ST-AES-08; T-AES-MODES	CHK-09	COV-09	[OPEN]
F16	ST-AES-03/05; T-AES-MODES	CHK-03/10	COV-08	[OPEN]

9.1 Critérios mínimos de fechamento

- Nenhum mismatch ou assertion failure sem explicação na regressão final.
- Todos os itens do VPLAN possuem status final e evidência correspondente.
- Coverage funcional planejado fechado para bins válidos; waivers documentados quando necessários.
- Code coverage analisado e holes relevantes tratados ou justificados.
- Regressão reproduzível com comandos, seeds e versão/tag registrados.
- Verification Guide e Verification Report consistentes com o estado final do ambiente.

“Hard work always pays off.”

10 Referências

[1] RTL e especificação do sistema de topo fornecidos pelo instrutor.

[2] NIST FIPS 197 – Advanced Encryption Standard (AES).

[3] SystemVerilog Language Reference Manual (LRM).

[4] UVM documentation / simulator documentation adotada no projeto.