实验 4-1 报告

学号: 2016K8009908007

姓名: 薛峰

一、实验任务

实验目的:

- (1) CPU 增加 MTCO、MFCO、ERET 指令;
- (2) CPU 增加 CPO 寄存器 STATUS、CAUSE、EPC;
- (3) CPU 增加 SYSCALL 指令,也就是增加 syscall 例外支持;
- (4) 运行功能测试通过, lab4-1 共有 69 个功能点测。

检验方法:

仿真和上板运行 func lab4 通过;

二、实验设计

因为 lab4 第一次实验较为简单,只需要实现系统调用,所以例外提交直接设置在了译码级,即如果检测到该指令是 syccall,则立马处理该例外。

下面将分及部分介绍实验设计:

cp0_status 寄存器: 该寄存器包含有处理器操作模式、中断使能以及处理器状态诊断信息。对该寄存器的操作有: 当例外提交时,需要将其 EXL 域置为 1; 当例外返回时,即执行 eret 指令时,需要将 EXL 域置零。

cp0_cause 寄存器:该寄存器主要用于描述最近一次例外的原因。对该寄存器的操作有:当要写该寄存器时(即 mtc0),需要将 ip 域赋相应位置的值,当例外提交时,需要将 execcode 域置为 0x08(系统调用例外)。

cp0_epc 寄存器: 该寄存器可读可写器,用于存放例外处理完成后继续开始执行的指令的 PC。对该寄存器的操作有: 当要写该寄存器时(即 mtc0),需要将对应值赋给 cp0_epc 寄存器; 当例外提交时,需要将从 中断返回的 PC 保存在 cp0 epc 中;

提交例外流程:

在译码阶段检测到当前指令为 syscall 之后,立马报例外处理,对相关寄存器进行赋值,并且需要将此时在 IF 阶段的指令清空,即不允许 syscall 指令之后的指令进入流水线。

因为本次只需要处理系统调用,因此将例外提交设置在译码阶段,但是随着之后例外的增加,提交的时机肯定需要后移。

三、实验过程

(一) 实验流水账

时间	记录
11月17日	一、开始写 rtl 代码,交叉编译测试代码并生成 golden_trace;
15: 00~19: 30	二、仿真失败。
11月17日	一、调波形,最终仿真还是没能通过。
18: 20~23: 30	、 例仅/D, 取公 仍 共足足仪 比
11月18日	一、调波形,最终仿真通过;
10: 30~11: 20	二、上板验证通过。

(二) 错误记录

1、错误1

(1) 错误现象

cp0 epc 寄存器几乎每个周期都会发生变化。

(2) 分析定位过程

检查对 cp0_epc 赋值的代码,并没有发现错误。后检查波形发现 cp0_epc 寄存器的值和 PC_id 的值相差一个周期。于是在认真检查该部分代码发现了错误。

(3) 错误原因

如下图所示,代码 255 行 if 语句后面有一个分号,这导致每个周期 epc 都会被赋值,这也就解释了为什么 epc 和 PC id 的值相差一个周期。

```
always @ (posedge clk) begin

if(!resetn)

cp0_epc <= 1'b0;

else if(mtc0_wen_epc)

cp0_epc <= mtc0_value;

else if(exception_commit == 1'b1 && cp0_status_exl == 1'b0);

cp0_epc <= PC_ID;

end
```

(4) 修正效果

将分号删除之后 epc 寄存器正常工作。

(5) 归纳总结

发生这种错误是由于手误,但是这个小 bug 让我找了挺长时间。

2、错误2

(1) 错误现象

仿真的过程中控制台报错。

(2) 分析定位过程

定位到那处错误,发现是一条 syscall 指令,虽然此时已经处于正在处理系统调用的内核态,但 PC 还是跳到了例外处理入口地址。

(3) 错误原因

查看对 PC 赋值的代码发现对 PC 更新的条件里没有加入 cp0_status_exl == 1'b0 这个条件,导致一检测到系统

调用就会相应。

(4) 修正效果

更改过之后这个错误消失

(5) 归纳总结

发生这种错误属于笔误, 忘记加上 exl 位置的判断。

3、错误3

(1) 错误现象

仿真的过程中控制台报错。

(2) 分析定位过程

定位到那处错误,发现是一条 syscall 指令,但是 PC 并没有跳转到例外处理地址。

(3) 错误原因

查看 test.s 发现,在这条 syscall 指令之前是一条除法指令。因为除法指令需要阻塞流水线,所以当 syscall 指令进入到 id 阶段时,此时 id 内的数据都是无效的,但是这时候处理例外便会报错。

(4) 修正效果

将例外提交信号与 valid id 信号做与运算。

(5) 归纳总结

发生这种错误是由于考虑不全面。

四、实验总结

虽然这两周在期中考试,但还是抽出来时间把这个实验做完了。可能做的时候觉得这个实验比较简单,并且想尽早结束去复习其他科目,但是碰到了几处 bug 找了很久都没找到,这让我很烦躁。于是更不能耐下心来做完成实验,导致那天晚上找了好久都没找到错误。第二天起来之后,用了十几分钟就找到错误的地方,然后改正过后就通过了,所以以后在调波形的时候一定要静下心来,否则可能会花费更多时间。