实验 5-1 报告

学号: 2016K8009908007

姓名: 薛峰

一、实验任务

实验目的:


- (1) 掌握 AXI 协议相关知识;
- (2) 完成握手的类 SRAM 接口到 AXI 接口的转换桥 RTL 代码编写。

检验方法:

仿真和上板运行测试程序通过。

二、实验设计

结构设计图(仅以写数据为例):



该实验需要增加 AXI 总线支持,具体实现如下,分两部分阐述:

CPU -> AXI 转换桥:

该部分的握手机制为:对于地址传输,双向握手,当 req和 addr_ok 同时为高的时候握手成功;对于数据传输,单向握手,当 data ok 为高的时候握手成功。

当接受到请求信号,并且此时并没有被占有(对于数据传输即 data_req && !is_req_data)时,可判断当前到来了一个新的请求,当 inst_addr_ok 和 data_req 都为 1 时,握手成功,需要将传进来的数据保存到寄存器中(地址同理)。

对于 addr_ok 信号,若当前转换桥内没有接收到请求,并且 CPU 到来了一个新的请求,就将 addr_ok 信号拉高,这样一旦来指令请求,地址便能传入到转换桥中;对于 data_ok 信号,如果当前转换桥内正在处理请求,并且请求完成(用 is finished 信号表示),则将 data ok 拉高。

AXI 转换桥->RAM:

该部分的握手机制为:双向握手,当 valid 和 ready 信号都拉高时,握手成功。

因指令通道和数据通道类似,因此只对指令通道进行说明。

对于写数据,首先讨论对地址的传送。awvalid 信号用于表明传到 RAM 的地址是否有效,对于该信号,可以根据当前是否有写请求、地址是否还没被接收判断;当 awvalid 和 awready 同时拉高,说明地址信号握手成功,即 RAM 接收到了地址数据,用一个状态寄存器来保存地址信号已经被接收。再讨论数据的传送,wvalid 信号用于表明传到 RAM 的数据是否有效,可以根据当前是否有写请求、数据是否还没被接收判断;当 wvalid 和 wready 同时拉高,说明数据信号握手成功,即 RAM 接收到了数据,并用一个状态寄存器保存数据已经被接收。

对于读数据,地址传输部分与写相同,对于数据传输部分,需要等待 rvalid 拉高,一旦 rvalid 拉高,表明从 ram 中传入的数据有效,握手成功。

对于 if_finished 信号,该信号用于表明读/写请求在转换桥内是否完成。对于读请求,若地址已被 RAM 接收,并且 rvalid 与 rready 握手成功,则读请求完成;对于写请求,若地址已被 RAM 接收,并且 bvalid 和 bready 握手成功,则写请求完成。根据 if_finished 信号可以给 data_ok 赋值,提醒 CPU 传给 CPU 的数据有效。

三、实验过程

(一) 实验流水账

时间	记录
12月1日	一、阅读 AXI 相关资料,了解各接口的功能;
18: 50~21: 40	二、开始写 rtl 代码。
12月2日	一、完成 rtl 代码;

16: 10~22: 50	二、进行仿真,调波形,最终仿真仍未通过。
12月3日	一、调波形,最终仿真通过;
15: 10~19: 30	二、上板验证通过。

(二) 错误记录

1、错误1

(1) 错误现象

仿真时,波形不停止,并且控制台不报错。

(2) 分析定位过程

初步判断是某处逻辑错误,根据从 AXI 传出去的 data_data_ok 信号开始一步一步向前找。

(3) 错误原因

发现是 waddr_arrived 未初始化,导致 awvalid 信号一直为 x,导致 waddr_arrived 不能赋值,从而导致 is finished 信号不能置为 1,从而第一个写数据一直无法完成。

(4) 修正效果

将 waddr_arrived 等信号初始化之后,该错误消失。

(5) 归纳总结

该处错误是由于没有考虑好各个信号C之间的时序关系,并且忘记初始化。

2、错误2

(1) 错误现象

仿真时控制台报错。

(2) 分析定位过程

发现存入的数据不对,于是一步一步向前推,发现是向 ram 写的数据错误。

(3) 错误原因

之前是直接将从 cpu 传来的信号直接传给 ram,但是当 AXI 和 CPU 握手之后,cpu 传来的信号就变成 X,因此需要有寄存器保存传进来的地址和数据的信息。

(4) 修正效果

使用寄存器保存传来的数据,该问题解决。

(5) 归纳总结

该错误由于没有考虑好接口信号的时序关系,导致数据丢失。

3、错误3

(1) 错误现象

仿真时,并且控制台报错,有部分数据出错。

(3) 分析定位过程

初查看 wstrb 信号,发现该信号一直取值为 0 或 f,没有其他取值,因此错误出现在此。

(3) 错误原因

查看对 wstrb 信号赋值部分的代码,发现对地址判断的部分为 "addr_i == 2'b00",然而地址为 32 位信号,判断 wstrb 取值时需要根据地址的后两位判断,即 addr_i [1:0]。

(4) 修正效果

将 addr i 改为 addr i[1:0]之后仿真通过。

(5) 归纳总结

笔误。

四、实验总结

成果李耀了AXI总线 刚开始感觉代码各信号之间的依赖关系复杂,不知如何下手,之后仔细查阅讲义并咨询同学之后才完成该部 分代码。虽然本次代码比较难写,但是从中还是收获了不少知识,最大的收获便是掌握了 AXI 总线相关的知识。