版本历史

文档更新记录	文档名:	Lab05_CPU 总线接口支持
	版本号	V0.3
	创建人:	计算机体系结构研讨课教学组
	创建日期:	2017-11-20

更新历史

	更新日期	更新人	版本号	更新内容
1	2017/11/20	邢金璋	V0.1	初版。
2	2018/11/27	邢金璋	V0.2	调整为三周完成。
3	2018/12/06	邢金璋	V0.3	随 ucas_CDE 更新而更新。
				T X (S)
		11009		

1 实验五 CPU 总线接口支持

在学习并尝试本章节前,你需要具有以下环境和能力:

- (1) 较为熟练使用 Vivado 工具。
- (2) 一定的 CPU 设计与实现能力。

通过本章节的学习, 你将获得:

- (1) AXI 协议的知识。
- (2) CPU 总线接口设计的知识。

在本章节的学习过程中, 你可能需要查阅:

- (1) 参考资料"AMBA 总线协议"。
- (2) 课本上总线知识。

在开展本次实验前,请确认自己知道以下知识:

- (1) 总线协议的握手的概念。
- (2) AXI 协议中握手信号 ready 和 valid 的概念。
- (3) AXI协议5个通道的概念。
- (4) AXI 协议各控制信号的意思。

本次实验有以下几个坑,请在碰到问题时注意查看:

- (1) 对 AXI 接口的 ar、aw、w 通道,如果 master 先置上了 valid,但没有收到对应的 ready,也就是握手失败了,但这时不能更改该通道的其他信号。比如 arvalid 置上时,未看到 arready,master 不能更改 araddr。也就是 AXI 一旦发起请求,就不能撤销或更改请求,直至请求握手完成。
- (2) 但是第一阶段我们设定的类 SRAM 接口,却只保证 req&addr_ok 有效时,也就是握手成功时,addr 和 wdata 是有效的。其他时候,**即使 req 有效,但 addr_ok 为 0,addr 和 wdata 也是 x**。这样的设定虽然对 第一阶段实验而言比较麻烦,却方便了第二阶段的实现。
- (3) 第三阶段,上板运行时,可以根据拨码开关更改随机种子。所以有可能上板运行时,更改了随机种子,测试就跑不过了。这一情况在第一阶段可能比较少碰到,但在第二阶段应该会普遍碰到。一旦碰到,就需要仿真设定相同随机种子,来仿真复现该错误进行 debug。

以下几点,第一阶段可能碰不到,但第二阶段可能会碰到,最好可以提前考虑下:

(1) AXI 读写分类,不保证读写同地址的顺序性。也就是先写后读,且写读同一地址,如果在写未收到 b 通 道响应时就发出了读的 ar 通道请求,那就有可能读出旧值,这是不正确的。类似的,先读后写,且读写 同一地址,读未完成,写就发出了,那有可能读到写后的值,这也是不正确的。

1.1 实验目的

- 1. 掌握片上总线的一般性原理。
- 2. 掌握总线接口与 CPU 内部流水线之间的相互关系。

1.2 实验设备

- 1. 装有 Xilinx Vivado、MIPS 交叉编译环境的计算机一台。
- 2. 龙芯体系结构教学实验箱(Artix-7)一套。

1.3 实验任务

为 myCPU 增加 AXI 总线支持,完成功能测试,并支持运行一定的应用程序。

本次实验分三周完成,第一周(2018年12月4日检查),需要完成:

- (1) 完全带握手的类 SRAM 接口到 AXI 接口的转换桥 RTL 代码编写。
- (2) 通过简单的读写测试。

第二周(2018年12月11日检查),需要完成:

- (1) CPU 顶层修改为 AXI 接口。CPU 对外只有一个 AXI 接口,需内部完成取指和数据访问的仲裁。
- (2) 集成到 SoC_AXI_Lite 系统中。
- (3) 完成固定延迟的功能测试。

第三周(2018年12月18日检查),需要完成:

- (1) 完成随机延迟的功能测试。
- (2) 推荐:在 myCPU 上运行电子表、记忆游戏程序,确保正确运行。

1.4 实验环境

本实验第一周的实验环境如下(黄色部分为实验内容),记为 cpu_axi_ifc_dev。




图 1-1 cpu_axi_ifc_dev 环境示意

本实验第二、三周的实验环境基于 ucas_CDE_axi, 其中的 mycpu_verify 的环境不再使用 SoC_Lite 系统, 而是使用 SoC_AXI_Lite 系统,该系统如下(黄色部分为实验内容)。生成 golden_trace 的部分与原先相同,依然基于SoC_Lite。测试程序对应 func_lab5,本次只有一块 RAM,只用加载 axi_ram.coe 即可。




图 1-2 SoC_AXI_Lite 示意

1.5 实验检查

本次实验在 2018年 12月 4日、2018年 12月 11日和 2018年 12月 18日分别进行检查。现场分仿真检查和上板检查。a

第一阶段仿真和上板效果参见本章 1.7.3 节。

第二阶段仿真和上板效果参见本章 1.7.4 节。

第三阶段仿真和上板效果参见本章 1.7.5 节。

1.6 实验提交

本次实验作品提交要求提交<u>三次</u>,第一次截止日期是 2018 年 12 月 4 日 18:10,第二次截止时间是 2018 年 12 月 11 日 18:10,第三次截止时间是 2018 年 12 月 18 日 18:10。

(1) 纸质档提交

提交方式: 课上现场提交, 每组都必须要有。

截止时间: 2018年12月4日18:10、12月11日18:10、12月18日18:10。

提交内容: 纸质档 lab5 各阶段实验报告,分别记为 lab5-1、lab5-2、lab5-3。

实验报告模板参考"A06_实验报告模板"。

(2) 电子档提交

提交方式:打包上传到 Sep 课程网站 lab5 作业下,每组都必须要有。

截止时间: 2018年12月4日18:10、12月11日18:10、12月18日18:10。

提交内容: 电子档为一压缩包。

第一阶段提交目录层次如下(请将其中的"学号",替换为本组组号)。

|-lab5-1 *学号*|

目录, lab5-1 作品。

|--lab5-1_*学号*.pdf

Lab5-1 实验报告, 实验报告模板参考"A06_实验报告模板"

|--axi ifc / 目录, 自实现类 SRAM 接口到 AXI 接口的转换桥源码

|--axi_ifc.bit 功能测试 bit 文件

第二阶段提交目录层次如下(请将其中的"学号",替换为本组组号)。

|-lab5-2_*学号*| 目录, lab5-2 作品。

|--lab5-2_学号.pdf Lab5-2 实验验报告,实验报告模板参考"A06_实验报告模板 v0.2

|--myCPU / 目录,自实 myCPU 源码,最好有 readme 说明

|--mycpu.bit 功能测试 bit 文件

第三阶段提交目录组织格式和第二阶段类似。

1.7 实验说明

1.7.1 类 SRAM 接口

之前实现的 myCPU 接口是 SRAM 接口,数据访问都是单周期返回的。接口简单,却也限制了 myCPU 的频率。myCPU 频率不能超过 RAM 的读写频率。

实际 CPU 频率是普遍高与存储器读写频率的,所以很多时候访问都是需要多个 CPU 周期才能返回的。为此为 SRAM 接口增加地址传输握手信号 addr_ok 和数据传输握手信号 data_ok,这样就可以实现任意周期返回数据了,本课程中称为类 SRAM 接口。

农 1-1 大 OKAM 按口间 5					
信号	位宽	方向	功能		
clk	1	input	时钟		
req	1	master—>slave	请求信号,为1时有读写请求,为0时无读写请求		
wr	1	master—>slave	该次请求是写		
size	[1:0]	master—>slave	该次请求传输的字节数,0: 1byte; 1: 2bytes; 2: 4bytes。		
addr	[31:0]	master—>slave	该次请求的地址		
wdata	[31:0]	master—>slave	该次请求的写数据		
addr_ok	1	slave—>master	该次请求的地址传输 OK,读:地址被接收;写:地址和数据被接收		
data_ok	1	slave—>master	该次请求的数据传输 OK,读:数据返回;写:数据写入完成。		
rdata	[31:0]	slave—>master	该次请求返回的读数据。		

表 1-1 类 SRAM 接口信号

需要注意,不同于 SRAM 接口,类 SRAM 的地址信号(addr)是字节寻址的,其指向读写数据的最低有效位。因而 addr 和 size 信号需配合使用,不支持 3 字节读写,有且只有以下类型组合。

1. addr[1:0]=2'b00时,可能的组合:

size=2'b00, size=2'b01, size=4'b10,

2. addr[1:0]=2'b01时,可能的组合:

size=2'b00

3. addr[1:0]=2'b10时,可能的组合:

size=2'b00, size=2'b01

4. addr[1:0]=2'b11时,可能的组合:

size=2'b00

wdata 和 rdata 有效数据字节也与 size 与 addr[1:0]信号对应, 小尾端下, 配合如下:

表 1-2 类 SRAM 接口数据有效情况

	data[31:24]	data[23:16]	data[15:8]	data[7:0]
size=2'b00,addr=2'b00	-	-	-	valid

size=2'b00,addr=2'b01	-	-	valid	-
size=2'b00,addr=2'b10	-	valid	-	-
size=2'b00,addr=2'b11	valid	-	-	-
size=2'b01,addr=2'b00	-	-	valid	valid
size=2'b01,addr=2'b10	valid	valid	-	-
size=2'b10,addr=2'b00	valid	valid	valid	valid

其读一个半字的时序逻辑如下:




图 1-3 类 SRAM 接口一次读时序

其写一个字节的时序逻辑如下:




图 1-4 类 SRAM 接口一次写时序

其连续写读的的时序逻辑如下。可以看到连续写读时, slave 返回的 data_ok 应该顺序返回的,

就是先写后读,必须先返回写的 data_ok,再返回读的 data_ok。另外,在一次传输 addr_ok 握手后 data_ok 握手前,是有可能出现好几次其他请求的 addr_ok 握手的,也就是可能出现握手序列 addr_ok->addr_ok->addr_ok->addr_ok->addr_ok->master 端避免这一情况的出现可以通过拉低 req 信号,slave 避免这一情况的出现可以通过拉低 addr_ok 来避免。




图 1-5 类 SRAM 接口连续写读时序

其连续读写的时序逻辑如下。从下图可以看到,当 addr_ok 和 data_ok 同时有效时,是针对不同请求的握手: addr_ok 是当前传输的地址握手成功,data_ok 是之前传输的数据握手成功。另外,图中读数据握手成功是有可能在写地址握手成功前完成的。




图 1-6 类 SRAM 接口连续读写时序

1.7.2 AXI 总线协议

AXI 总线协议是 AMBA 协议的一部分,面向高性能和高频率系统,它有如下特点:

- 地址/控制信号和数据信号分离
- 采用 VALID、READY 握手方式

在 AXI 协议中,发送读写请求的设备称为 master, 另一方称为 slave。32 位 AXI 协议的接口如下表(红色为 需要重点关注的)。关于 AXI 接口的时序图,请参考资料 AMBA 协议。

表 1-3 32 位 AXI 接口信号 信号 位宽 方向 备注 功能

IH J	124 90	/4 4	-77110	щіт		
AXI 时钟与	AXI 时钟与复位信号					
aclk	1	input	AXI 时钟			
aresetn	1	input	AXI 复位,低电平有效			
读请求地址	读请求地址通道,(以 ar 开头)					
arid	[3:0]	master—>slave	读请求的 ID 号	取指为 0 取数为 1		
araddr	[31:0]	master—>slave	读请求的地址			
arlen	[7:0]	master—>slave	读请求控制信号,请求传输的长度(数据传输拍数)	固定为0		
	[2:0]	master—>slave	读请求控制信号,请求传输的大小(数据传输每拍的字节			
arsize			数)			
arburst	[1:0]	master—>slave	读请求控制信号,传输类型	固定为 2'b01		
arlock	[1:0]	master—>slave	读请求控制信号, 原子锁	固定为0		
arcache	[3:0]	master—>slave	读请求控制信号,CACHE 属性	固定为0		
arprot	[2:0]	master—>slave	读请求控制信号,保护属性	固定为0		
arvalid	1	master—>slave	读请求地址握手信号,读请求地址有效			
arready	1	slave—>master	读请求地址握手信号,slave 端准备好接受地址传输			
读请求数据	读请求数据通道, (以 r 开头)					
rid	[3:0]	slave—>master	读请求的 ID 号,同一请求的 rid 应和 arid 一致	指令回来为0		

				数据回来为1
rdata	[31:0]	slave—>master	读请求的读回数据	
rresp	[1:0]	slave—>master	读请求控制信号,本次读请求是否成功完成	可忽略
rlast	1	slave—>master	读请求控制信号,本次读请求的最后一拍数据的指示信号	可忽略
rvalid	1	slave—>master	读请求数据握手信号,读请求数据有效	
rready	1	master—>slave	读请求数据握手信号,master 端准备好接受数据传输	
写请求地址	止通道,	(以 aw 开头)		
awid	[3:0]	master—>slave	写请求的 ID 号	固定为1
awaddr	[31:0]	master—>slave	写请求的地址	174
awlen	[7:0]	master—>slave	写请求控制信号,请求传输的长度(数据传输拍数)	固定为0
awsize	[2:0]	master—>slave	写请求控制信号,请求传输的大小(数据传输每拍的字节数)	THE STATE OF THE S
awburst	[1:0]	master—>slave	写请求控制信号,传输类型	固定为 2'b01
awlock	[1:0]	master—>slave	写请求控制信号, 原子锁	固定为0
awcache	[3:0]	master—>slave	写请求控制信号,CACHE 属性	固定为0
awprot	[2:0]	master—>slave	写请求控制信号,保护属性	固定为0
awvalid	1	master—>slave	写请求地址握手信号,写请求地址有效	
awready	1	slave—>master	写请求地址握手信号,slave 端准备好接受地址传输	
写请求数据	居通道,	(以w开头)		
wid	[3:0]	master—>slave	写请求的 ID 号	固定为1
wdata	[31:0]	master—>slave	写请求的写数据	
wstrb	[3:0]	master—>slave	写请求控制信号,字节选通位	
wlast	1	master—>slave	写请求控制信号,本次写请求的最后一拍数据的指示信号	固定为1
wvalid	1	master—>slave	写请求数据握手信号,写请求数据有效	
wready	1	slave—>master	写请求数据握手信号,slave 端准备好接受数据传输	
写请求响应通道, (以 b 开头)				
bid	[3:0]	slave—>master	写请求的 ID 号,同一请求的 bid、wid 和 awid 应一致	可忽略
bresp	[1:0]	slave—>master	写请求控制信号,本次写请求是否成功完成	可忽略
bvalid	1	slave—>master	写请求响应握手信号,写请求响应有效	
bready	1	master—>slave	写请求响应握手信号,master 端准备好接受写响应	

1.7.3 第一阶段仿真与上板效果

第一阶段是针对类 SRAM 接口到 AXI 接口的 2x1 转换桥的验证。

验证环境中,有模拟 CPU(Virtual CPU)产生取指(从 inst sram-like 接口访问)和数据(从 data sram-like 接口访问)访问。该模块中设定了 5 次 inst 的读访问,设定了 5 次 data 的写访问和 5 次 data 的读访问。

(1) 仿真效果

在仿真时,控制台打印效果类似下图。也就是需要看到 10 次 OK 信号,其中 5 次是取指访问, 5 次是读数据访问, 打印顺序可能相互颠倒。总而言之,需要看到 10 个 "OK"打印, 并且最后打印 "PASS"。


如果仿真中发现错误,请进行 debug,需要观察 inst/data sram-like 接口的访问,明了该次请求的效果,然后查

看 AXI 接口确认转换到 AXI 接口是否正确。

(2) 上板效果

第一阶段上板运行时,需要看到数码管如下变化 32'h1111_1111 -> 32'h2222_2222 -> 32'h3333_3333 -> 32'h4444_4444 -> 32'h5555_5555 -> 32'h6666_6666 -> 32'h7777_7777 -> 32'h8888_8888 -> 32'h9999_9999 -> 32'haaaa aaaaa。

注意了, AXI 接口的 RAM 返回握手信号是随机返回的, 其随机是使用伪随机算法产生的。我们上板时设定了一套机制: 依据拨码开关输入一个随机种子, 按下方复位键, 重新从头开始运行一次测试。操作按键如下:



既然 AXI 接口握手是随机的,那么就有可能出现这种情况:针对一个随机种子,运行测试通过了,但换另一个随机种子,运行测试就失败了。

在上板检查时,我们会按照以下流程检查:

- (1) 下载 bit 文件, 观察数码管是否从 32'h1111 1111 变化到 32'haaaa aaaa;
- (2) 随机拨动拨码开关,按启动按钮。再观察数码管是否从 32'h1111 1111 变化到 32'haaaa aaaa;
- (3) 重复(2) 步骤多次。

所以大家应该课前尝试多组随机种子,确认代码无误。一旦发现在特定随机种子下,数码管展示异常时,就需要仿真进行 debug 了。这时候,首先需要在仿真时复现该次错误。这就需要确认出错时的随机种子,然后仿真设定随机种子为该值,则可以实现仿真复现错误。

关于拨码开关控制随机种子和上板出错后的调试方法参见1.7.7小节。

1.7.4 第二阶段仿真与上板效果

第二阶段为 myCPU 添加 AXI 接口,并运行功能测试通过,功能测试程序是 func_lab5 (共 94 个功能点)。 仿真效果同 lab4。

上板效果也类似 lab4,但要求复位期间拨码开关最右 4 个为拨上状态,最左 4 个为拨下状态(此时 axi ram 固定为无延迟)。检查时不要求"随意切换拨码开关状态按复位"。

请注意上板的具体操作:将8个拨码开关拨为"最右4个拨上,最左4个拨下",按复位键;松开复位键后,

数码管开始累加,此时可以切换开关来控制 wait 1s 的累加速度。

1.7.5 第三阶段仿真与上板效果

第三阶段在第二阶段的基础上,上板时要求"随意切换拨码开关按复位",CPU均通过94个功能点的测试。

"随意切换拨码开关按复位"是为了设定随机种子,重新开始运行功能测试功能。由于测试指令偏多,随机种子不同, CPU 行为轨迹大不相同, 所以仿真时出现错误是很常见的。

请注意上板的具体操作:将 8 个拨码开关切换为随意状态,按复位键;松开复位键后,数码管开始累加,此时可以切换开关来控制 wait 1s 的累加速度。

关于拨码开关控制随机种子和上板出错后的调试方法参见1.7.7小节。

1.7.6 拨码开关控制 wait_1s

上板时,拨码开关有两个作用,第一个作用是: <mark>复位后,拨码开关控制 wait_1s 的循环次数</mark>,也就是控制数码管累加的速度。

94 个功能点测试中,每两个功能点之间会穿插一个 wait_1s 函数,wait_1s 通过一段循环完成计时的功能: 在上板时,wait_1s 循环次数由拨码开关控制,可设置循环次数为(0~0xaaaa)* 2^9 。请在复位后,通过拨码开关选择合理的 wait 1s 延时。

1.7.7 拨码开关控制随机种子

拨码开关状态

上板时,拨码开关有两个作用,第二个作用是**:复位期间,拨码开关控制随机种子**,也就是 axi ram 访问随机延迟的初始种子。

为尽可能验证 myCPU 的功能, axi_ram 的访问具有随机延时,随机延时是通过一个 23 位的伪随机数生成:在 仿真时,初始随机种子由 confreg.v 里的 RANDOM_SEED 宏定义;在上板时,初始随机种子由拨码开关控制。

实验箱上共有 8 个拨码开关,实际电平是: 拨上为 0,拨下为 1; 但为便于以下描述,我们记作: 拨上为 1,拨下为 0。16 个 LED 单色灯,实际电平是: 驱动 0 亮,驱动 1 灭; 但为便于以下描述,我们记作: 驱动 1 亮,驱动 0 灭。

上板时,**按下复位键**,会自动采样 8 个拨码开关的值,传为初始随机种子,且会显示初始随机种子低 16 位到单色 LED 灯上。上板时随机种子与拨码开关对应关系如下表,需要注意的时延迟类型依据拨码开关的值分为三大类:长延迟、短延迟和无延迟类型。在上板运行时都应当覆盖到这三类延迟类型。

表 1-4 上板时随机种子设定

LED 灯显示

实际初始种子 seed_init

	约定,8 个拨码开关: 拨上为 1,拨下为 0,记作 switch[7:0]							
	约定,16 个单色 LED 灯:驱动 1 亮,驱动 0 灭,记作 led[15:0];							
	对应关系: led[15:0]={{2{switch[7]}}, {2{switch[6]}}, {2{switch[5]}}, {2{switch[4]}}, {2{switch[3]}},							
4	{2{switch[2]}}, {2{switch[1]}}	, {2{switch[0]}}}						
/	随机延迟类型分为3中类型:							
7	(1) 长延迟类型: 随机种子位	低 8 位不为 8'hff,即 seed	l_init[7:0]!=8'hff					
	(2) 短延迟类型: 随机种子位	低 8 位为 8'hff,即 seed_i	nit[7:0]==8'hff,(排除无延迟类型)					
	(3) 无延迟类型: 随机种子低 16 位为 16'h00ff, 即 seed_init[15:0]==16'h00ff							
	8'h00	16'h0000	{7'b1010101, 16'h0000}					
	8'h01	16'h0003	{7'b1010101, 16'h0003}					
	8'h02	16'h000c	{7'b1010101, 16'h000c}					
	8'h03	16'h000f	{7'b1010101, 16'h000f}					
	8'hff	16'hffff	{7'b1010101, 16'hffff}					

1.7.8 仿真通过、上板出错的调试方法

如果上板发现一个功能点都不显示,可能是以下问题之一导致的:

- (1) 时序违约;
- (2) 仿真时控制信号有 "X"。仿真时,有 "X"调 "X",有 "Z"调 "Z"。AXI 接口的 Valid 和 ready 信号 千万不能出现 "X"或 "Z"。
- (3) 模块里的控制路径上的信号未进行复位。
- (4) 多驱动。
- (5) 代码不规范,阻塞赋值乱用,always语句随意使用。
- (6) 时钟复位信号接错。
- (7) 模块的 input/output 端口接入的信号方向不对。

如果上板时发现在某一些随机种子下测试通过,在另一些随机种子情况下出错,请按以下步骤进行调试:

- (1) 确认出错的随机种子,修改 ucas_CDE_axi/rtl/CONFREG/confreg.v 里的 RANDOM_SEED 的定义,改为出错时的随机种子,随后进行仿真:如果有错,则调试;如果发现仿真没错,则在上板时找寻下一个出错的随机种子,同样设定好 RANDOM SEED 后进行仿真,如果都没错则转(2)。
- (2) 当碰到,相同环境下仿真无法复现上板的错误时,请都转到本步骤:反思设计;也可以使用 Vivado 的逻辑分析仪进行在线调试,参考总讲义的附录十一 "FPGA 在线调试说明"。
- (3) 最后的功能测试通过的要求是:在 ucas_CDE_axi/rtl/soc_axi_lite_top.v 里的 paramter SIMULATION 定义为 1'b0 时,进行综合仿真,随意切换拨码开关,均不会出错。此时拨码开关既控制 wait_1s 延时,也控制随机初始种子。

如果上板发现任意随机种子下,都只有部分功能点测试通过。则可能以上两种原因都有,请依次排查。

如果排查后都无法解决问题,可以使用 Vivado 的逻辑分析仪进行在线调试,参考总讲义的附录十一 "FPGA 在线调试说明"