《数字逻辑》综合设计指导书

湖南大学信息科学与工程学院 数字逻辑课程教学组

一、设计目的

完整、连贯地运用《数字逻辑》所学到的知识,熟练掌握 EDA 工具基本使用方法,为学习好后续《计算机原理》课程做铺垫。

二、设计任务

- ① 按照给定的数据通路、数据格式和指令系统,使用 EDA 工具设计一台用硬连线逻辑控制的简易计算机;
 - ② 要求灵活运用各方面知识,使得所设计的计算机具有较佳的性能;
 - ③ 对所设计计算机的性能指标进行分析,整理出设计报告。

三、数据格式与指令系统

本设计的主要目的是希望学生巩固在《数字逻辑》课程中学到的理论知识,并加以灵活运用。因此,要设计的计算机非常简单。这台机器具有寄存器直接寻址和寄存器间接寻址两种寻址方式,除跳转指令为双字节指令外,其它指令均为单字节指令,字长为8位。

1、数据格式

数据字采用 8 位二进制定点补码表示,其中最高位(第 7 位)为符号位,小数点可视为最左或最右,其数值表示范围分别为: -1<X<+1 或-128<X<+127。

2、寻址方式

指令的高 4 位为操作码,低 4 位分别用 2 位表示目的寄存器和源寄存器的编号,或表示寻址方式。共有 2 种寻址方式。

(1) 寄存器直接寻址

操作码	R1	R2

当 R1 和 R2 均不是"11"时, R1 和 R2 分别表示两个操作数所在寄存器的地址(寄存器编号), 其中 R1 为目标寄存器地址, R2 为源寄存器地址。

R1 或 R2 的值	指定的寄存器
00	A 寄存器
01	B 寄存器
10	C寄存器

(2) 寄存器间接寻址

操作码	R1/11	R2/11
-----	-------	-------

当 R1 或 R2 中有一个为"11"时,表示相应操作数的地址在 C 寄存器中。

3、指令系统

指令系统有 16 条指令,具体格式见指令系统表。应该指出的是,各条指令的编码形式可以多种多样。为了叙述方便,下面采用汇编符号对指令进行描述,其中 R1 和 R2 分别表示"目标"和"源"寄存器,M表示地址在寄存器 C中的存贮单元。

表1 指令系统表

汇编符号	功能	编码
MOV R1, R2	(R2) → R1	1111 R1 R2
MOV M, R2	$(R2) \to (C)$	1111 11 R2
MOV R1, M	$((C)) \rightarrow R1$	1111 R1 11
ADD R1, R2	$(R1) + (R2) \rightarrow R1$	1001 R1 R2
SUB R1, R2	$(R1) - (R2) \rightarrow R1$	0110 R1 R2
OR R1, R2	$(R1) \lor (R2) \rightarrow R1$	1011 R1 R2
NOT R1	$/ (R1) \rightarrow R1$	0101 R1 XX
RSR R1	(R1)循环右移一位→ R1	1010 R1 00
RSL R1	(R1)循环左移一位→ R1	1010 R1 11
JMP add	add → PC	0011 00 00, address
JZ add	结果为0时 add → PC	0011 00 01, address
JC add	结果有进位时 add → PC	0011 00 10, address
IN R1	(开关 7-0) → R1	0010 R1 XX
OUT R1	(R1) → 发光二极管 7-0	0100 R1 XX
NOP	$(PC) +1 \rightarrow PC$	0111 00 00
HALT	停机	1000 00 00

四、数据通路及其说明

计算机的工作过程可以看作是许多不同的数据流和控制流在机器各部分之间的流动,数据流所经过的路径称作机器的数据通路。数据通路不同,指令执行所经过的操作过程就不同,机器的结构也就不一样。如何设计一个好的数据通路已经超出了本课程的范围,在此我们不予讨论。我们假设所设计的计算机的数据通路如图 1 所示。




图 1 模型机数据通路

1、数据传送类指令的执行过程

寄存器之间的传送

MOV R1, R2

要求完成的操作为(R2)→R1, 执行过程为:

由 R2 的编码通过 RAA1、RAA0 从通用寄存器组 A 口读出 R2 的内容,在 S3 \sim S0 和 M 的控制下,经 ALU 送入总线 BUS;由/WE 控制和 R1 的编码选择 RWBA1、RWBA0,将 BUS 上的数据写入通用寄存器 R1。

寄存器到内存的传送

MOV M, R2

要求完成的操作为 $(R2) \rightarrow (C)$, 执行过程为:

由 M 的编码 11 通过 RWBA1、RWBA0 从通用寄存器 B 口读出 C 寄存器中的地址,在 MADD=2 的控制下,地址通过选择器到达存储器 RAM 的地址输入端;由 R2 的编码通过 RAA1、RAA0 从通用寄存器组 A 口读出 R2 的内容,在 S3~S0 和 M 的控制下,经 ALU 送入总线 BUS,并在/CS 和 XL 控制下将 BUS 上的数据写入存储器 RAM。

内存到寄存器的传送

MOV R1, M

要求完成的操作为((C))→R1,执行过程为:

由 M 的编码 11 通过 RAA1、RAA0 从通用寄存器 A 口读出 C 寄存器中的地址,在 MADD=1 的控制下,地址通过选择器到达存储器 RAM 的地址输入端,/CS 和 DL 使数据出现在 BUS 上;由/WE 控制和 R1 的编码选择 RWBA1、RWBA0,将 BUS 上的数据写入通用寄存器 R1。

2、算术逻辑运算类指令的执行过程

ADD R1, R2

SUB R1, R2

OR R1, R2

NOT R1

这类指令的执行过程为:

由 R2 的编码通过 RAA1、RAA0 从通用寄存器组 A 口读出 R2 的内容,由 R1 的编码通过 RWBA1、RWBA0 从通用寄存器组 B 口读出 R1 的内容,在 S3 \sim S0 和 M 的控制下,经 ALU 送入总线 BUS;由/WE 控制和 R1 的编码选择 RWBA1、RWBA0,将 BUS 上的数据写入通用寄存器 R1。其中 ADD 和 SUB 指令影响状态位 C_f 和 Z_f 。

3、移位指令的执行过程

RSR R1

RSL R1

这类指令的执行过程为:

由R1的编码通过RWBA1、RWBA0从通用寄存器组B口读出R1的内容,在S3~S0和M的控制下通过ALU,经移位逻辑循环右移或循环左移后送入总线BUS;再由/WE控制和R1的编码选择RWBA1、RWBA0,将BUS上的数据写入通用寄存器R1。

但是,标准的 ALU 模块没有移位功能,需要在该模块出口与总线接口处增加一部分电路以实现相应的移位功能(此问题请同学们自行解决)。

4、转移类指令的执行过程

JMP add

JZ add

JC add

这类指令为双字节指令,第一字节为指令码,第二字节为转移目标地址。这类指令的执行过程为:

在 MADD=0 的控制下,程序计数器 PC 中的地址通过选择器到达存储器 RAM 的地址输入端,在/CS 和 DL 控制下转移地址从 RAM 中读出并送入 BUS;如果条件满足(IN PC=0)则在 LD PC 允许下将 BUS 上的地址打 PC,否则 PC 加 1 计数。

当数据通路设计好之后,就要进行详细电路设计,这时需要考虑其它各种因素,比如进行触发器 C_f 和 Z_f 的设置。

五、控制器设计

有了指令系统和数据通路之后,就可以进入控制器设计阶段。控制器设计有两种方法, 一种是组合逻辑实现方法,另一种是微程序实现方法。我们采用第一种方法。

1、微控制信号

指令寄存器 IR 接收到一条机器指令后,这条指令就被译码执行。指令通过译码产生出的各种控制信号在时钟信号的配合下控制着指令执行的全过程。为此,需要将执行每条指令所需的全部基本微操作的控制信号罗列出来,进行综合分析、化简,并落实到不同的周期、节拍之中,然后用各种逻辑门电路实现。以下是所用基本控制信号列表。

序号	信号	功能
1	IN PC	与LDPC配合使用,为1时PC加1计数,为0时加载BUS上的数据。
2	LD PC	当 IN PC=1 允许对 PC 加 1 计数,否则允许把 BUS 上的数据打入 PC。
3	LD IR	允许把 BUS 上的数据打入指令寄存器 IR。
4	/WE	允许把 BUS 上的数据打入通用寄存器组,低电平有效。
5	F→BUS	ALU 的运算结果通过移位逻辑直接送到总线 BUS 的对应位。
6	FRL→BUS	ALU 的运算结果通过移位逻辑循环左移一位送到总线 BUS,且 F7 送 C_f 。
7	FRR→BUS	ALU 的运算结果通过移位逻辑循环右移一位送到总线 BUS,且 $F0$ 送 C_f 。
8	/CS	允许访问存储器,低电平有效。
9~10	MADD	存储器 RAM 地址来源。0: 指令计数器,1: 通用寄存器 A 口,2: B 口。
11	DL	读存储器 RAM。
12	XL	写存储器 RAM。
13	M	M=1,表示 ALU 进行逻辑运算操作,否则进行算术操作。
14~17	$S_3{\sim}S_0$	使 ALU 执行各种运算的控制位。
18	HALT	此位为"1"时停机,下次输入人工操作。

表 2 基本控制信号及功能表

2、指令周期与工作脉冲设置

指令同期与数据通路结构、指令执行方式有关。指令可以串行执行,也可以并行执行。本设计采用串行工作方式,即"读取一执行一再读取一再执行······"。串行工作方式虽然工作速度和主机效率都要差一些,但它的控制简单。因此,本机指令周期可以确定为:



读取指令的时间随所使用的 RAM 的性能而异。执行一条指令所需工作脉冲的个数与宽度要依据控制流和数据流所经过的路径与各级门的最大延迟而定。例如,本机中写入 RAM 和寄存器组的操作显然不能发生在"执行阶段"的任意时刻,它必须是在运算结果已经产生,并被传送到总线的适当时刻才能"写",这就需要工作脉冲来控制时序。