
存储器实验日志

一、实验代码

```
1
       library ieee;
       use ieee.std_logic_1164.all;
 2
 3
       use ieee.std_logic_unsigned.all;
 4
     entity sw pc ar is
 5
     port (clk cdu,pcclr,pcld,pcen:in std logic;
       sw_bus,pc_bus,ldar:in std_logic;
 6
 7
       inputd: in std_logic_vector(7 downto 0);
       arout:out std logic vector(7 downto 0);
 8
       d :inout std logic vector(7 downto 0));
 9
10
       end sw pc ar;
     architecture rtl of sw_pc_ar is
11
       signal pc,ar,bus_Reg:std_logic_vector(7 downto 0);
12
13
     ■ begin
     seq1:process(clk_cdu,ldar,bus_Reg)
14
15
       begin
          if clk cdu'event and clk cdu='1' then
16
     if Idar='1' then
17
     ar<=bus Reg;
18
19
            end if;
20
          end if:
21
       end process;
     seq2:process(clk_cdu,pcclr,pcld,pcen,bus_Reg)
22
```


```
23
       begin
24
         if pcclr='0' then
            pc<=(others=>'0');
25
         elsif clk cdu'event and clk cdu='1' then
26
            if(pcld='0' and pcen='1') then
27
              pc<=bus Reg;
28
            elsif(pcld='1' and pcen='1') then
29
30
              pc<=pc+1;
31
            end if:
32
          end if:
33
       end process;
34
       bus Reg<=inputd when(sw bus='0' and pc bus='1') else
               pc when (sw_bus='1' and pc_bus='0') else
35
36
               d:
       d<=bus Reg when (sw bus='0' or pc bus='0') else
37
38
          (others=>'Z');
39
       arout<=ar:
40
       end rtl;
```


二、原理图




三、实验数据记录

(1) 记录波形仿真参数设置(End time 和 Grid size)。






- (2) 记录芯片设置及引脚设置。
- (3) 记录电路初始状态时 input 输入信号设置。



inputd 置为 00, sw_bus,pc_bus 低电平有效, 置为 11, m 为片选信号, 置为 1, w|r 分别为写|读信号, 置为 00, ldar 高电平有效, 置为 0, pc_clr|ld|en 置为 100, 使 PC 处于保持状态。

(4) 记录全部实验内容中出现的数据。



0~100ns,设置初始状态;

置数法

100~200ns,使 PC 处于置数状态,将外部输入 01 传入总线,再写入 PC;

200~300ns, 使 PC 处于保持状态;

300~400ns,使 PC 处于保持状态,关闭 sw_bus,打开 pc_bus,使 pc 数据出现在总线上,将 ldar 置 1,将总线数据写入 ar;

400~500ns,打开 sw bus,将外部输入 F0 传入总线再写入 RAM 中 01 单元;

500~600ns,关闭 sw_bus,将 RAM 中 01 单元数据读出送入总线;

计数法

600~1.0us, 使 PC 处于计数状态, 打开 pc_bus,观察 pc 中数据;

1.0~1.1us, 使 PC 处于保持状态;

1.1~1.2us, 使 PC 处于保持状态,将 ldar 置 1,将总线数据写入 ar;

1.2~1.3us,打开 sw bus,将外部输入 87 传入总线再写入 RAM 中 05 单元;

1.3~1.4us,关闭 sw_bus,将 RAM 中 05 单元数据读出送入总线;

1.4us~4us, 停机。

四、思考题

1) LPM_RAM_IO 参数设置中的 LPM_ NUMWORDS、LPM_WIDTH、LPM_WIDTHAD 分别代表什么含义?如何设置?
LPM_NUMWORDS 表示字节数量,LPM_WIDTH 表示输出数据宽度,LPM_WIDTHAD 表示输入地址宽度。

- 2) LPM_RAM_IO 参数设置中的 lpm_File 含义是什么?如何编写此类文件? lpm_File 为 mif 文件或其他类型的记忆文件,用来以数组的方式存储指令,通过新建 mif 文件在其中设置即可。
- 3) 1024*8b 的 RAM 应有几根地址线?存储单元为 4b 的 RAM 其存储容量为多少?
 - 由于 2^10=1024, 所以至少需要 10 根, 256x4b。
- 4) 地址寄存器的数据源一般是哪些器件? pc 自身,总线,ir 寄存器,alu 运算器。
- 5) 地址计数器 PC 如何用置数法产生地址?操作过程中间为何需要经过一个保持状态?
 - 通过置数状态保持运行置数指令,由此来实现在置数法过程中不会因 pc 改变而影响到结果。
- 6) 如何修改电路使其能连续读出存人连续地址单元中存放的数据? 将 pc 的控制端设置为 111, 即计数状态。
- 7) 如何将原理图输入的逻辑电路转换成 HDL 语言描述的元件? 通过 creat 指令实现。
- 8) 分析仿真结果图 4-3-14(P241)中 200ns 后执行读 M【01】中数据时为何会先 出现 E1?
 - 因为 RAM 的地址输入端开始时为 00H, 时钟信号上升沿后更新为 01H, 00H 中存储的数据为 E1。