GigaDevice Semiconductor Inc.

GD32VW553 射频硬件开发指南

应用笔记 AN148

1.3 版本

(2025年3月)



目录

| 目录. | | 2 |
|------|-------------------|----|
| 图索 | 引 | 3 |
| 表索 | 引 | 4 |
| 1. | 前言 | 5 |
| 2. | 硬件设计 | 6 |
| 2.1. | . 电源电路设计 | 6 |
| 2.2. | . 复位与模式选择电路设计 | 8 |
| 2.3. | . RF 电路设计 | 9 |
| 2.4. | . XTAL 电路设计 | 9 |
| 3. | PCB Layout 设计 | 11 |
| 3.1. | . PCB 叠构设计 | 11 |
| 3.2. | . 电源电路设计 | 12 |
| 3.3. | . RF 电路设计 | 13 |
| 3.4. | . XTAL 电路设计 | 14 |
| 3.5. | . GND 完整性&EPAD 设计 | 14 |
| 3.6. | . 屏蔽罩设计 | 15 |
| 3.7. | . 走线&铺铜设计 | 16 |
| 4. | 封装说明 | 17 |
| 5. | 版本历史 | 18 |



图索引

| 图 2-1. G | iD32VW553 系列 MCU 模组电路图 | € |
|----------|-------------------------|------|
| 图 2-2. 档 | 填组电源入口处电路 | 7 |
| 图 2-3. 礼 | 芯片 RF 电源管脚电路 | 7 |
| 图 2-4. 7 | 芯片其他电源管脚电路 | 8 |
| 图 2-5. 匀 | 夏位与模式选择电路 | 9 |
| 图 2-6. R | PF 电路 | 9 |
| 图 2-7. 占 | 晶体电路 | . 10 |
| 图 2-8. 扌 | 椎荐晶体指标 | . 10 |
| 图 3-1. G | 6D32VW553 模组版图 | 11 |
| 图 3-2. 🗉 | 电源电路版图设计 | . 12 |
| 图 3-3. R | PF 电路版图设计 | . 13 |
| 图 3-4. P | CB 天线版图设计 | . 14 |
| | 晶体电路版图设计 | |
| 图 3-6. V | CC & Bottom 层 GND 完整性设计 | . 15 |
| 图 3-7. 花 | 芯片 EPAD 版图设计 | . 15 |
| 图 3-8. 月 | 屏蔽罩版图设计 | . 16 |



表索引

| 表 1-1. | 适用产品 | 5 |
|--------|------------|----|
| 表 2-1. | BOOT 模式 | 8 |
| * - | 参考 PCB 层定义 | |
| 表 4-1. | 封装型号说明 | 17 |
| 表 5-1. | 版本历史 | 18 |



1. 前言

本文是专为基于RISC-V架构的高度集成2.4GHz Wi-Fi6 + BLE片上系统(SOC)的32位通用 MCU GD32VW553系列开发者提供的,对GD32VW553系列产品硬件开发做了总体介绍,如 电源、复位、时钟、RF电路等。该应用笔记的目的是让开发者快速上手使用GD32VW553系列产品,并快速进行产品硬件开发使用,节约研读手册的时间,加快产品开发进度。

本应用笔记总共分为六部分来讲述:

- 1. 电源,主要介绍GD32VW553系列电源管理、供电的设计;
- 2. 复位,主要介绍GD32VW553系列复位功能和模式选择的设计;
- 3. 射频,主要介绍GD32VW553系列RF电路的设计;
- 4. 时钟,主要介绍GD32VW553系列高、低速时钟的功能设计;
- 5. 参考电路及PCB Layout设计,主要介绍GD32VW553系列硬件电路设计及PCB Layout设计注意事项;
- 6. 封装说明,主要介绍GD32VW553系列所包含的封装形式及命名。

该文档也满足了基于GD32VW553系列产品应用开发中所用到的最小系统硬件资源。

表 1-1. 适用产品

| 类型 | 型号 |
|-----|--------------|
| MCU | GD32VW553 系列 |




2. 硬件设计

GD32VW553系列MCU模组参考设计的原理图如**图2-1. GD32VW553系列MCU模组电路图**(以 HMQ7版为例)所示。原理图设计中需要注意的部分有:

- 电源电路设计
- 复位与模式选择电路设计
- RF 电路设计
- XTAL 电路设计
- LXTAL 电路设计

图2-1. GD32VW553系列MCU模组电路图



2.1. 电源电路设计

GD32VW553系列MCU模组电源管脚可分为MCU RF部分电源管脚与MCU数字、模拟部分电源管脚两类——前者包括为RF VCO供电的AVDD33_ANA(Pin8)、为RF PA&LNA供电的AVDD33_PA(Pin11)、为RF XTAL供电的AVDD33_CLK(Pin12);后者则包括MCU模拟供电管脚VDDA (Pin15)、MCU及Wi-Fi数字供电管脚VDD (Pin40)。以上电源管脚标准工作电压均为3.3V。

模组电源入口处建议摆放一大一小两颗电容如<u>图2-2.模组电源入口处电路</u>,默认可只上大电容(如10uF)。同时,在每个电源管脚上均单独摆放滤波电容,其中对于AVDD33_ANA、



AVDD33_PA、AVDD33_CLK等RF电源管脚,建议使用1uF滤波电容如<u>**图2-3**. 芯片RF电源管</u> <u>脚电路</u>所示;对于VDDA、VDD等其他电源管脚,可选择0.1uF滤波电容如<u>**图2-4**. 芯片其他电</u> <u>源管脚电路</u>所示。

图 2-2. 模组电源入口处电路





图 2-3. 芯片 RF 电源管脚电路



当 GD32VW553 不使用 Wi-Fi 及 BLE 功能时,AVDD33_CLK 正常供电且挂 1uF 去耦电容; AVDD33_PA 和 AVDD33_ANA 建议供电,但可以不挂去耦电容以节省 BOM。






图 2-4. 芯片其他电源管脚电路

2.2. 复位与模式选择电路设计

GD32VW553的管脚PU(Pin7)和NRST(Pin6)分别为芯片电源使能与复位管脚,两者都拉高时,芯片才能工作。设计时可在靠近管脚的位置摆放滤波电容与上拉电阻,如有使用底板,上拉电阻和滤波电容亦可做在底板上。实际使用中,只需选择其中一个作为使能管脚,同时另一个仍需要接上拉电阻和滤波电容。若GD32VW553作为主控MCU,推荐使用NRST作为使能管脚,同时PU常拉高;若GD32VW553作为从属设备,则推荐使用PU作为使能管脚,同时NRST常拉高。

GD32VW553的boot模式选择管脚为BOOT0(Pin1)和BOOT1(Pin25),几种模式定义如<u>表2-1.</u> <u>BOOT模式</u>所示。通常建议其上/下拉电阻放在底板上;如为单模组使用,则需在模组端预留上/下拉电阻。参考设计如<u>图2-5. 复位与模式选择电路</u>,上下拉电阻放在底板上。

表 2-1. BOOT 模式

| BOOT1 | воото | 启动模式 |
|-------|-------|-------------------|
| X | 0 | Flash |
| 0 | 1 | Legacy Bootloader |
| 1 | 1 | SRAM |




PB13 PA15-WKUP1 PB13 PC13 PB11 PC14-OSC32IN PB11 PC15-OSC32OUT GD32VW553HMQ7 PB1 PB1 NRST 四个管脚均可做到底板上, 做上/下拉 PA7 AVDD33 ANA PA7-WKUP2 NC 10 PA5 RF PA5

图 2-5. 复位与模式选择电路

2.3. RF 电路设计

GD32VW553 RF 电路参考设计如 **图 2-6. RF 电路**。芯片 RF 管脚为 Pin10,路径上有一组 π 型 (CLC 组合)匹配电路,主要用于滤除 RF 发射信号的高次谐波(以满足认证要求)、兼顾阻抗匹 配调试; 匹配电路中的电容/电感均要求为 RF 规格的物料, 精度要求为±0.1pF(nH), 默认匹 配电路元件组合为 1.2pF + 2.7nH + 1.5pF, 最终使用值需根据不同 PCB 的实际调试结果为准。 未加匹配器件时,默认串联元件建议使用 0R 电阻,并联元件为 NC。天线可使用 PCB 天线或 者外接天线,建议预留 RF 测试座以方便传导测试和外接天线测试;同时需预留天线匹配用的 п型网络。如果有较高 ESD 要求,可以在两个п型网络之间预留一个并联的 TVS 晶体管。

图 2-6. RF 电路



XTAL 电路设计 2.4.

GD32VW553 模组支持 40M、26M 等频率的贴片无源晶体,默认使用 40MHz,同时封装可选 择 3225、2520 等。GD32VW553 系列 MCU 的晶体电路参考图 2-7. 晶体电路, 两颗负载电 容默认不上件(NC),通过调整芯片内部电容来修正频偏。考虑负载电容 NC,晶体的负载电容



指标要求为 10(或 9)pF 规格(**图 2-8.** 推荐晶体指标中的"Load Capacitance"指标),其他指标要求参考红框内容。

图 2-7. 晶体电路




图 2-8. 推荐晶体指标


| $\overline{\Box}$ | Barrantan | Electrical Spec. | | | al Spec. | | Natas |
|-------------------|---------------------------|------------------|-----|----------|----------|---------------------------------------------|------------|
| 1 | Parameters | SYM. | MIN | TYPE | MAX | UNITS | Notes |
| 1 | Nominal Frequency | FL | 2 | 10.00000 | 0 | MHz | - |
| 2 | Oscillation Mode | - | Fu | undamen | tal | - | - |
| 3 | Load Capacitance | CL | 10 | | pF | - | |
| 4 | Frequency Tolerance | - | ±10 | | ppm | at 25 ℃ ± 3 ℃ | |
| 5 | Frequency Stability | - | ±10 | | ppm | Over Operating Temp. Range (Reference 25°ℂ) | |
| 6 | Operating Temperature | - | -30 | ? | 85 | °C | - |
| 7 | Aging | - | ±3 | | ppm | 1st Year | |
| 8 | Drive Level | DL | - | 100 | 500 | μW | - |
| 9 | Effective Resistance Rr | Rr | - | - | 30 | Ω | - |
| 10 | Shunt Capacitance C0 | C0 | - | 1 | 3 | pF | - |
| 11 | DLD2 | - | - | - | 10 | Ohms | - |
| 12 | FDLD | - | - | - | 10 | ppm | - |
| 13 | SPDB | - | - | - | -3 | dB | - |
| 14 | Insulation Resistance | - | 500 | - | - | МΩ | at DC 100V |
| 15 | Storage Temperature Range | - | -40 | 2 | 85 | °C | - |



3. PCB Layout 设计

GD32VW553 模组参考设计的 Layout 如 图 3-1. GD32VW553 模组版图 所示。

图 3-1. GD32VW553 模组版图



GD32VW553 模组的 Layout 设计中需要注意的部分有:

- PCB 叠构设计
- 电源电路设计
- RF 电路设计
- XTAL 电路设计
- GND 完整性&EPAD 设计
- 屏蔽罩设计
- 走线&铺铜设计

3.1. PCB 叠构设计

GD32VW553 模组 PCB 叠构需采用四层板设计,层定义参考表 3-1. 参考 PCB 层定义所示:



表 3-1. 参考 PCB 层定义

| 板层数 | 四层板 | | |
|----------------|----------------------------|--|--|
| | Layer1: SMD & Signal & VCC | | |
| 参考层定义 | Layer2: GND | | |
| 参与层 足 义 | Layer3: VCC | | |
| | Layer4: GND(Signal/VCC) | | |


设计时,需尽量保证 Layer2 为完整 GND,并尽量减少 Bottom Layer 的电源和敏感信号走线 (Bottom Layer EMI 考量)。

3.2. 电源电路设计

3.3V 电源走线建议采用"星状"供电方式,如<u>图 3-2. 电源电路版图设计</u>黄色高亮部分所示。每根电源管脚(Pin)的走线单独从 3.3V 源头拉到芯片 Pin, 3.3V 源头摆放大电容,源头处亦可使用 Copper Plane。3.3V 电源进模组端的走线线宽建议为 20-30mil,对于各分支走线,PA 电源 Pin (Pin11)走线线宽要求至少 10mil,其他电源 Pin 走线线宽 6-8mil 即可。

3.3V 电源走线尽可能在 VCC 层(Layer3)布线。TOP 层电源线需布在屏蔽罩内,并远离板边。电源走线与高速信号线尽量不要平行,邻层信号交叉处需走垂直。每根电源 Pin 的走线需先过滤波电容再连接到 Pin,此电容尽量靠近 Pin 摆放,电容 GND PAD 单独打孔(1-2 个 VIA)下地,且各电容不能共用 GND VIA。敏感 Pin(如 AVD33_ANA/ AVDD33_PA/ AVDD33_CLK)的滤波电容的 GND PAD 需在 TOP 层禁空区内单独打孔到 Layer 2/3/4 的 GND 铺铜,不与 TOP GND 铺铜相连。

图 3-2. 电源电路版图设计





3.3. RF 电路设计

RF 走线阻抗需保持为 50 ohm。设计时需结合板材介电常数、PCB 叠层结构等信息计算 RF 走线的线宽、线距,以保证 RF 走线的阻抗一致性,避免阻抗突变或偏移。考虑到制版时由工艺精度等因素带来的误差,建议 RF 走线线宽至少 10mil。

如图3-3. RF 电路版图设计所示,RF 走线要尽可能短,保证下方临层为完整的 GND(无任传输线走线),同时避免穿层、少弯折,需弯折处则布大于 90 度转角并拉圆弧;走线还要远离 Power 线与高速信号线,避免较强的 RF 信号耦合到其中,对其他器件造成干扰;走线两侧摆放两排 GND VIA 屏蔽,间距尽量小;对于某些需要分叉的位置,可采用 0R 电阻 co-lay 方式 (图中 R2 和 R3)。

三阶 П 型网络尽量靠近 RF Pin,需按照"Z"字形摆放。RF Pin 近端电容 C3 的 GND PAD 需在 TOP 层禁空区内引出两个贴着 PAD 的过孔到 GND,添加 TOP 禁空区使其不与 TOP GND 铺铜相连;远端电容 C4 的 GND PAD 需在 TOP 层禁空区内引出一段短截线、再经过孔到 GND,且 GND 层(Layer2)需布相同的禁空区(即短截线参考 VCC 层的地,过孔只与 Layer 3/4 的 GND 铺铜相连),短截线加上过孔由 TOP 到 VCC 层的总长度应控制在 55mil 左右。此处的短截线+较长的接地过孔可等效为一个较强的电感,两并联的较短接地过孔可等效为一个较弱的电感,此时匹配电路结构可等价于(C+L)+L+(C+L)。上述手段目的是构造匹配电路结构的不对称性,可在使用较小接地电容的前提下使 2、3 次谐波更易滤除、阻抗匹配更易调谐,进而降低匹配电路通带内插损。




图 3-3. RF 电路版图设计

如**图 3-4. PCB** 天线版图设计所示,PCB 天线要求靠近板边摆放,远离其他传输线与器件(特别是传输高频信号的传输线或器件),且与外部电路由 1-2 排 GND VIA 隔离(间距尽量小)。天线区域要求 PCB 各层均禁空(即不铺铜),天线元件建议在 Solder mask Top 层不要开窗(利用绿油保护天线铜皮)。




图 3-4. PCB 天线版图设计



3.4. XTAL 电路设计

如**图 3-5. 晶体电路版图设计**,晶体要尽量靠近芯片 Pin(XI&XO),远离诸如功率电感的磁感应器件与诸如天线的辐射器件,与同层其他信号走线利用 GND 铺铜及 VIA 隔离。晶体输入输出线(XI&XO)宽度 6mil 即可,走线要尽可能短且少弯折,不可跨层或交叉走线。两边负载电容与晶体各自的 GND PAD 可以相连,并摆放多个 GND VIA 以提高散热保障。晶体下方尽量不走任何传输线,保留完整的 GND 铺铜。

图 3-5. 晶体电路版图设计



3.5. GND 完整性&EPAD 设计

Layer2(GND 层)要求为完整的 GND Plane,以保证 TOP 层的 RF 与 XTAL 等部分不受影响。同时需注意 VCC 与 Bottom 层 GND 铺铜的完整性,避免"孤岛",如**图 3-6. VCC & Bottom** 层 GND 完整性设计



图 3-6. VCC & Bottom 层 GND 完整性设计





图 3-7. 芯片 EPAD 版图设计




3.6. 屏蔽罩设计

模组 TOP 层所有的元件、走线尽可能都限制在屏蔽罩框内,对于 TOP 层需要穿出屏蔽罩的走线(如 RF 走线),屏蔽罩对应处需留"逃线孔",其他走线走 Bottom/VCC 层。

屏蔽罩边框宽度至少需要 24mil,边框焊盘处多放置 GND VIA;屏蔽罩与板边焊盘&走线间隔至少 15&10mil;屏蔽罩高度由元件高度决定,设计天线时也需考虑屏蔽罩高度的影响。屏蔽罩焊盘参考设计如<u>图 3-8. 屏蔽罩版图设计</u>黄色高亮部分所示。

GigaDevice

图 3-8. 屏蔽罩版图设计



走线&铺铜设计 3.7.

除前文已说明的电源走线及 RF 走线线宽要求外,建议对于模组中的 GPIO 线线宽选择 5-6mil, GND 线线宽至少 8-10mil。

模组 PCB 的铺铜区域要接近于板框的尺寸,铺铜前可先在空白处按不规则方式多打 GND VIA, 并在板边打一排 GND VIA;各元件 GND PAD 旁贴近摆放 VIA;为避免产生孤岛,对于受空间 限制无法摆放 GND VIA 的区域,则不铺铜进去。



4. 封装说明

GD32VW553系列共有2种封装形式,分别为QFN40和QFN32。

表 4-1. 封装型号说明

| 产品型号 | 封装 |
|-------------|----------------------|
| GD32VW553Hx | QFN40(5x5, 0.4pitch) |
| GD32VW553Kx | QFN32(4x4, 0.4pitch) |

(尺寸单位为毫米mm)



5. 版本历史

表 5-1. 版本历史

| 版本号. | 说明 | 日期 |
|------|-----------------------|-------------|
| 1.0 | 首次发布 | 2023年10月13日 |
| 1.1 | 更新原理图 | 2024年3月1日 |
| 1.2 | 更新原理图 | 2024年7月19日 |
| 1.3 | 修改 Important Notice 页 | 2025年3月28日 |



Important Notice

This document is the property of GigaDevice Semiconductor Inc. and its subsidiaries (the "Company"). This document, including any product of the Company described in this document (the "Product"), is owned by the Company according to the laws of the People's Republic of China and other applicable laws. The Company reserves all rights under such laws and no Intellectual Property Rights are transferred (either wholly or partially) or licensed by the Company (either expressly or impliedly) herein. The names and brands of third party referred thereto (if any) are the property of their respective owner and referred to for identification purposes only.

To the maximum extent permitted by applicable law, the Company makes no representations or warranties of any kind, express or implied, with regard to the merchantability and the fitness for a particular purpose of the Product, nor does the Company assume any liability arising out of the application or use of any Product. Any information provided in this document is provided only for reference purposes. It is the sole responsibility of the user of this document to determine whether the Product is suitable and fit for its applications and products planned, and properly design, program, and test the functionality and safety of its applications and products planned using the Product. The Product is designed, developed, and/or manufactured for ordinary business, industrial, personal, and/or household applications only, and the Product is not designed or intended for use in (i) safety critical applications such as weapons systems, nuclear facilities, atomic energy controller, combustion controller, aeronautic or aerospace applications, traffic signal instruments, pollution control or hazardous substance management; (ii) life-support systems, other medical equipment or systems (including life support equipment and surgical implants); (iii) automotive applications or environments, including but not limited to applications for active and passive safety of automobiles (regardless of front market or aftermarket), for example, EPS, braking, ADAS (camera/fusion), EMS, TCU, BMS, BSG, TPMS, Airbag, Suspension, DMS, ICMS, Domain, ESC, DCDC, e-clutch, advanced-lighting, etc.. Automobile herein means a vehicle propelled by a selfcontained motor, engine or the like, such as, without limitation, cars, trucks, motorcycles, electric cars, and other transportation devices; and/or (iv) other uses where the failure of the device or the Product can reasonably be expected to result in personal injury, death, or severe property or environmental damage (collectively "Unintended Uses"). Customers shall take any and all actions to ensure the Product meets the applicable laws and regulations. The Company is not liable for, in whole or in part, and customers shall hereby release the Company as well as its suppliers and/or distributors from, any claim, damage, or other liability arising from or related to all Unintended Uses of the Product. Customers shall indemnify and hold the Company, and its officers, employees, subsidiaries, affiliates as well as its suppliers and/or distributors harmless from and against all claims, costs, damages, and other liabilities, including claims for personal injury or death, arising from or related to any Unintended Uses of the Product.

Information in this document is provided solely in connection with the Product. The Company reserves the right to make changes, corrections, modifications or improvements to this document and the Product described herein at any time without notice. The Company shall have no responsibility whatsoever for conflicts or incompatibilities arising from future changes to them. Information in this document supersedes and replaces information previously supplied in any prior versions of this document.