全国大学生嵌入式芯片与系统设计竞赛

FPGA 创新设计赛道　中科亿海微　选题一：基于以太网 MAC 总线实现 AFDX

AFDX 端系统

FPGA 设计文档

方案与具体设计

队伍名称：[待填写]

参赛成员：[待填写]

指导教师：[待填写]

目标器件：EQ6HL130，CSG484_H 封装

开发环境：eLinx 3.0.7，ModelSim SE-64 2020.4

2026 年 10 月

目录

第 1 章　概述 **1**
- 1.1　设计目标 . . . 1
- 1.2　主要成果 . . . 2
- 1.3　文档结构 . . . 2

第 2 章　需求分析与规格分解 **3**
- 2.1　赛题需求 . . . 3
- 2.2　接口与实现要求 . . . 3
- 2.3　设计规格 . . . 3
- 2.4　协议依据 . . . 5
- 2.5　规格与设计章节对应 . . . 5

第 3 章　总体架构 **6**
- 3.1　系统框图 . . . 6
- 3.2　模块层次 . . . 7
- 3.3　关键设计决策 . . . 8
- 3.4　时钟与复位 . . . 8
- 3.5　时间基准 . . . 9
- 3.6　端到端数据通路 . . . 9
- 3.7　设计预算 . . . 10

第 4 章　接口设计 **14**
- 4.1　顶层端口 . . . 14
- 4.2　GMII 接口 . . . 15
- 4.3　以太网帧格式 . . . 16
- 4.4　应用接口 . . . 17
- 4.5　配置总线 . . . 18
- 4.6　事件接口 . . . 18
- 4.7　内部接口 . . . 19

第 5 章　发送通路 **20**
- 5.1　发送核心与配置表 . . . 20
- 5.2　空闲页池 . . . 21
- 5.3　分页缓存 . . . 21
- 5.4　调度引擎 . . . 23
- 5.5　组帧器 . . . 25
- 5.6　双网发送 MAC . . . 27

第 6 章　接收通路 **29**
- 6.1　接收核心与配置表 . . . 29
- 6.2　接收 MAC . . . 30
- 6.3　帧头解析与预写入缓存 . . . 30
- 6.4　完整性检查与冗余管理 . . . 32
- 6.5　交付 . . . 34
- 6.6　统计分类 . . . 35

第 **7** 章 服务功能 **36**
7.1 服务通道 . . . 36
7.2 RTC 时钟同步 . . . 36
7.3 SNMP 网络管理 . . . 39
7.4 615A 数据加卸载 . . . 41

第 **8** 章 配置、复位与统计 **44**
8.1 地址映射 . . . 44
8.2 配置表格式 . . . 45
8.3 配置读写与仲裁 . . . 45
8.4 配置写与查表的冲突仲裁 . . . 46
8.5 复位与初始化 . . . 46
8.6 统计计数器 . . . 46
8.7 异常处理汇总 . . . 46
8.8 主机编程流程 . . . 48
8.9 配置约束 . . . 48

第 **9** 章 时序与存储设计 **50**
9.1 时序设计规则 . . . 50
9.2 存储预算 . . . 50
9.3 流水划分 . . . 51

第 **10** 章 可验证性设计 **52**
10.1 验证策略 . . . 52
10.2 可观察性 . . . 52
10.3 可控性 . . . 52

第 **11** 章 设计总结 **53**
11.1 统一的设计方法 . . . 53
11.2 时序与配置的统一预算 . . . 53

附录 **A** 源文件与默认参数 **54**
A.1 源文件 . . . 54
A.2 默认参数 . . . 55

附录 **B** 服务寄存器 **56**

附录 **C** 内部接口信号 **57**
C.1 消息接口 . . . 57
C.2 入队与授权 . . . 57
C.3 组帧器与 MAC . . . 58
C.4 帧描述与交付队列 . . . 58
C.5 服务发送总线 . . . 59

附录 **D** 术语与参考文献 **60**
D.1 术语 . . . 60
D.2 参考文献 . . . 60

第 1 章　概述

1.1　设计目标

AFDX 端系统连接航电主机与交换网络。发送时，端系统将应用消息封装为以太网帧，按各条虚拟链路（VL）的带宽分配间隔（BAG）调度，并从 A、B 两路网络同时发送；接收时，逐帧检查完整性，并对两路冗余副本去重，只向应用交付一份。赛题要求端系统支持 ARINC 664 Part 7 通信、高完整性通信、SNMP 网络管理、ARINC 615A 数据加卸载和 RTC 时钟同步五项功能，并给出传输速率 100 Mbps、端到端时延 1–2 ms、抖动几十微秒、128 条发送 VL 和 4096 条接收 VL 的技术指标。

在 FPGA 上实现这些功能，既要维持逐字节的线速处理，也要保存 4096 条接收 VL 和 128 条发送 VL 各自的独立状态。若使用寄存器阵列，资源占用会随链路数线性增长；若使用块 RAM，则需合理安排查表与回写时序，避免影响关键路径。因此，需要在架构上统筹状态存储与数据处理。

本设计采用 Verilog RTL 实现 AFDX 端系统 `AFDX_top`，以单一 125 MHz 时钟驱动两路八位 GMII。设计有以下四项关键技术：

1. **BRAM** 状态表与单主控状态机架构：128 条发送 VL 和 4096 条接收 VL 的配置与独立状态均集中存放在块 RAM 中，由对应引擎按固定流水读写。各 VL 的状态通过地址访问，字节处理逻辑由各 VL 共用，数据通路每拍处理一个字节。
2. 提前候选、准点发送的调度机制：发送引擎在到期前 512 拍选出候选 VL 并预先组好帧头。消息提前排队且无发送争用时，MAC 在允许时刻输出帧的第一个前导字节。
3. 自研双网 **MAC**：一个状态机驱动 A、B 两套 CRC 与输出寄存器，两网同拍起始；GMII 直接由 MAC 输出寄存器驱动，空闲发送延迟为 0 拍。
4. 服务状态复用与分拍算术：SNMP 和 615A 通过公共状态序列与返回状态寄存器复用取字节、组包和发送过程；RTC 采用移位加减迭代完成时间换算，并对固定写回路径的 32 ns 延迟进行补偿。

根据帧长、时钟周期和各级流水拍数，可计算端系统的载荷容量与端到端时延。表 1-2 汇总相关指标，第 3.7 节给出预算推导。

1.2 主要成果

表 1-1 列出赛题五项功能的实现要点，表 1-2 给出技术指标的设计值。

表 1-1 赛题功能与实现要点

赛题功能	实现要点	详见
ARINC 664 P7 通信	128 条发送 VL 按 BAG 调度，UDP/IP 封装，A、B 双网同时发送；4096 条接收 VL 按 VLID 直接查表	第 5、6 章
高完整性通信	FCS、帧长、IP/UDP 头逐帧检查；每网独立的序号完整性检查；冗余管理按处理顺序交付首个有效副本	第 6 章
SNMP 网络管理	v1/v2c 的 Get、GetNext、Set 和 v2 Trap，36 个管理对象，BER 逐字节编解码	第 7.3 节
615A 数据加卸载	基于 TFTP 的上传（LUI、LUS、LUR、LUH、数据文件）与介质定义卸载，8 KiB 加载区，CRC-16 校验	第 7.4 节
RTC 时钟同步	SNTPv4 主从对时，32 位秒加纳秒，8 ns 分辨率，基于逐位加减与移位的时间戳换算	第 7.2 节

表 1-2 技术指标与设计值

指标	选题指南要求	设计值	依据
传输速率	100 Mbps	每网每方向载荷容量 956.44 Mbps	每拍一字节；1471 字节满载帧连同前导码、FCS 和帧间隔占 1538 拍（第 3.7 节）
端到端时延	<1–2 ms	无争用端到端时延 26.360 µs（VL 已到期）	发送 ≤100 拍、线路 1525 拍、接收首字节 ≤200 拍、逐字节交付 $n-1$ 拍；线路争用另加式 (3-3) 的等待
发送抖动	≤ 几十微秒	无争用时为 0；争用上界见式 (3-3)，满足第 8.9 节约束时不超过 50 µs	提前 512 拍选择候选，在允许时刻启动发送；BAG 为 2^k ms 时争用只造成一次相位后移（第 3.7.3 节）
帧格式	VLID、SN 1–255，载荷 ≤1471 B，帧长 ≤1518 B	按 VL 配置生成帧，各 VL 独立维护 SN	帧长 $47+\max(n,17)$，64–1518 字节（第 4.3 节）
VL 容量	128 发送 / 4096 接收	128 / 4096，接收 VLID 任意	各 VL 的状态存放在块 RAM 中；VLID 映射表含 65536 项

1.3 文档结构

第 2–4 章说明规格、架构与接口，第 5–8 章说明收发、服务及配置，第 9–10 章说明时序、存储与可验证性，第 11 章总结设计。附录提供源文件、参数、寄存器、内部接口、术语及参考文献。

第 2 章　需求分析与规格分解

本章依据选题指南、官方《FPGA 创新大赛问题汇总》（1010 版）及表 2-3 所列协议规范，将赛题需求细化为功能、性能和接口规格。

2.1　赛题需求

选题指南（正文第 2–4 页）对 AFDX 端系统提出三类要求：

- 功能：ARINC 664 Part 7 通信、高完整性数据通信、SNMP 网络管理、615A 数据加卸载、RTC 时钟同步。
- 技术指标：传输速率 100 Mbps；帧格式采用 IEEE 802.3 格式及 ARINC 664 扩展，含 VLID 和 1–255 的序列号，有效载荷不超过 1471 字节，总帧长不超过 1518 字节；端到端时延小于 1–2 ms，抖动不超过几十微秒；最多 128 条发送 VL、4096 条接收 VL。
- 接口与编码：顶层模块统一采用 `AFDX_top` 模板的 8 个端口；端口、信号和寄存器用小写，参数用大写，重要代码段须有简洁注释。

2.2　接口与实现要求

表 2-1　接口与实现要求

项目	要求	本设计的实现
线路接口	MAC 使用 GMII，接口速率须满足吞吐要求	顶层模板端口承载 A 网八位 GMII 字节流，含前导码和 FCS
目标器件	不限定器件型号	EQ6HL130，CSG484_H 封装
MAC 实现	可采用 eLinx IP 或自行实现	自研双网 MAC（第 5.6 节）
协议版本	版本自行选择，按相应协议规范实现	依据与范围见表 2-3
吞吐	不低于 100 Mbps	按去重后的有效载荷计，设计容量见表 1-2
时钟	频率与接口速率匹配	125 MHz，GMII 每拍一字节
时延	GMII 接口间不超过 2 ms	应用接口之间的时延预算包含收发两侧的处理时间；无争用时延见表 1-2，争用等待预算见第 3.7 节

端到端时延从发送端应用接口成功提交消息末字节时开始计算，至接收端应用接口完成末字节交付时结束，包含发送排队、组帧、MAC 处理、物理线路传输及接收处理的时间。各阶段的拍数与线路争用条件见第 3.7 节。

2.3　设计规格

表 2-2 列出细化后的设计规格，并按功能（F）、性能（P）、接口（I）和实现约束（C）编号。

表 2-2　设计规格

编号	规格	内容
F1	用户数据发送	每个端系统支持 128 条发送 VL，每条均可独立配置 BAG（以时钟周期计，不超过 2^{30}）、VLID、源/目的 IP 与端口、最大载荷和队列深度；消息长度为 1–1471 字节；按 VL 配置选择 A 网、B 网或双网发送
F2	用户数据接收	支持 4096 条接收 VL，可映射任意 16 位 VLID；检查前导码、FCS、帧长、IP 头校验和、UDP 长度与校验和；两网分别进行完整性检查；启用冗余管理且副本到达间隔在 `skew_max` 内时，同一消息只交付一次
F3	SNMP 网络管理	SNMPv1/v2c 的 Get、GetNext、Set 和 SNMPv2-Trap；36 个管理对象；community 校验
F4	615A 数据加卸载	基于 TFTP 的上传操作和介质定义卸载；LUH 头文件与数据文件 CRC-16 校验；超时重传
F5	RTC 时钟同步	SNTPv4 主从对时；32 位秒加 32 位纳秒；响应须回显本次请求的 Transmit 时间戳
P1	吞吐	每方向有效载荷不低于 100 Mbps
P2	端到端时延	不超过 2000 µs
P3	发送抖动	不超过 50 µs（“几十微秒”的检查取值）
P4	帧格式	帧长 64–1518 字节（含 FCS）；复位后首帧 SN 为 0，之后按 1–255 循环
P5	容量	128 条发送 VL、4096 条接收 VL 全部可配置并可同时启用
I1	官方端口	`AFDX_top` 的 8 个端口名称、方向和位宽不变
I2	线路接口	A、B 两路八位 GMII，每拍一字节，帧间隔不少于 12 拍
I3	扩展接口	应用发送/接收、配置总线、统计事件端口
C1	时钟	单一 125 MHz 时钟，周期 8 ns
C2	编码规范	信号小写、参数大写；每个模块的文件开头说明其作用、接口和关键时序

2.4　协议依据

表 2-3　协议依据与版本

功能	依据	实现范围
AFDX 网络	ARINC 664 Part 7（2005-06-27）	帧格式、VL 与 BAG、完整性检查、冗余管理
数据加卸载	ARINC 615A-2（2002-05-10）、ARINC 665-1、RFC 1350	上传、介质定义卸载；协议文件版本 A4，兼容 A3
网络管理	RFC 1157、RFC 3416、RFC 3418	SNMPv1/v2c，BER 编码
时钟同步	RFC 4330	SNTPv4 48 字节报文

2.5　规格与设计章节对应

表 2-4　规格与设计章节对应

规格	设计章节	规格	设计章节
F1	5.3–5.6	P4	4.3
F2	6.2–6.5	P5	5.1、6.1
F3	7.3	I1–I3	第 4 章
F4	7.4	C1	第 3.4 节、第 9 章
F5	7.2	C2	第 9 章、附录 A.1
P1–P3	3.7、5.4		

第 3 章　总体架构

3.1　系统框图

图 3-1 是 AFDX_top 的系统框图。端系统由八个一级模块组成：发送核心和接收核心构成线速数据通路；应用口与 RTC、SNMP、615A 三个服务通过服务通道共用一对收发核心；配置模块提供寄存器、统计计数器和三张配置表的访问接口；时间基准为整个设计提供自由运行的周期计数。各模块的分工见表 3-1。




图 3-1　AFDX_top 系统架构：应用与服务共用双网收发通路，配置模块与时间基准提供控制和计时。

表 3-1　一级模块分工

模块	职责
afdx_tx_core	发送核心：消息分页缓存、128 条 VL 的 BAG 调度、组帧、双网 MAC（第 5 章）
afdx_rx_core	接收核心：双网 MAC、帧头解析、完整性检查、冗余管理、交付（第 6 章）
afdx_svc	服务通道：应用与三个服务按整条消息轮询发送；按 UDP 目的端口将接收消息送至对应服务或应用
afdx_rtc	SNTPv4 主从时钟同步（第 7.2 节）
afdx_snmp	SNMP 代理（第 7.3 节）
afdx_615a	615A 加卸载目标（第 7.4 节）

接下页

表 3-1 （续）

模块	职责
afdx_cfg	地址译码、寄存器、27 个统计计数器、配置表写入握手（第 8 章）
afdx_timebase	32 位周期计数 now 与粗粒度计时 now_c

3.2 模块层次

AFDX_top 例化八个一级模块，模块归属与实例数量见表 3-2。全设计共使用 19 个 afdx_ram_sdp 实例，其中发送核心 7 个、接收核心 5 个、SNMP 2 个、615A 5 个。

表 3-2 一级模块及下级实例

一级模块	子模块及下级关系	**RAM** 实例数
afdx_timebase	无下级模块	0
afdx_cfg	无下级模块	0
afdx_svc	无下级模块	0
afdx_tx_core	afdx_tx_buf、afdx_tx_engine、afdx_tx_builder afdx_tx_free ↪ afdx_ram_sdp: tx_free afdx_mac_tx ↪ afdx_crc32_d8 ×2 afdx_ram_sdp ×6: tx_cfg、tx_state、tx_desc、 tx_mnext、tx_pnext、tx_payload	7
afdx_rx_core	afdx_mac_rx ×2 ↪ 每个 MAC 含 1 个 afdx_crc32_d8 afdx_rx_parse ×2、afdx_rx_engine、afdx_rx_deliver afdx_ram_sdp ×5: rx_map、rx_cfg、rx_state、 rx_ring_a、rx_ring_b	5
afdx_rtc	afdx_ntp_fraction ×3	0
afdx_snmp	afdx_ram_sdp ×2: request_ram、response_ram	2
afdx_615a	afdx_ram_sdp ×5: packet_rx、packet_tx、 lur_ram、header_ram、load_ram	5

各源文件的作用见附录 A.1。

3.3　关键设计决策

表 3-3　关键设计决策

设计问题	候选方案	选择	理由
时钟结构	双网各自时钟域；统一 125 MHz 单时钟	单时钟	GMII 接口线速为 1 Gbit/s，载荷容量为 956.44 Mbps，满足赛题 100 Mbps 的要求；核心内部收发与控制逻辑在同一时钟域协同运行
线路接口	模板端口传输 GMII 帧（含前导码、SFD、FCS）；传输 MAC 用户侧数据	GMII 帧	与 GMII 的逐字节定义一致
MAC 实现	eLinx 官方 MAC IP；自研	自研	直接控制前导码、FCS 和帧间隔；输出寄存器直接驱动 GMII，空闲发送延迟为 0 拍
双网 MAC	双 MAC 独立发送；单 MAC 同时驱动两网	单 MAC 驱动两网	两网副本同拍起始，节省一套 MAC；单网 VL 也按整帧占用双网发送时隙（第 5.6 节）
VL 状态存储	寄存器阵列；块 RAM 状态表	块 RAM 状态表	寄存器用量随 VL 数量线性增长；采用块 RAM 后，由对应引擎按固定流水读写，配置写入须等待访问许可
VLID 映射	全地址直接查表；哈希加 CAM；限制 VLID 范围	直接查表	查表固定耗时 2 拍，无地址冲突；需约 0.85 Mbit 存储（65536×13 bit），可由片上存储提供
发送调度	轮询扫描；最早到期优先；预取窗口扫描	预取窗口扫描	每拍至多一级比较；512 拍窗口为扫描回访与组帧留出时间，无争用时可在允许时刻启动发送
接收写入	整帧检查后写入；边接收边预写入	先预写入后提交	载荷边接收边写入环形缓冲，检查失败时回退预写入指针，释放本帧占用的空间
服务发送	服务独立发送通路；按消息轮询共享发送核心	共享发送核心	服务报文与用户报文遵守同一 BAG 调度；无服务报文时应用直通，零附加延迟
服务实现	软核处理器；硬件状态机	硬件状态机	协议解析与报文组装均由硬件状态机完成；RTC 时间戳在报文握手当拍采样
服务状态序列	各分支独立展开；公共状态序列加返回状态寄存器	公共状态序列	SNMP 和 615A 复用取字节、整数拼接与报文输出过程，统一同步 RAM 的访问时序

3.4　时钟与复位

全设计使用单一时钟 `clk`，频率 125 MHz，周期 8 ns，所有寄存器在其上升沿更新。`reset` 为高有效的同步复位，外部须保证其释放与 `clk` 同步；上板时由板级复位同步器提供。

核心接口采用与 `clk` 同步的 GMII 字节流。外部 PHY 的接收数据随其恢复的 RX_CLK 变化，发送需要输出 GTX_CLK；上板时须在接收侧加一个以帧为单位的弹性缓冲，把 RX_CLK 域的字节流转到 `clk` 域，发送侧由 `clk` 经输出寄存器驱动 GTX_CLK。收发时钟适配位于 GMII 引脚与收发核心之间（第 4.2 节）。

复位结束后，发送核心清零 `tx_state`、`tx_cfg`，并将 256 个页号写入空闲页池；接收核心清零 `rx_map`、`rx_cfg` 和 `rx_state`。深度最大的 `rx_map` 有 65536 项，清表需 65536 拍。两个核心的 `init_done` 相与后，结果再寄存一拍，输出为顶层的 `tx_ready`，从解除复位到 `tx_ready` 为 1 共 65538 拍，即 524.304 µs。清表完成之前，`cfg_ready` 保持 0、配置写不被接受，凡在此期间开始接收的以太网帧均整帧忽略。

3.5　时间基准

`afdx_timebase` 为全设计产生三个信号：

- `now[31:0]`：自由运行的周期计数，复位为 0，每拍加 1，约 34.36 s 回绕。所有时间戳的先后比较均通过作差并检查符号位实现，因此 BAG 不超过 2^{30} 拍（约 8.59 s）。
- `now_c[15:0]`：粗粒度计时，等于 `now[27:12]`，每 4096 拍（32.768 µs）加 1，仅用于接收侧的冗余管理。
- `byte_en`：字节使能，复位期间为 0，此后恒为 1，即每拍都是字节边界。

帧起点以 1 拍（8 ns）为粒度，BAG 可配置为任意整数拍（例如 100003 拍）。

3.6　端到端数据通路

图 3-2 给出一条用户消息从发送端应用到接收端应用的完整路径。发送侧依次经过分页缓存、调度引擎、组帧器和双网 MAC；两份帧经 A、B 网到达接收端后，各自经 MAC 和解析器检查，由接收引擎做完整性检查和冗余管理，最后由交付模块逐字节送给应用。




图 3-2　一条用户消息的端到端路径。上排为发送端 ES1，下排为接收端 ES2

帧内数据通路每拍处理一个字节，对应 1 Gbit/s。发送侧先把应用消息写入分页缓存，满足调度条件后，一边读取载荷，一边生成以太网帧；接收侧将到达的载荷预写入环形缓冲，帧检查通过后再提交给交付模块。各段的拍数和上界在第 3.7 节推导。

3.7 设计预算

本节由各模块的状态机拍数推导吞吐、时延、抖动、缓存和握手等待的设计值，作为第 5–8 章模块设计的约束。拍数均以 125 MHz 时钟计，1 拍 = 8 ns；仿真实测结果见测试报告。

本节及第 5–8 章以相邻两级输出有效时刻之间的周期差作为阶段延迟。状态机从 IDLE 态响应请求并启动操作需要 1 个周期，因此阶段延迟比操作本身的执行时间多 1 拍。例如，调度引擎的入队阶段共耗时 6 拍，其中响应请求需 1 拍，执行 ENQ 操作需 5 拍。

3.7.1 吞吐

载荷为 n 字节的帧连同 8 字节前导码、4 字节 FCS 和 12 拍帧间隔，在线路上占用的时长为

$$C(n) = 8 + 47 + \max(n, 17) + 12 = 67 + \max(n, 17) \text{ 拍.} \tag{3-1}$$

满载帧 $n = 1471$ 占 $C = 1538$ 拍，最短帧 $n \le 17$ 占 84 拍。每网每方向的载荷容量为

$$R_{\max} = \frac{1471 \times 8 \text{ bit}}{1538 \times 8 \text{ ns}} = 956.44 \text{ Mbps.} \tag{3-2}$$

设 BAG 为 B 拍，N 条 VL 各按该间隔发送满载帧时，总载荷率为 $N \times 1471 \times 8\,\text{bit}/(B \times 8\,\text{ns})$，可调度条件为 $N \times C \le B$。BAG 为 1 ms 时 $B = 125000$，$N \le \lfloor 125000/1538 \rfloor = 81$，此时载荷率 953.208 Mbps；77 条 VL 为 906.136 Mbps，线路占用率为 94.7%。

线速通路上各环节的吞吐预算如下：

- 应用消息接收：`afdx_tx_buf` 正常每拍接收一字节，每次申请新缓存页暂停 6 拍；消息接收结束后，写入描述符及等待入队应答共暂停 10 拍。一条占 3 页的 1471 字节消息在应用口共耗时 $1471 + 3 \times 6 + 10 = 1499$ 拍，小于该帧占用线路的 1538 拍。
- 授权与准备：引擎完成一帧授权需要 9 拍，组帧器准备帧头需要 11 拍，合计 20 拍，在当前帧发送期间完成，小于最短帧的 84 拍时隙。
- 接收交付：交付口每拍一字节；单网到达的载荷率至多 $1471/1538$ 字节每拍，低于交付速率。

3.7.2 端到端时延

端到端时延的起止点定义见第 2 章。下文按收发通路无其他消息争用、当前 VL 已满足 BAG 发送间隔的基准条件，给出各区段的典型拍数和设计上界（表 3-4），发送侧和接收侧的逐拍时序见图 3-3。

图 3-3(a) 中，消息入队时直接成为候选。若末字节在 RECV 状态下正常接收，且无需在消息尾部申请新页，则从接收末字节到输出首个前导字节共需 31 拍。单字节消息或末字节跨页时多约 6 拍。图 3-3(b) 给出单网单帧的接收过程，从 GMII 最后一个 FCS 字节到首个交付字节共 24 拍。

存在其他消息时，还须计入发送排队、提前授权占槽、线路占用与接收排队交付的等待；端到端时延的上界由各 VL 的 BAG、帧长和流量配置共同决定。




图 3-3 无其他消息争用、VL 已到期时的流水时序：(a) 发送准备与起始；(b) 接收检查与交付

表 3-4 端到端时延预算（拍）

区段	典型	上界	构成
发送侧	31	100	分页缓存写描述符并请求入队需 3 拍，引擎入队需 6 拍，授权需 9 拍，组帧准备需 11 拍，起始判断与 MAC 响应需 2 拍（分项构成见第 5 章各操作表）；上界另计扫描配额等待 ≤32 拍和一次正在进行的操作 ≤9 拍
线路	1525	1525	首个前导字节到末个 FCS 字节，共 $8+1518$ 字节（$n=1471$）
接收至首字节	24	200	MAC 检测帧尾需 3 拍，解析器分类需 3 拍，引擎判定并入队需 12 拍，交付模块选择队头并读取环形缓冲需 6 拍；上界另计另一网的帧描述 13 拍以及过期清理让出引擎的延迟
逐字节交付	$n-1$	$n-1$	首字节到末字节，每拍一字节，$n=1471$
合计	3050	3295	24.400 µs / 26.360 µs

3.7.3 发送抖动

记 VL v 的帧允许时刻为 T_v（上一帧实际起始时刻加 BAG），实际起始时刻为 S_v，发送抖动为 $J_v = S_v - T_v$，即同一 VL 相邻两帧起始间隔与 BAG 之差。

消息已提前排队，且线路和待发槽位均未被其他帧占用时，发送抖动为 0。调度器能否在 T 时刻启动发送，取决于候选是否在 T 之前完成授权和准备。一条 VL 在 $T-512$ 进入提前窗口，此后：

- 扫描回访：无候选时，引擎每 2 拍检查一条 VL，扫描 128 条共需 256 拍。每扫描 16 条 VL，至多插入一次入队操作，每次连同重新扫描的流水延迟约需 12 拍；每帧还需执行一次起始确认，每次约 10 拍。计入这些操作后，任一 VL 相邻两次被检查的间隔约为 400 拍。
- 授权与准备：授权 9 拍、组帧器准备 11 拍、起始判断 2 拍，共 22 拍。

$400 + 22 = 422 < 512$，留有 90 拍裕量。因此在上述条件下，MAC 在 T 时刻输出第一个前导字节。

线路争用时，物理链路同一时刻只能发送一帧，组帧器也仅设一个待发槽位。v 到期且消息已排队时，可能因以下三种原因推迟发送：

- 占线：排在 v 前面的帧逐个发完，每帧占线 $C(n_u) = 67 + \max(n_u, 17)$ 拍。
- 提前授权占槽等待：扫描按 VL 序号轮转，选中首条已到期或将在 512 拍内到期的候选 VL。若扫描先遇到一条尚未到期的 VL u 并发出授权，组帧器的待发槽位将被 u 占用，直到 T_u 时刻才启动发送，期间 v 无法获得授权。每次此类提前授权引入的占槽等待为 $w_u < 512$ 拍。
- 轮询扫描延迟：扫描从上次选中位置继续向后轮询，在遍历到 v 之前所选中的 VL 均先于 v 发送；扫描与这些帧的发送重叠进行，扫描范围不超过一圈，连同 v 自身的授权和准备不超过约 422 拍。

记 Q_v 为在 v 之前发送的其他 VL 帧的集合，则

$$J_v \le \Big(\sum_{u \in Q_v} \big(C(n_u) + w_u \big) + 422 \Big) \times 8 \text{ ns}, \tag{3-3}$$

其中 w_u 只对在自身允许时刻之前被授权的帧非零。服务报文各走自己的 VL，同样按 BAG 调度，已包含在 Q_v 中。

一次争用只造成一次相位后移。下一次允许时刻按实际起始时刻加 BAG 计算（第 5.4 节）。多条 VL 发生发送争用后，后发 VL 的相位后移，此后各自按 BAG 更新允许时刻。要持续保持错开的相位，需满足两个条件：

- 各 VL 的 BAG 互为整数倍。ARINC 664 P7 规定 BAG 取 2^k ms，满足这一点；任取整数拍的 BAG 会使相位相互漂移，周期性地再次发生争用。
- VL 在允许时刻之前已有消息排队。计时到期时若队列为空，`timer_active` 被清除，下一条消息到达即发，相位改由应用的提交时刻决定。

两个条件都满足时，争用只在启动时发生，稳定后同一 VL 相邻两帧的起始间隔恰为 BAG。

以 P3 的 50 µs 作为发送抖动的检查取值，按式 (3-3) 对应 $\sum_{u \in Q_v} (C(n_u) + w_u) \le 6250 - 422 = 5828$ 拍。例如：

- 同时到期的其他 VL 至多 3 条最长帧（$w_u = 0$）：$3 \times 1538 = 4614$ 拍，满足；
- 前面有 2 条最长帧且都被提前授权：$2 \times (1538 + 512) = 4100$ 拍，满足；
- 77 条最短帧同时到期：$76 \times 84 = 6384$ 拍，不满足。

同时参与争用的 VL 数量超出上述示例时，主机须错开各 VL 首条消息的提交时刻，使任一 VL 之前排队发送的帧满足该条件；在上述两个条件下，错开只需在启动时做一次（第 8.9 节）。

与 ARINC 664 P7 的抖动公式 $40\ \mu\text{s} + \sum (20 + L_{\max}) \times 8$ bit/1 Gbit/s 相比，$C(n) \times 8$ ns 恰等于公式中对应帧的占线时间；本设计的扫描开销 422 拍（3.4 µs）与至多 8 次提前授权等待（共 4096 拍）之和小于公式中的 40 µs 项。因此对满足 P7 公式、且排在前面

的提前授权帧不超过 8 个的配置，式 (3-3) 给出的发送抖动上界不超过按 P7 抖动公式计算的值，也不超过 P7 规定的 500 µs 抖动上限。

3.7.4 缓存容量

发送载荷缓存为 256 页 × 512 字节。最长消息占 $\lceil 1471/512 \rceil = 3$ 页，可同时驻留 85 条最长消息；77 条和 81 条 VL 各排一条最长消息时分别占 231 页和 243 页。当空闲页耗尽时，模块在等待固定上限拍数后丢弃当前消息并计入统计。

每网的接收环形缓冲为 4096 字节，解析器根据已提交写指针计算剩余空间，并在第 42 字节到来时检查能否容纳本帧的 n 字节载荷。帧尾到首个交付字节约 24 拍，交付速率不低于单网到达速率，单网满载时，环内驻留的数据不超过一帧载荷与一段在途数据之和，4096 字节可容纳两个最长载荷。

交付描述队列 `rx_dq` 包含 32 项。最坏情况下，一条最长消息的交付需持续 1471 拍，其间单网最多到达 $\lceil 1471/84 \rceil = 18$ 个最短帧；启用冗余管理时，另一网的重复副本被丢弃。两网独立满速且都要交付时，输入总率超过单个交付口的处理能力，无法接纳的帧按溢出计数，并回退其预写入指针。

3.7.5 握手等待

表 3-5 握手等待与初始化预算

接口或操作	等待上界与计算依据
入队应答	引擎一次只执行一种操作，其中最长的授权操作需 9 拍。每扫描满 16 次或已有候选时，可插入入队操作；入队应答等待不超过 64 拍。
`m_ready` 反压	取页暂停 6 拍；消息末尾写描述符、入队应答、还页（至多 3 页，每页 3 拍）和事件脉冲共暂停 $2 + 64 + 9 + 1 = 76$ 拍，连续反压上界取 96 拍。
应用口等待	`app_tx_ready` 还受服务通道仲裁控制（第 7.1 节）。三个服务都有消息时，应用至多等其各传完一条：RTC 报文 48 字节、每字节 4 拍，SNMP 响应不超过 256 字节、每字节 4 拍，615A 报文不超过 516 字节、每字节 5 拍，连同各自的取页和入队，共约 3850 拍（约 31 µs）。
配置写	向配置表写入时，需等待对应收发核心通过 `cfg_ok` 给出许可。发送引擎最坏连续执行起始确认、入队和授权约 25 拍，接收引擎处理两网各一份描述的最坏耗时为 26 拍，等待上界取 64 拍（第 8.4 节）。
初始化	最大的 `rx_map` 有 65536 项，每拍清一项，加最后一次写入和 `tx_ready` 的输出寄存器，共 65538 拍（524.304 µs）。

服务通道按整条消息轮询，限制了服务连续占用消息通路的时间，表中的约 31 µs 是提交口的握手等待预算。入队后，用户与服务报文按各自 VL 的 BAG 参与调度，共享组帧器和发送 MAC；服务 VL 的占线与提前授权等待统一计入式 (3-3) 及第 8.9 节的配置预算。

第 4 章　接口设计

4.1　顶层端口

`AFDX_top` 保留选题模板的 8 个端口（名称、方向和位宽不变），并按 AFDX 双网冗余与应用接口需求扩展 B 网、应用、配置和事件端口。顶层共声明 40 个端口，总位宽为 259 位，少于 EQ6HL130 可提供的 339 个用户 I/O。端口分组见表 4-1。

表 4-1　顶层端口

端口	方向	含义
选题模板端口		
`clk`	入	125 MHz 时钟
`reset`	入	同步复位，高有效
`tx_data[7:0]`、`tx_valid`	出	A 网 GMII 发送，相当于 TXD、TX_EN
`rx_data[7:0]`、`rx_valid`	入	A 网 GMII 接收，相当于 RXD、RX_DV
`tx_ready`	出	收发核心初始化完成
`rx_ready`	入	不使用
冗余网络		
`tx_data_b`、`tx_valid_b`、`rx_data_b`、`rx_valid_b`	出/入	B 网，含义同 A 网
应用发送		
`app_tx_valid`、`app_tx_ready`	入/出	字节握手
`app_tx_data[7:0]`、`app_tx_last`	入	消息字节；`last` 标记末字节
`app_tx_vl[6:0]`	入	发送 VL 序号，在首字节锁存
`app_tx_port_en`、`app_tx_sport[15:0]`、`app_tx_dport[15:0]`	入	`app_tx_port_en` 为 1 时使用消息自带的 UDP 端口，否则使用 VL 的默认端口；在首字节锁存
应用接收		
`app_rx_valid`、`app_rx_data[7:0]`、`app_rx_last`	出	交付字节，不带反压
`app_rx_vl[11:0]`、`app_rx_sport`、`app_rx_port`、`app_rx_net`	出	接收 VL 序号、UDP 源/目的端口及来源网络；整条消息期间保持不变
配置与统计		
`cfg_wr`、`cfg_rd`、`cfg_addr[17:0]`、`cfg_wdata[31:0]`	入	配置总线请求
`cfg_rdata[31:0]`、`cfg_rvalid`、`cfg_ready`	出	读数据、读有效、写就绪

接下页

表 4-1 （续）

端口	方向	含义
ev_tx[6:0]	出	发送统计脉冲：accept、drop_dis、drop_full、drop_long、drop_nopage、tx_a、tx_b
ev_a[7:0]、ev_b[7:0]	出	各网接收统计脉冲，见表 6-3
ev_rm_drop、ev_deliver	出	冗余丢弃、交付
ev_gdrop[1:0]	出	保留端口，固定为 0

顶层参数 TX_PAGE_AW、TX_OFF_AW、LOOKAHEAD、RX_RING_AW、RX_DQ_AW 的默认值分别为 8、9、512、12、5，直接传递给收发核心。

4.2 GMII 接口

A、B 两网各有一组八位 GMII，在 valid 为 1 的每拍传送一个字节。

- 发送：tx_valid 从第一个前导字节到最后一个 FCS 字节连续为 1，帧间至少空闲 12 拍，见图 4-1。GMII 输出直接来自 MAC 的输出寄存器，发送适配延迟为 0。若某条 VL 未使能其中一路网络，则该帧发送期间对应网络的 tx_valid 与 tx_data 全程保持为 0。
- 接收：rx_valid 的上升沿表示一帧开始，下降沿表示该帧结束。相邻两帧的低电平间隔最短为 1 拍。MAC 先寄存输入，再逐拍查找帧起始定界符、累加 CRC 并剥离 FCS。
- 复位：复位期间输出为 0；对于清表完成前开始接收的帧，接收核心将整帧忽略（第 3.4 节）。
- 时钟与错误信号：接口采用全双工模式，收发字节都与 clk 同步，接口不含 TX_CLK、RX_CLK、TX_ER、RX_ER、CRS 和 COL。接收核心根据字节流检查前导码、帧长和 FCS；连接外部 PHY 时，外围适配逻辑须处理 PHY 错误标记，并丢弃带错误标记的帧。收发时钟适配见第 3.4 节。




图 4-1 GMII 发送一帧的接口时序（1 字节消息，最短帧）。第 0 拍为首个前导字节，两网同拍起始，仅第 11 字节（接口号，A 为 0x20、B 为 0x40）和 FCS 不同；某网未启用时该网整帧保持为 0

4.3　以太网帧格式

图 4-2 给出了本设计发送的 AFDX 帧格式。目的 MAC 和源 MAC 按 ARINC 664 Part 7 的固定格式编码：目的 MAC 为 `03 00 00 00` 加 16 位 VLID，源 MAC 为 `02 00 00` 加 16 位端系统用户 ID 和 1 字节接口号（A 网 `0x20`、B 网 `0x40`）。其后依次为 IPv4 头、UDP 头和应用数据；应用数据不足 17 字节时补零至该长度，再附加 1 字节序列号 SN，最后由 MAC 添加 4 字节 FCS。




图 4-2　AFDX 帧格式与 MAC 地址编码，应用数据长度 $1 \le n \le 1471$ 字节

表 4-2　帧字段（字节序列以十六进制表示）

字节位置	长度	内容
0–3	4	`03 00 00 00`，Part 7 规定的目的 MAC 固定部分
4–5	2	VLID，高字节在前
6–8	3	`02 00 00`，源 MAC 固定部分
9–10	2	端系统用户 ID（寄存器 `USER_ID`）
11	1	接口号：A 网 `0x20`，B 网 `0x40`
12–13	2	`08 00`（IPv4）
14–33	20	IPv4 头：`45 00`，总长度 $n+28$，标识（每帧加 1），`00 00`，TTL `0x01`，协议号 `0x11`（17），头校验和，源 IP，目的 IP
34–41	8	UDP 头：源端口，目的端口，长度 $n+8$，校验和（填 0）
42 起	n	应用数据
其后	$17-n$	$n<17$ 时补 0 至 17 字节
再后	1	序列号 SN
最后	4	FCS（CRC32，由 MAC 添加）

由此，含 FCS 的帧长为 $47+\max(n,17)$，范围 64–1518 字节；A、B 两份帧只有第 11 字节和 FCS 不同。复位后，各 VL 首帧的 SN 均为 0，之后按 1、2、…、255、1、… 循环。组播目的 IP 按 Part 7 图 3-38 配置为 `224.224.VLID[15:8].VLID[7:0]`，发送核心直接使用配置表中的目的 IP，因此单播服务（如 615A）也可共用该通路。

本设计按 VL 配置传送 UDP 消息，不实现子 VL、IP 分片与重组、采样端口与队列端口语义及 ICMP。发送时 UDP 校验和填 0；接收按 VLID 查表并检查帧与协议字段，不按目的 IP 地址过滤。

CRC32 采用反射多项式 `0xEDB88320`，初值为全 1，计算范围覆盖从目的 MAC 到 SN 的全部字节。结果取反后按低字节在前的顺序发送。收发通路均采用组合模块 `afdx_crc32_d8`，以 32 位当前 CRC 值和 8 位数据为输入，输出更新后的 CRC 值。

4.4 应用接口

4.4.1 发送握手与缓存等待

应用以字节流提交消息：`app_tx_valid` 与 `app_tx_ready` 同拍为 1 时传送一个字节，`app_tx_last` 标记末字节；VL 序号和 UDP 端口在首字节锁存。

没有服务报文争用时，`app_tx_ready` 直接连接发送核心的 `m_ready`。发送核心每拍接收一个字节，仅在分配缓存页或等待入队结果时暂停，连续暂停不超过 96 拍。服务报文传输期间，应用等待当前服务消息完成；三个服务同时有报文时，等待预算约为 3850 拍（第 3.7 节）。

缓存页用尽或 VL 队列已满时，发送核心丢弃该消息并计数，回收已分配的缓存页，随后继续接收并丢弃该消息的剩余字节。

图 4-3(a) 以无服务争用、长度为 $2 \le n \le 512$ 字节且不跨页的消息为例：接收首字节后，分配缓存页需 6 拍；接收末字节后，写入消息描述并完成入队需 10 拍。`app_tx_ready` 为 0 时，应用保持当前字节及其有效标记，直至完成握手；图中的 C0 是下一条消息的首字节。单字节消息或末字节跨页时，末尾处理需额外增加约 6 拍。

4.4.2 接收消息的连续交付

接收时，一条消息的 n 个字节在连续 n 拍内送出，期间 `app_rx_valid` 保持为 1，`app_rx_last` 与末字节同拍。VL 序号、端口和来源网络在整条消息期间保持固定。接口时序见图 4-3(b)。

接收接口不提供反压，按固定字节节拍连续交付消息，因此交付通路无需处理下游停顿。外部应用可用缓存写口或 DMA/FIFO 接口接收数据，并应保证每个有效周期都能接收一个字节。




图 4-3 应用接口时序：(a) 消息提交与握手；(b) 接收消息连续交付

4.5 配置总线

配置总线支持寄存器和三张配置表的写入，以及寄存器和计数器的读取，时序如下（t 为周期号，图 4-4）：

- 读：t 拍 `cfg_rd` 为 1，则 $t+2$ 拍 `cfg_rvalid` 为 1、`cfg_rdata` 有效。复位结束后可以每拍连续读。同拍读写同一寄存器时，读操作返回更新前的值。
- 写寄存器：`cfg_wr` 与 `cfg_ready` 同拍为 1 时，完成写操作。
- 写配置表：$t+1$ 拍起 `cfg_ready` 变 0，待写寄存器保持地址和数据，直到核心在某拍 u 给出 `cfg_ok` 时写入，$u+1$ 拍 `cfg_ready` 恢复；不受阻时 $u=t+1$，最长等待 64 拍（第 8.4 节）。

图 4-4 中，A、R、T 分别对应连续寄存器读、寄存器写和配置表写；寄存器写期间 `cfg_ready` 保持为 1。




图 4-4 配置总线的连续读、寄存器写与配置表写时序

4.6 事件接口

`ev_*` 端口在统计事件发生时输出单周期脉冲，与第 8 章的计数器一一对应，供外部逻辑监视各类事件。对于每条发送消息，发送核心均产生且仅产生 `accept` 或四类丢弃脉冲中的一种。对于清表完成后开始接收的每一帧，接收核心在对应网络上产生一个帧分类脉冲；若判定为正确帧，还会输出一个处理结果脉冲（第 6.6 节）。

4.7 内部接口

一级模块之间及核心内部子模块之间的接口以寄存器输出为主。ready 握手与 cfg_ok 采用组合输出；afdx_svc 的数据选择和接收分发也采用组合直通，仅包含选择与门控逻辑。内部接口主要采用以下四种约定：

- 字节流握手（valid/ready/last）：valid 与 ready 同拍为 1 时传送一个字节；附带字段在首字节锁存并保持到末字节。
- 请求应答（req/ack）：请求持续有效，直到接收到应答脉冲；应答与结果在同一拍输出。
- 单槽交接（valid/take 或 valid/ready）：生产者置 valid 并保持字段不变，消费者接收后，生产者才能送入下一项。
- 写许可（cfg_ok）：表的读写控制模块通过组合信号给出写许可。许可有效时，核心寄存外部写请求，并在下一拍写入 RAM；该拍不再发出冲突的表读请求（第 8.4 节）。

表 4-3 汇总各内部接口，各信号的定义见附录 C。

表 4-3 内部接口汇总

接口	两端	约定	关键时序
消息 m_*	afdx_svc → tx_buf	字节流	每次分配缓存页时，m_ready 为低 6 拍；消息末尾为低约 10 拍；连续为低不超过 96 拍
入队 enq_*	tx_buf → tx_engine	请求应答	应答不晚于请求后 64 拍
授权 grant_*	tx_engine → tx_builder	单槽交接	从当前帧 tx_sof 有效的当拍起，可接受下一帧授权
起始回报	tx_builder → tx_engine	单拍脉冲	回报首个前导字节输出当拍的 now
帧字节 s_*	tx_builder ↔ mac_tx	字节流	MAC 控制字节接收时刻，在前导码的最后一拍接收第 0 字节
帧描述 desc_*	rx_parse → rx_engine	单槽交接	f_end 后第 3 拍给出；判定至多 13 拍
交付队列 rx_dq	rx_engine → rx_deliver	32 项队列	队列非空后的第 6 拍输出首个 d_valid
交付 d_*	rx_deliver → afdx_svc	字节流，无反压	服务在首字节当拍完成端口匹配
服务发送 svc_tx_*	三个服务 → afdx_svc	字节流	按整条消息轮询
配置表写	afdx_cfg → 收发核心	写许可	等待不超过 64 拍（第 8.4 节）

第 5 章　发送通路

本章沿数据流向介绍发送核心 `afdx_tx_core` 的五个部分：分页缓存 `afdx_tx_buf` 与空闲页池 `afdx_tx_free`、调度引擎 `afdx_tx_engine`、组帧器 `afdx_tx_builder` 和双网 MAC `afdx_mac_tx`。

5.1　发送核心与配置表

图 5-1 是发送核心的框图。应用和服务提交的消息先由 `afdx_tx_buf` 分页写入载荷 RAM，再加入发送队列。`afdx_tx_engine` 按 BAG 选出下一帧，向 `afdx_tx_builder` 发出授权。组帧器随后预读载荷、拼接帧头，并逐字节送入 `afdx_mac_tx`，由 MAC 发往两网。




图 5-1　发送核心及其配置、状态、载荷存储之间的连接

发送侧共设 7 张表，均采用 `afdx_ram_sdp`（一写一读、同步读）实现。每张表的写口和读口分别由一个模块独占，见表 5-1。

表 5-1　发送侧配置与状态表

表	深度 × 位宽	写口	读口	内容
`tx_cfg`	1024×32	配置总线	tx_engine	每条 VL 8 个字，地址 {VL[6:0], 字号[2:0]}
`tx_state`	128×63	tx_engine	tx_engine	`timer_active`、`next_time`、`sn`、`q_count`、`q_head`、`q_tail`
`tx_mnext`	256×8	tx_engine	tx_engine	同一 VL 队列中的下一条消息（首页号）
`tx_desc`	256×44	tx_buf	tx_engine	消息描述：长度、`port_en`、源/目的端口
`tx_pnext`	256×8	tx_buf	tx_builder	消息内的下一页
`tx_payload`	131072×8	tx_buf	tx_builder	128 KiB 载荷，地址 {页号 [7:0], 偏移 [8:0]}
`tx_free`	256×8	tx_free	tx_free	空闲页号 FIFO

tx_cfg 中每条 VL 占 8 个字，其中 6 个配置字有效，字段见表 8-2。将配置字合并为一张 1024×32 的表，可以减少拆分为六张浅表时的块 RAM 浪费。引擎在授权过程中逐拍读取六个配置字，具体步骤见表 5-5。afdx_tx_core 例化 7 张表和 5 个子模块，其中 tx_cfg 的写口由核心控制。复位后先用 1024 拍把 tx_cfg 清零，此后只在 cfg_we 与引擎的 cfg_ok 同拍为 1 时寄存写地址与数据，并在下一拍写入配置表。待 tx_cfg 清零、空闲页池装满、tx_state 清零均完成后，核心将 init_done 置 1，随后引擎和分页缓存开始工作。

5.2 空闲页池

afdx_tx_free 管理载荷缓存的 256 个页号；每页从分配到归还期间均由一条消息独占。空闲页池采用 FIFO 结构，由一块 256×8 的 RAM、读写指针和计数器组成；复位后用 257 拍依次写入页号 0–255，装满后允许取页。

页池提供一个取页口和两个还页口，均带握手：

- 取页口 pop_req/pop_ready/pop_ack/pop_ok/pop_page 连接 tx_buf，采用请求应答握手；
- 还页口 1 ret1_* 连接 tx_builder，每读完一页便归还该页；
- 还页口 2 ret2_* 连接 tx_buf，用于回收被丢弃消息占用的缓存页。

取页由四步状态机完成，见表 5-2。从请求被接受到 pop_ack 共 4 拍，其中 2 拍用于同步 RAM 读出和寄存。

表 5-2 空闲页池取页状态

状态	动作	转移
POP_IDLE	pop_ready= 1；接受请求时若 count= 0 立即应答 pop_ok= 0，否则发出读 rd_ptr	有页 → POP_READ
POP_READ	等待同步 RAM 读出	→ POP_CAPTURE
POP_CAPTURE	寄存读出的页号	→ POP_REPLY
POP_REPLY	给出 pop_ack、pop_ok= 1 和页号	→ POP_IDLE

每个还页口先把页号锁存至各自的保持寄存器（ret*_ready 表示该寄存器为空），再经共用写口逐个写入 FIFO 尾部；两个寄存器均满时还页口 1 优先。取页与还页同拍发生时 count 不变。

FIFO 深度等于页数，任一页号在池中至多出现一次。写口每拍可写入一个页号，两个还页口各自最快每 2 拍还一页。

5.3 分页缓存

afdx_tx_buf 从消息接口逐字节接收消息，按页写入 tx_payload，在 tx_pnext 中把同一消息的页串成链，最后写 tx_desc 并向引擎发出入队请求。载荷缓存共 256 页、每页 512 字节，地址为 {页号 [7:0], 偏移 [8:0]}。

分页缓存的接口包括消息接口 `m_*`（表 C-1）；取页口和还页口 2；`tx_payload`、`tx_pnext`、`tx_desc` 的写口；入队请求应答口（表 C-2）；五个统计脉冲 `ev_accept`、`ev_drop_dis`、`ev_drop_full`、`ev_drop_long`、`ev_drop_nopage`。

5.3.1 消息接收与页分配

分页缓存的状态机见图 5-2，各状态的动作见表 5-3。`m_ready` 由当前状态组合译码产生，初始化完成后仅在 IDLE、RECV、DRAIN 三个状态为 1。当 `m_valid` 与 `m_ready` 同时为 1 时，接口完成一次字节传输。




图 5-2 分页缓存的消息接收、页分配、入队与异常还页流程

表 5-3 分页缓存各状态

状态	动作	转移
IDLE	接收首字节并锁存至 `held_data`，锁存 VL 与端口，长度记 1	→ ALLOC
ALLOC	置 `pop_req`	→ WAIT_PAGE
WAIT_PAGE	等 `pop_ack`；得页后记入 6 个页寄存器之一，首页记为 `enq_head`，否则写 `tx_pnext`[上一页] = 新页；把暂存字节写到新页偏移 0	无页 → RETURN；暂存字节是末字节 → DESC；否则 → RECV
RECV	每拍收一字节写入当前页，偏移加 1；偏移到 511 时置 `boundary`	已满 1471 字节仍有数据 → RETURN；跨页字节暂存 → ALLOC；末字节 → DESC
DESC	写 `tx_desc`[`enq_head`] = {长度, `port_en`, 端口}	→ ENQUEUE
ENQUEUE	置 `enq_valid`	→ REPLY
REPLY	等 `enq_ack`，记下 `enq_result`	接纳 → EVENT；拒绝 → RETURN
RETURN	经还页口 2 逐页还页	消息已结束 → EVENT；否则 → DRAIN
DRAIN	继续收字节但不保存	末字节 → EVENT
EVENT	按原因产生一个统计脉冲	→ IDLE

写满一页后，将下一字节暂存于 held_data，取到新页后写入其偏移 0。跨页字节到达时才发起取页请求。最长消息占 3 页，6 个页寄存器为更小的页长参数留有余量。

5.3.2 时序与异常处理

以首字节被接收为第 0 拍：第 1 拍发取页请求，第 2 拍被空闲页池接受，第 6 拍 pop_ack 到达并写入首字节，第 7 拍回到 RECV。每次取页期间，m_ready 保持为 0 的时长共 6 拍。接收消息末字节后，DESC 和 ENQUEUE 各占 1 拍，引擎在 6 拍后返回入队应答，EVENT 再占 1 拍；在这一阶段，m_ready 约有 10 拍保持为 0。

超长（第 1472 个字节到来）、取页失败与入队被拒三种情况均转入 RETURN 态：先归还本消息已占用的全部缓存页，再继续接收并丢弃剩余字节。模块在输出该消息的统计脉冲前完成全部缓存页的回收。reason 记录首次出现的原因，每条消息在 EVENT 状态产生一个统计脉冲。

每条消息的统计脉冲出现在末字节被接收后 96 拍以内、下一条消息末字节之前，因此第 k 个脉冲对应第 k 条消息。

消息结束阶段决定了 m_ready 连续为 0 的最大时长：$2 + 64 + 9 + 1 = 76$ 拍，取设计约束 96 拍（第 3.7 节）。一条 1471 字节消息在应用口共占用 1499 拍，短于其在线路上占用的 1538 拍。

5.4 调度引擎

afdx_tx_engine 是 tx_state 和 tx_mnext 的唯一读写控制模块，负责判定消息能否入队、按 BAG 选择待发帧、向组帧器授权，并根据实际起始时刻更新下一次允许发送的时刻。

5.4.1 队列状态与操作仲裁

tx_state 为每条 VL 保存一项 63 位状态，见表 5-4。每条 VL 的消息队列是一条单向链表：q_head、q_tail 存首尾消息的首页号，tx_mnext[首页号] 指向下一条消息，因此 128 条 VL 共用 256 项链表。

表 5-4 tx_state 字段

位	字段	含义
62	timer_active	next_time 有效；为 0 表示可立即发送
61:30	next_time	下一帧最早起始的 now 值
29:22	sn	下一帧的序号，复位为 0，之后 1–255 循环
21:16	q_count	排队消息数，不超过配置的 qmax（至多 63）
15:8	q_head	队首消息首页号
7:0	q_tail	队尾消息首页号

引擎一次只执行一种操作，见图 5-3。在 IDLE 状态，引擎按“起始确认 > 入队 > 授权 > 扫描”的优先级选择操作，再由 phase 控制各步骤逐拍推进，完成后返回 IDLE。各操作的步骤见表 5-5。

want_enq 表示入队请求有效且未处理，并满足已有候选或扫描配额已满；want_grant 表示已有候选、授权端就绪且无待起始帧。无上述操作时，IDLE 每 2 拍检查一条 VL。




图 5-3 发送调度引擎的起始确认、消息入队、帧授权与扫描流程

表 5-5 调度引擎的操作

操作	触发	逐拍动作	拍数
START	组帧器报告 t_{start}（先锁存到 ack_pending）	0：读 tx_state[pend_vl]；1：保存；2：写 timer_active= 1、next_time= t_{start}+bag，清 pend_valid	3
ENQ	enq_valid，且已有候选或扫描配额已满	0：读 tx_cfg 字 0 和 tx_state；1：保存；2：d =now−next_time；3：$d+512$；4：判定，接纳则写回 q_count+1、新队尾，非空队列另写 tx_mnext[旧队尾]，并在条件满足时直接定为候选	5
GRANT	有候选且 grant_ready	0–4：依次读配置字 1–5；1：保存字 0 和 tx_state；2：读 tx_desc、tx_mnext[队首]；4：保存描述；7：给出授权，写回 SN 前进、q_count−1、队首前移，记 pend_vl	8
扫描	无上述请求且无候选	每 2 拍发出一条 VL 的读，经 5 级流水判定（图 5-4）	2/VL

5.4.2 入队与扫描

入队判定按顺序检查：VL 未启用或两网都未启用时返回结果码 1；n 大于 max_payload 时返回 3；q_count 不小于 qmax 时返回 2；其余情况接受入队并返回 0。接纳入队时若当前没有候选、该 VL 不是 pend_vl 且已在 512 拍窗口内，直接定为候选，省去一次扫描。

扫描时每 2 拍发起一次 tx_state 读取，依次检查各条 VL，再通过图 5-4 所示的 5 级流水作出判定。记 d =now−next_time，判据为：

- q_count$\neq 0$、（timer_active$= 0$ 或 d+LOOKAHEAD≥ 0）且不是 pend_vl：定为候选，扫描停在下一条；
- q_count$= 0$、timer_active$= 1$ 且 $d \geq 0$：写回 timer_active$= 0$，防止 now 回绕约 34 s 后把旧时刻误判为将来；

- 判定完成时 scan_commit 指针前移至下一条 VL；任一操作插入时流水线作废，自 scan_commit 重新发出，并按更新后的状态重新判定。




图 5-4 扫描流水。每 2 拍发出一条 VL，第 $c+5$ 拍给出判定；START、ENQ 或 GRANT 插入时清空流水，从 scan_commit 重新扫描

扫描从上次选中 VL 的下一条继续，轮流检查全部 128 条 VL。入队操作仅在已有候选或扫描满 16 条（SCAN_QUOTA）时插入，使持续入队期间仍能推进扫描；无候选时，任一 VL 相邻两次被检查的间隔约 400 拍（第 3.7 节）。

5.4.3 授权状态与发送时刻

一帧从授权到真正起始之间，该 VL 的 next_time 仍是旧值。pend_vl 保存该帧的 VL，扫描和入队操作均不会再次将其选为候选；起始确认写回新的 next_time 时清除该标记。组帧器的单帧待发槽位对应一个 pend_vl 寄存器。

128 条 VL 轮询一遍需 256 拍，长于最短帧的 84 拍时隙；若到期后再启动扫描，发送时刻将随轮询位置浮动。引擎在到期前 LOOKAHEAD$=512$ 拍内选出候选并完成授权，组帧器提前完成长度和校验和计算，使 MAC 在 now 到达允许时刻 T 的当拍输出第一个前导字节。扫描回访约需 400 拍，再加上授权和准备所需的 22 拍，合计小于 512 拍，见第 3.7 节和图 3-3。

next_time 以实际起始时刻 t_{start} 加 bag 计算。线路争用使某帧晚发时，下一帧的允许时刻随之顺延，同一 VL 相邻两帧的起始间隔始终不小于 BAG。

授权时把当前 sn 交给组帧器并写回下一值：复位后每条 VL 第一帧为 0，其后 1、2、…、255、1。

5.5 组帧器

afdx_tx_builder 根据授权信息组装完整帧内容（目的 MAC 到 SN），在允许时刻送入 MAC，并向引擎报告实际起始时刻。

组帧器内部最多同时处理两帧：一帧在 stream_active 状态向 MAC 送字节，另一帧在 pending 指示的待发槽位中准备并等待。grant_ready$=\neg$pending，pending 在本帧的 tx_sof 有效时清除。因此，当前帧起始后即可接受下一帧授权，并在当前帧发送期间完成下一帧的准备。

5.5.1 帧头准备与载荷发送

组帧器的结构见图 5-5：帧头通过 336 位移位寄存器输出，载荷通过预读流水和 8 项字节 FIFO 输出，补零和 SN 则由计数器控制输出，三路数据经同一个选择器送入 MAC。




图 5-5 组帧器数据通路。帧头与载荷分两路，在选择器汇合后交给 MAC；还页由独立的读元数据流水触发，与载荷进入字节 FIFO 同时发生

组帧器在接受授权的同拍锁存全部字段和 `USER_ID`，以 16 位计数器的当前值作为 IP 标识，并将计数器加 1。随后用 10 拍计算 IP 头校验和，每拍只做一次加法，见表 5-6。

表 5-6 组帧器准备步骤

prep	动作
0	IP 总长 $= n + 28$，UDP 长 $= n + 8$；累加器置初值 `0x4500+0x0111=0x04611`
1–6	依次累加 IP 总长、标识、源 IP 高/低 16 位、目的 IP 高/低 16 位
7–8	两次把高 4 位进位加回低 16 位
9	取反得校验和，置 `prepared`

启动发送时，必须已置位 `prepared` 且上一帧已送完，同时满足以下任一条件：`grant_timed`$= 0$、允许时刻已过，或距离允许时刻至多 4 拍。4 拍提前量补偿起始路径上的四级寄存器：`now` 寄存 1 拍、差值 `now_q`$-T$ 寄存 1 拍、`s_valid` 寄存 1 拍、MAC 判断起始并寄存输出 1 拍。于是线路空闲时，首个前导码字节在 `now`$= T$ 的一拍输出。

起始拍把 42 字节帧头并行装入移位寄存器，A、B 两路共用，只在第 11 字节（接口号）B 网换为 `0x40`。每当 MAC 取走一个字节，组帧器便按 `part` 推进输出：先发送 42 字节帧头，再发送 n 字节载荷；若 $n < 17$，则补零至 17 字节。最后发送带 `s_last` 的 SN。`tx_sof` 所在拍的 `now` 作为 t_{start} 回报引擎。

从起始拍开始，只要 FIFO 中不足 5 字节，组帧器便每拍发起一次 `tx_payload` 读取；读请求寄存、同步 RAM 和输出寄存共 3 拍后写入 FIFO。当前页与下一页号分开保存：起始时读 `tx_pnext`[首页]，此后每次跨页时，读取下一页的后继页号，使跨页前后的读请求保持连续。读到页末字节或消息末字节时，该页号随数据一起进入 4 项还页 FIFO，经还页口 1 归还至空闲页池。

5.5.2 时序与异常处理

- **FIFO 容量**：发起读取时，FIFO 中至多有 4 字节，另有至多 3 个尚未返回的读请求，最多 $4 + 3 + 1 = 8$ 字节，等于 FIFO 深度。
- 供数时序：MAC 在起始后第 8 拍才取第 0 个字节，帧头又占 42 拍，第一个载荷字节在起始后第 50 拍才被取走，而 FIFO 在起始后第 4 拍就开始填充；此后每拍补入一字节、取出一字节。下一页号在跨页前 500 拍以上已读出。

- 准备时间：下一帧准备需 11 拍，可与当前帧的发送重叠；最短帧时隙为 84 拍。

在无发送争用且当前 VL 已满足 BAG 间隔时，从消息末字节被接收到 tx_sof 的典型值为 31 拍，上界为 100 拍；基准条件与逐拍分解见第 3.7 节图 3-3。

若 MAC 输出 tx_underrun，本帧记为错误帧，不产生 ev_tx_a/ev_tx_b；其余帧则在 tx_eof 有效时，分别为本帧启用的网络产生一个统计脉冲。

5.6 双网发送 MAC

afdx_mac_tx 用一个状态机驱动 A、B 两套 CRC 和输出寄存器，两网同拍输出。发送节拍由 MAC 控制，上游按其握手信号提供字节。图 5-6(a) 是其状态机，(b) 是第 6.2 节的接收 MAC。

通过共用状态和字节位置控制，一个状态机即可同时发送 A、B 两网的冗余副本，既减少重复控制逻辑，也使两网在 MAC 输出寄存器端同拍起始。相应地，两网共用发送时隙，单网 VL 也按整帧占用该时隙，带宽按全部发送 VL 合并预算（第 8.9 节）。

eLinx 生成的三速以太网 IP 带用户侧 FIFO、保留 FCS，且每网一个实例；相同器件下的资源对照见测试报告。

发送状态机仅在 byte_en 有效时推进，帧间隔计数按 clk 递减；当前 byte_en 在复位后恒为 1，发送时序按每拍一字节组织。接收状态机使用寄存后的有效标记和数据；PREAMBLE 或 BAD_PRE 因有效标记撤销而退出时，报告前导码错误。

各状态的动作见表 5-7，发送一帧的字节时间见表 5-8，L 为取走的字节数。MAC 在起始拍锁存 s_en_a、s_en_b；未启用的网络在整帧期间 tx_valid 与 tx_data 保持为 0；两网均未启用时状态机仍按相同节拍推进，使各帧时序与网络使能无关。上游持续有帧待发时，帧间隔恰为 12 拍。

数据阶段若上游未能及时提供字节（欠载），MAC 输出 tx_underrun 脉冲，发出 4 字节不取反的错误 FCS，然后继续接收并丢弃上游这一帧的剩余字节。

复位期间线路输出全为 0，复位结束后先等待 12 拍帧间隔，再允许发送首帧。




图 5-6 双网 MAC 状态机：(a) 发送及欠载处理；(b) 接收及前导码检查

表 5-7 发送 MAC 各状态

状态	动作	转移
GAP	输出 0；`gap_left` 递减	`gap_left`= 0 且 `s_valid` → PREAMBLE，同拍锁存两网使能、输出 `tx_sof`
PREAMBLE	输出 7 个 `0x55` 和 `0xD5`；末拍 `s_ready`= 1 取走第 0 字节	取到字节 → DATA；未备好 → FCS（欠载）
DATA	每拍输出一字节并更新两网 CRC	末字节已出 → FCS；未备好 → FCS（欠载）
FCS	输出 4 字节 FCS，低字节先发；第 4 拍后撤 `valid`、输出 `tx_eof`，`gap_left`= 11	正常 → GAP；欠载 → DRAIN
DRAIN	`s_ready`= 1，继续接收并丢弃上游剩余字节	收到 `s_last` → GAP

表 5-8 MAC 发送的字节时间

字节时间	线上内容	本拍动作
起始前一拍	空闲	判断起始，锁存两网使能
0–6	`0x55`	
7	`0xD5`	取走第 0 个字节
8 至 $8+L-1$	第 0 至 $L-1$ 个字节	取走下一字节，取走带 `s_last` 的字节后停止
其后 4 拍	FCS	A、B 两网各自更新 CRC32
再后至少 12 拍	空闲	第 12 拍可判断下一帧起始

第 6 章　接收通路

接收核心 afdx_rx_core 为每个网络配置一套 MAC 和解析器，两网共用一个接收引擎和一个交付模块。MAC 在接收过程中逐字节校验 CRC，解析器同时检查帧头，并将载荷预写入本网的环形缓冲。对于通过解析器检查的帧，接收引擎根据帧描述依次执行 VL 查表、完整性检查和冗余管理，再通知解析器提交数据或回退写指针。已提交的消息最终由交付模块逐字节送给应用。

6.1　接收核心与配置表




图 6-1　接收核心及配置、状态和载荷存储之间的连接

接收侧的表见表 6-1。rx_map 以 16 位 VLID 直接寻址，任意 4096 个 VLID 都能映射到接收 VL 序号 idx；映射表采用一个 65536×13 的数组，读出后直接进入一级寄存器，查表固定 2 拍。

表 6-1　接收侧配置与状态表

表	深度 × 位宽	写口	读口	内容
rx_map	65536×13	配置总线	rx_engine	valid[12]、idx[11:0]
rx_cfg	4096×32	配置总线	rx_engine	en、net_a、net_b、ic_en、rm_en、skew_max[16:5]、max_payload[27:17]
rx_state	4096×44	rx_engine	rx_engine	每网 PSN 及有效位；rm_last、rm_time 及有效位
rx_ring_a/b	4096×8	本网 rx_parse	rx_deliver	每网一个环形缓冲，按到达顺序存载荷
rx_dq	32 项寄存器	rx_engine	rx_deliver	待交付的网、起点、长度、idx、UDP 端口

skew_max 的单位是 now_c 的一个计时单位（32.768 µs）。

afdx_rx_core 例化两套 MAC 与解析器、一个引擎、一个交付模块和 5 张表，其中 rx_map、rx_cfg 的写口由核心控制。复位后，核心用 65536 拍清零 rx_map，每拍清一项，并在前 4096 拍同步清零 rx_cfg；引擎另行清零 rx_state。全部完成后，init_done 置 1。此后仅在 cfg_ok 为 1 时锁存配置写请求，并于下一拍写入配置表。核心将各模块的统计脉冲按位相或，再寄存一拍输出。

6.2 接收 MAC

`afdx_mac_rx` 把 GMII 输入寄存一拍后，在 `rx_valid` 为 1 的每一拍处理一个字节，状态机见图 5-6(b)。

- 帧起始定界（**SFD** 检测）：前导字节 `0x55` 的数量不限，检测到 `0xD5` 后以紧随的下一字节作为帧首字节。若收到其他值，或在检测到 `0xD5` 之前 `rx_valid` 已回到 0，则判为前导码错误。复位后若 `rx_valid` 已为 1，MAC 先等待其回到 0，再从下一帧开始接收。
- 剥离 **FCS**：每接收一字节均更新 CRC 和帧长；输出比输入晚 4 字节，收到第 $k+4$ 字节时输出第 k 字节，最后 4 字节（FCS）不送后级。
- 帧结束：寄存后的 `rx_valid` 首次为 0 时，MAC 判定帧接收结束，输出 `f_end` 和 `f_err`。错误判定依次检查前导码错误、帧长不在 64–1518 范围内、CRC 余式不等于 `0xDEBB20E3`，均无异常则判为正确帧。MAC 向后级最多输出 1514 字节；若帧长超限，则按帧长错误结束本帧。
- 帧间：`f_end` 之后立即回到空闲，可分辨间隔为 1 个低电平周期的两帧。

以 GMII 上最后一个 FCS 字节到达的时刻为第 0 拍：第 1 拍它进入输入寄存器，第 2 拍寄存后的 `rx_valid` 为 0，第 3 拍输出 `f_end`、`f_err` 和 `f_len`。去掉 FCS 的最后一个内容字节在第 2 拍从 `m_data` 输出，比第 3 拍的 `f_end` 早 1 拍，解析器据此完成校验和累加。

6.3 帧头解析与预写入缓存

`afdx_rx_parse` 由字节位置计数器 `position` 驱动，随输入字节逐项检查帧头；两个小状态机分别负责长度计算和帧尾分类，结构见图 6-2。

6.3.1 流式检查与长度计算




图 6-2 帧头解析：(a) 按字节位置检查并预写入载荷；(b) 收到 UDP 长度后的两拍长度计算；(c) 帧尾的两拍分类

帧头必须满足以下条件，任一条件不满足均判为“帧头错”：

- 第 0–3 字节为 `03 00 00 00`；第 12–13 字节为 `08 00`；第 14 字节为 `0x45`；第 23 字节为 `0x11`；
- IP 不分片（MF 为 0、片偏移为 0）；IP 头 10 个 16 位字的反码和为 `0xFFFF`；

- 记 n 为 UDP 长度减 8，要求 $1 \le n \le 1471$，IP 总长等于 $n + 28$，且含 FCS 的帧长等于 $47 + \max(n, 17)$；
- UDP 校验和非 0 时，伪头、UDP 头与 n 字节数据的反码和为 `0xFFFF`。

补零字节的值不检查。解析器同时记录 VLID、源/目的端口、n 和 SN。

在第 39 字节收到 UDP 长度低字节后，`length_phase` 控制长度计算分两拍完成：先在 LEN_SIZES 步计算 n、检查长度是否合法，并求出期望 IP 总长；再在 LEN_LIMITS 步计算载荷末位置、SN 位置、期望帧长和环形缓冲所需空间。第 42 字节到来时，上述结果均已就绪。

IP 校验和与 UDP 校验和分别使用 20 位和 26 位累加器，每两字节累加一次：前者累加 IP 头的 10 个 16 位字，后者累加 UDP 伪头、UDP 头及载荷。进位折叠采用两级寄存器流水，与累加过程并行；到帧尾后第 1 拍（FIN_SETTLE），UDP 校验和结果最终稳定。

6.3.2 载荷预写入与提交

从第 42 字节开始，解析器将载荷边接收边写入本网环形缓冲，待最终判定后再决定是否提交。环形缓冲采用三个指针（图 6-3）：读指针 `rd` 由交付模块维护；已提交写指针 `wr_commit` 和预写入指针 `wr_trial` 由本网解析器维护。

计算剩余空间时以 `wr_commit` 为准，不计入正在接收的帧。第 42 字节到来时 n 已知，若剩余空间小于 n，解析器便不写入本帧载荷，并将其记为溢出。




图 6-3 接收环形缓冲的三个指针。帧通过全部检查后，解析器将 `wr_commit` 更新为 `wr_trial`；否则将 `wr_trial` 回退至 `wr_commit`

6.3.3 帧尾分类与描述交接

每次 `f_end` 有效时，解析器均对该帧进行一次分类。`finish_phase` 在 `f_end` 后第 2 拍进入 FIN_REPORT 并作出判定，类别脉冲和帧描述均经寄存后输出，在第 3 拍有效。分类时，若 `f_err` 表示 FCS 错误或帧长错误（含前导码错误），则直接采用该结果；否则依次判定帧头错误、溢出或正确。

解析器在帧尾完成错误帧的分类和计数，并把预写入指针回退至本帧开始前；正确帧的描述交给引擎处理。正确帧的帧描述见表 C-4；两网在同一拍结束的正确帧，描述也在同一拍给出。

同一网相邻两帧的 `f_end` 至少相隔 73 拍（最短帧 64 字节加前导码 8 字节和 1 拍间隔）。引擎处理一份描述需要 13 拍，即使两网各有一份描述，也只需 26 拍即可处理完，短于同一网相邻描述的到达间隔。

若数据帧的首个前导字节在清表完成前到达，则忽略整帧，不生成帧描述，也不计入统计。

6.4 完整性检查与冗余管理

`afdx_rx_engine` 是 `rx_state` 的唯一读写控制模块，一次处理一份帧描述或执行一步冗余记录过期清理，两网描述同拍到达时先处理 A 网。

6.4.1 帧描述处理流程

帧描述的处理流程见图 6-4。引擎先查询 `rx_map`，再读取 `rx_cfg` 和 `rx_state`，随后依次执行配置检查、完整性检查、冗余管理和交付入队。任一步未通过，均按对应原因计数，并通知解析器回退预写入指针。




图 6-4 接收引擎对一份帧描述的配置检查、完整性检查、冗余管理与交付判定

引擎有 INIT、IDLE、FRAME、AGE 四个操作态，FRAME 按 `phase` 0–11 逐拍推进，每拍至多一级比较，见图 6-5 和表 6-2。对于未通过检查的帧，引擎提前跳转至写回或报告步骤，因此一份描述的处理时间为 5–13 拍（含 IDLE 取描述的 1 拍）。图中的 `desc` 为 `desc_a_valid` 或 `desc_b_valid`；AGE 的任一步收到新描述时均返回 IDLE。




图 6-5 接收引擎状态机：FRAME 处理帧描述，AGE 在空闲时检查冗余记录

表 6-2 接收引擎 FRAME 各步

phase	动作
（IDLE）	取走帧描述（take），以 VLID 读 rx_map
0–1	等待同步读出，保存映射
2	映射无效 → 11（未知 VL）；否则以 idx 读 rx_cfg 和 rx_state
3–4	等待读出，保存配置和状态
5	VL 或本网未启用、n >max_payload → 11（配置不允许）；同时计算 PSN 的一步后继序号、到达时间差、SN 与 rm_last 的原始距离
6	时间差取绝对值，计算 PSN 的两步后继序号，原始距离折算到 1–255 环上
7	完整性检查，更新本网 PSN；不通过 → 10
8	冗余管理判定 deliver_allowed
9	判重复；rx_dq 满记溢出；否则写入交付队列，更新 rm_last、rm_time
10	状态有变化则写回 rx_state
11	给出 resolve 与 commit，按处理结果产生一个统计脉冲，返回 IDLE

6.4.2 配置与完整性判定

rx_map 映射无效时，引擎将该帧计为“未知 VL”；VL 未启用、本网未启用或 n 大于 max_payload 时，计为“配置不允许”。

完整性检查（ic_en= 1 时）每网独立进行。记本网上一帧的序号为 PSN，满足以下任一条件即可通过检查：清表后本网首次收到该 VL；SN 为 0（对端复位）；SN 为 PSN 在 1–255 环上递增 1 步或 2 步的后继序号，后者允许丢一帧。PSN 为 0 时，后继序号分别为 1 和 2。

启用完整性检查时，通过映射与配置检查的帧均以当前 SN 更新本网 PSN，包括序号检查失败的帧；后续序号连续时可恢复同步。未通过序号检查的帧计为“完整性检查丢弃”。

引擎先对每份副本独立进行完整性检查，通过后再进行冗余管理，符合 ARINC 664 P7 的处理顺序。

6.4.3 冗余窗口与过期清理

冗余管理（rm_en= 1 时）按处理顺序交付首个有效副本；两网描述同拍待处理时先处理 A 网。副本到达间隔在 skew_max 内时，同一消息只交付一次，判据如下：

- 尚无记录，或到达时刻与 rm_time 之差超过 skew_max：交付；当两份副本的处理顺序与到达顺序相反时，对 16 位时间差取绝对值。
- 否则 SN 等于 rm_last：另一网的重复帧，丢弃并计“冗余管理丢弃”。
- 否则 SN 为 0 或 rm_last 为 0：交付。
- 否则在 1–255 环上，SN 领先 rm_last 1–127 步则交付，其余丢弃。

对于判定可交付的帧，若 rx_dq 已满，则计为“溢出”并回退预写入指针；否则提交环形缓冲中的载荷，将帧描述写入 rx_dq，并更新 rm_last 和 rm_time。

两网描述同拍到达时，从描述有效到引擎完成判定，后处理的一份也不超过 27 拍，设计约束取 64 拍。

`now_c` 每变化一次，引擎在空闲时通过 AGE 状态的 4 个步骤检查下一条 VL；有帧描述到来时立即返回 IDLE 处理帧，之后重试该项过期清理检查。判据为：若记录已超过 `0x4000` 个计时单位（约 0.537 s），清除 `rm_time_valid`。

帧描述处理优先于过期清理，清理被打断后会重新检查同一项。4096 项约需 0.134 s 检查一遍，记录在约 0.671 s 内失效，早于 16 位时间差的半圈时间 1.074 s。

6.5 交付

`afdx_rx_deliver` 按入队顺序从 `rx_dq` 取出帧描述，再从对应环形缓冲每拍读出并输出一个字节，同时释放已读空间，结构见图 6-6。




图 6-6 交付模块的队头选择、环形缓冲读取与字节输出流水

图 6-6 中 C1–C6 依次为组内选择寄存、队头寄存、读请求寄存、同步 RAM 读出、两网数据寄存和输出寄存六个采样边界。`HEAD_RELEASE` 负责等待请求撤销。

队头选择分两拍（HEAD_IDLE 组内 8 选 1，HEAD_SELECT 组间 4 选 1），同时给出 `dq_pop`；队头进入 `dq_data` 后，读控制在下一拍发起首次读取，随后每拍将地址加 1，直到 `left` 减为 0 时停止。

读请求、同步 RAM、数据寄存三级流水由 `valid_pipe`、`last_pipe` 对齐，第一个 `d_valid` 在 `dq_count` 变为非零后的第 6 拍有效。`d_last` 有效的当拍，模块重新允许取队头。

一条消息的 n 个字节在连续 n 拍内送出，`d_last` 与末字节同拍；VL 序号、端口和来源网络在整条消息期间不变。交付口不带反压。

线路空闲时，从帧尾到首个 `d_valid` 的典型延迟为 24 拍，设计上界为 200 拍（图 3-3）。若前一消息尚未交付完，当前消息需等待；取队头与读流水共约 6 拍，可在前一消息末字节之后的 16 拍内开始交付。32 项描述队列用于暂存长载荷交付期间到达的短帧描述（第 3.7 节）。

6.6 统计分类

对于清表完成后开始接收的每一帧（一段 rx_valid 连续为 1 的字节流），解析器均在帧尾离开线路后的 32 拍内，在对应网络上输出且仅输出一个类别脉冲。对于分类为正确的帧，接收引擎还输出且仅输出一个处理结果脉冲；该脉冲在引擎完成判定后的 8 拍内有效，且不晚于帧尾后的 150 拍。每网的 ev 位定义见表 6-3。

表 6-3 接收统计脉冲 ev_a、ev_b

位	名称	产生模块	含义
0	正确帧	rx_parse	通过 MAC 和帧头检查
1	FCS 错	rx_parse	CRC 不符
2	帧长错	rx_parse	帧长越界、超长或前导码错
3	帧头错	rx_parse	固定字段、IP/UDP 长度或校验和错
4	未知 VL	rx_engine	rx_map 无效
5	配置不允许	rx_engine	VL 或本网未启用，或超过 max_payload
6	完整性检查丢弃	rx_engine	SN 不连续
7	溢出	两处相或	环形缓冲剩余空间不足，或 rx_dq 已满

位 7 由两处溢出脉冲相或产生：解析器报告环形缓冲剩余空间不足，引擎报告 rx_dq 已满。同一网上，相邻帧尾至少相隔 73 拍，引擎判定至多 27 拍，解析器的第 k 帧类别脉冲与引擎的第 $k-1$ 帧结果脉冲分时到达，可相或合并。

两网合计另有 ev_rm_drop（冗余管理丢弃）和 ev_deliver（交付）。这些脉冲与第 8 章的计数器一一对应，记录每类接收结果。

第 7 章　服务功能

RTC、SNMP 和 615A 均通过 UDP 报文通信，经服务通道 `afdx_svc` 与应用共享收发核心。服务报文按配置的 VL 参与 BAG 调度、完整性检查和冗余管理。

7.1　服务通道

`afdx_svc` 由组合选择逻辑和五个状态寄存器组成：发送侧为 `busy`、`owner`、`turn`，接收侧为 `rx_active`、`rx_claimed`，结构见图 7-1。




图 7-1　服务通道：(a) 应用与服务的整消息发送仲裁；(b) 按 UDP 目的端口进行接收分发

发送仲裁器以整条消息为单位，依次轮询应用、RTC、SNMP 和 615A 四个来源。选中的来源独占消息通路，直至末字节完成握手，随后从下一个来源开始轮询。服务发送口均空闲时，应用与发送核心之间的数据和 ready 信号通过组合逻辑直连。发送仲裁器由三个状态寄存器构成：`busy` 指示当前消息传输忙，`owner` 锁存当前来源，`turn` 指示下一轮轮询起点；末字节握手时，仲裁器清零 `busy`，并将 `turn` 更新为下一个来源。因此，任一来源提出请求后，至多等待其余三个来源各传完一条消息。

接收核心的交付数据同时广播给应用和三个服务。各服务根据 UDP 目的端口产生匹配信号，并将首字节的匹配结果保持到末字节。匹配服务端口的消息由对应服务接收，应用口的 valid 和 last 保持为 0；其余消息原样交付应用。三个服务使用不同的 UDP 端口，均不对交付口施加反压。

端口匹配信号由各服务根据 `d_dport` 组合产生，在首字节当拍直接决定应用口的 `valid`；后续字节使用 `rx_claimed` 中保存的匹配结果。`rx_active` 控制两者的选择，所选结果取反后与 `d_valid` 相与，生成应用口有效信号。

7.2　RTC 时钟同步

`afdx_rtc` 维护一个由 32 位秒和 32 位纳秒组成的实时时钟，每拍前进 8 ns，纳秒值满 10^9 时向秒进位。秒以 2000-01-01 00:00:00 UTC 为起点；发送报文中的 NTP 秒值在此基础上加 3155673600。同步采用 RFC 4330 的 SNTPv4 主从方式，交互见图 7-2。




图 7-2 SNTP 主从对时交互及四个时间戳的采样位置

7.2.1 时间戳采样与收发时序

`afdx_rtc` 包含本地时钟、一个 48 字节接收移位寄存器、发送字节状态机、校时计算状态机和三个 `afdx_ntp_fraction` 换算器（发送时间戳编码、接收或参考时间戳编码、响应时间戳解码），两个状态机见图 7-3。

从端每隔 `PERIOD` 发一个请求，记下发送时刻 t_1；主端在收到请求时记 t_2，响应发送时记 t_3，并把请求的 Transmit 时间戳逐位复制到响应的 Originate 字段；从端收到响应时记 t_4。从端只接受 Originate 与本次请求逐位相等的响应，随后计算

$$\text{offset} = \frac{(t_2 - t_1) + (t_3 - t_4)}{2} \tag{7-1}$$

并将该偏差加到当前时钟。一个周期内未收到有效响应时，下一周期以新的 Transmit 时间戳重发，直至校时成功。

发送时间戳在消息首字节与发送核心握手时采样，接收时间戳在核心交付首字节时采样。时间戳在握手后开始换算，并在对应字段发出前完成。

主端有待响应的请求，或从端倒计时归零时，发送状态机启动。无反压时，每个字节的发送需要 4 拍：TX_GROUPS 先在两组字段中各选一个 32 位字，TX_WORD 从中选字，TX_BYTE 选字节并置位 `tx_valid`，TX_HANDSHAKE 等待 `tx_ready`。发送一个 48 字节报文至少需要 192 拍。Transmit 字段位于第 40–47 字节，距首字节握手至少 160 拍，换算耗时 65 拍。主端的 Receive 字段 t_2 在请求首字节到达时开始换算，响应在整条请求收完后开始发送。

7.2.2 时间换算与偏差校正

`afdx_ntp_fraction` 负责 NTP 的 32 位二进制小数与本地纳秒值之间的换算。纳秒编码为 NTP 小数时，用 32 轮、每轮 2 拍的逐位比较减法计算 $\lfloor \text{ns} \times 2^{32} / 10^9 \rfloor$；反向换算采用逐位相加和右移，并在末轮四舍五入。每拍最多执行一级 32 位加减运算，整数纳秒时间戳经往返换算后仍得到原值。




图 7-3 RTC 状态机：(a) 报文发送；(b) 响应时间戳解码与时钟校正

秒差和纳秒差分别处理，每拍至多执行一级 32 位运算，步骤见图 7-3(b)：先依次解码响应中的 t_2、t_3 小数部分（各 65 拍），再用 9 拍依次计算两段时间差、求和并除以 2，同时将奇数秒对应的半秒折算为纳秒，处理借位与进位。在 ADD_OFFSET 步中，将偏差校正量加到当前时钟值上；从该步到 APPLY 步写回共经过 4 拍，因此在 LATENCY 步补偿 32 ns。一次校时约 140 拍，期间时钟正常推进。

本端正在等待响应且发送状态机空闲时，若响应的版本为 VN=4、模式为 mode=4，且 Originate 与本次请求的 Transmit 逐位相等，则启动校时计算。服务器 stratum 与全零时间戳不参与判定。迟到的旧响应因 Originate 不符而被丢弃。计算期间或 `rx_done` 有效的周期不发起新请求。

7.2.3 报文字段与寄存器

请求与响应均为 48 字节，所有多字节字段高字节先发，见表 7-1。双方 UDP 源、目的端口均为 `UDP_PORT`（默认 123）。

RTC 寄存器位于 `0x80`–`0x88`，见附录表 B-1。设置时间时，先写 `SEC`、`NS` 两个暂存字，再通过 `CTRL` 的装入位使两者同时生效；读 `SEC` 时同时锁存纳秒值，随后读 `NS` 得到同一时刻的值。偏差以 `OFFSET_SEC`$\times 10^9+$`OFFSET_NS` 纳秒表示。

表 7-1 SNTPv4 报文字段

字节	请求（从端）	响应（主端）
0	`0x23`：LI=0、VN=4、mode=3	`0x24`：LI=0、VN=4、mode=4
1	stratum=0	stratum=1
2–3	Poll=4、Precision=−26	同左（约 14.9 ns）
4–11	Root Delay、Root Dispersion 均为 0	同左
12–15	0	Reference ID=`LOCL`
16–23	0	最近一次配置装入的时刻
24–31	Originate=0	请求 Transmit 的逐位复制
32–39	Receive=0	t_2
40–47	Transmit=t_1	t_3

7.3 SNMP 网络管理

`afdx_snmp` 是服务通道上的 SNMP 代理，接收 UDP 目的端口为 161 的消息。响应以请求的源端口为目的端口，经配置的发送 VL 送出。图 7-4 是其处理流程。




图 7-4 SNMP 代理处理流程

7.3.1 协议对象与操作

MIB 包含 35 个只读对象与 1 个读写对象（`USER_ID`），共 36 个。对象分为 sysDescr、sysUpTime 两个系统对象，以及演示用私有子树 `1.3.6.1.4.1.424242.3` 下的 34 个对象，覆盖版本号、`USER_ID`、RTC 秒和同步次数、全部 27 个收发统计计数器、SNMP 请求数、community 错误数和 Trap 发送数。对象值直接取自寄存器。

代理支持以下协议版本和操作：

- 版本：SNMPv1（version=0）和 v2c（version=1）。
- **Get / GetNext**：Get 精确匹配标量 OID；GetNext 按子标识符逐个比较，返回严格大于请求 OID 的第一个对象，可从 `1.3` 遍历全部对象。对象或实例未命中时，v1 响应 noSuchName，v2c Get 统一响应 noSuchObject；v2c GetNext 遍历至末尾时响应 endOfMibView。

- **Set**：`USER_ID` 为读写配置对象，类型为 Gauge32，取值 0–65535。代理先检查 OID、类型和取值范围，再经配置总线写入并读回，以读回值组装响应。只读对象、类型不符和越界分别按 v1/v2c 的错误码响应，配置不变。
- **Trap**：发送 SNMPv2-Trap（PDU `0xA7`）到 UDP 端口 162，含 sysUpTime.0 和 snmpTrapOID.0 两个变量绑定。`TRAP_ENABLE` 已置位且 `ENABLE` 从 0 变为 1 时发 coldStart；community 不符且 `TRAP_ENABLE` 已置位时发 authenticationFailure。

每个请求只处理一个变量绑定。若 community 不符，代理不发送响应，并递增 `BAD_COMMUNITY` 计数器。

7.3.2 请求解析与响应组装

代理的主状态机有 44 个状态，按功能分为 7 组，见图 7-5。请求先完整写入 256×8 的请求 RAM，解析与查找通过公共读取状态序列访问 RAM：原状态分支将返回位置写入 `return_state`，读取序列用 4 拍依次检查越界、发出读请求、等待同步读出并锁存数据，随后转回原状态分支。`Fetch` 状态组由解析、`Lookup`、`Value` 和 `Encode` 共用；每个解析状态只处理一个已就绪的字节，单拍逻辑只有一级比较。Set 未命中时经 Value 组的 `SET_ERROR` 编码错误响应，异常处理完成后返回接收状态。




图 7-5 SNMP 代理的请求解析、对象访问与响应组装状态机

代理按 BER 格式依次解析 SEQUENCE、version、community 和 PDU；PDU 内依次是 request-id、error-status、error-index 和变量绑定表。长度字段支持短形式和 `0x81`、`0x82` 两种定长形式。响应在 256×8 的响应 RAM 中逐字节组装，原样保留 request-id 和 community，再经服务发送口输出。

查找对象时，代理按对象表顺序依次检查 36 个候选，对每个候选按子标识符逐段比较：多字节子标识符按 BER 的 7 位分组累加还原成整数后比较数值，使 GetNext 按 OID 的数值顺序选择对象。

在 LEN1–LEN4 四拍中，代理自内向外计算值、变量绑定、绑定表、PDU 和整条消息的长度，随后在 BUILD 状态按“类型、长度、内容”逐字段写入响应 RAM。其中，community、OID 和回显值在 COPY 状态下从请求 RAM 逐字节复制。响应组装完成后，发送状态机逐字节读出数据，每字节用 4 拍送入服务发送口。

代理一次处理一个请求，只在 IDLE 状态接收新请求。处理期间到达的请求仍按端口匹配结果分流到代理，并计入请求数，但不产生响应，由管理端超时重发。超过 256 字节的请求整条丢弃。

7.3.3 配置访问与寄存器

代理通过与主机共享的配置读通路访问寄存器。主机访问不同地址时，优先处理主机请求；主机与代理读取同一地址时，将两者在同一拍合并。只有主机无读写请求且 `cfg_ready` 为 1 时，代理才获得写访问权。

SNMP 寄存器位于 `0x90–0xA3`，包括启用、响应 VL、community 长度和内容、请求计数、Trap 开关与计数及 sysDescr，见附录表 B-1。

7.4 615A 数据加卸载

`afdx_615a` 实现 ARINC 615A 的目标端：加载端经 TFTP 送来上传清单，目标主动读取头文件和数据文件，校验后将数据保存在 8 KiB 加载区，并通过状态文件报告进度与结果；目标也支持介质定义卸载，将加载区内容作为文件 `MEMORY.BIN` 读出。协议文件版本默认 `A4`，兼容 `A3`；目标标识为 `DEMC3_1`。

目标端支持单文件上传和介质定义卸载，信息操作与操作员定义卸载在初始化阶段拒绝；FIND、WAIT、ABORT、整文件重试和多文件加载不在实现范围内。TFTP 采用固定 512 字节块长，忽略请求中的 RFC 2347 选项。ERROR 报文按目的 TID 关联会话，来源端口不参与校验。请求按操作码解析，文件名与模式字段以零字节定界；读取过程不以实际接收长度为终止条件。

7.4.1 报文分派与异常处理

`afdx_615a` 的主状态机约 70 个状态，按图 7-6 分组。收到的报文先整条存入 1 KiB 的接收缓冲，由分派状态 DISPATCH 按操作码、端口（TID）和块号分派给六类处理过程。图中的 Transfer/status 包含 List、Header、Data、Download 和 Status 处理；End 完成后返回等待状态。

各处理过程共用字节读取、整数拼接与报文输出状态序列。读取字节时，用 `return_state` 保存返回位置；读取整数时，另用 `num_return` 保存字段处理的返回位置。输出报文时，先在发送 RAM 中逐字节组包，发送后根据返回状态寄存器 `after_tx` 转移，通常返回等待报文的 `WAIT_PACKET` 状态。这些公共序列使各处理分支共用相同的同步读与发送时序。

数据或文件检查失败时，状态机锁存错误码 `reason` 并转入 `FAILURE` 状态，依次发送 TFTP ERROR 和失败状态文件；状态文件传输失败（含重试耗尽）时，结束本次操作。请求名称或模式错误时只返回 ERROR；LCI/LNO 在初始化阶段拒绝。

接收缓冲一次保存一个报文。当前报文未取走时，新到报文仍按端口匹配结果分流到服务，但不写入缓冲；对端未收到响应时，按超时机制重发。

7.4.2 TFTP 传输与重传

TFTP 使用 RRQ、WRQ、DATA、ACK、ERROR 五种报文，采用 octet 模式，块长为 512 字节，块号从 1 开始；WRQ 以 ACK0 建立传输。请求目的端口为 `REQUEST_PORT`




图 7-6 615A 目标端的请求分派、文件传输与状态报告状态机

（默认 59），建立传输后双方使用各自的传输标识符（TID），目标 TID 从 `0x8100` 递增。主文件与状态文件分别保存 TID 和块号。

发送报文保存在 RAM 中，直至收到响应；超时（默认 2 s）后，原样重发上一报文。重传上限默认为 1 次；重传次数耗尽后，判定传输失败，错误原因码为 5。收到重复 DATA 时，只重发 ACK，不重复写入 RAM。

7.4.3 上传与文件校验

上传流程见图 7-7(a)：

1. 加载端读取 `DEMC3_1.LUI`，目标返回接受状态 0001。
2. 目标写 `DEMC3_1.LUS` 报告初始状态。
3. 加载端写 `DEMC3_1.LUR` 上传清单，含头文件名和件号；版本不支持时拒绝请求，错误原因码为 1。
4. 目标发 LUS 0002 后读取清单中的 LUH 头文件；头文件校验通过后读取其列出的数据文件。
5. 数据块按序写入加载区并累计 CRC。首个满块写入后暂缓 ACK，先经独立传输发送一次进度 LUS，再确认数据块。
6. 末块（短块或空块）到达后，长度和 CRC 均正确才确认，并发送 LUS 0003、进度 100；否则发送 TFTP ERROR 和 LUS 1003。

两种传输的末块均少于 512 字节；文件长度为 512 字节的整倍数时，补发零长度 DATA 块。上传在 LUH 校验完成后先报告进度，再请求数据文件。

LUH 支持 ARINC 665-1 的 8002 版本：读取头文件字数、数据文件列表指针、数据文件数、文件名、数据文件字数和 CRC-16，检查头文件实际长度、版本、列表数量、头文件 CRC 及数据文件的长度和 CRC。件号和硬件 ID 不参与匹配；支持文件、用户数据、扩展点、Load CRC-32、解压和解密不参与当前加载处理。

CRC-16 的多项式为 `0x1021`，最高位优先、初值 `0xFFFF`、结果不取反，以 8 位并行的组合函数每拍处理一字节。




图 7-7 615A 单文件上传与介质定义卸载交互

每生成一份新 LUS，计数加 1，重传时不增加计数。进度按已写入字节数占预期总字节数的整数百分比计算，成功前上限为 99。计算时先由移位相加完成乘 100，再以预期总字节数为减数逐拍迭代求商，最后通过减 10 迭代分离十位与个位，转换为十进制 ASCII 字符。

7.4.4 介质定义卸载

卸载流程见图 7-7(b)。加载端读取 `DEMC3_1.LND`，目标响应后发送初始 LNS。随后，加载端写入 LNR 列表，目标只接受其中的 `MEMORY.BIN`。目标发送 LNS 0002 后，主动写出该文件，按 512 字节块采用停等方式发送最近一次成功上传的内容；首个满块获确认后报告进度，末块获确认后发送 LNS 0003。卸载只读加载区，不改变已加载字节数。

上传和卸载互斥，操作在最终状态文件获 ACK 后才记为成功；新上传开始时撤销旧的有效长度。加载区采用 8 KiB 片上 RAM，供主机经配置总线按字节读回或用于介质定义卸载。

7.4.5 存储与寄存器

五块 RAM 分别存放接收报文（1 KiB）、发送与重传报文（1 KiB）、LUR（512 B）、LUH（2 KiB）和加载数据（8 KiB），均以 `afdx_ram_sdp` 例化。

寄存器 `0xB0`–`0xBB` 见表 B-1。`STATUS` 报告空闲、进行中、成功、失败及原因码：0 无错误；1 元数据不支持或无效（版本、文件名、数量）；2 容量或长度超限；3 CRC 错；4 对端 TFTP ERROR 或模式错误；5 重传耗尽。主机通过 `MEMORY_ADDRESS` 选择加载区字节，再从 `MEMORY_DATA` 读回。

第 8 章　配置、复位与统计

`afdx_cfg` 负责配置总线的地址译码、配置寄存器和 27 个统计计数器的维护、读数据选择，并在配置表写入（简称“写表”）时与收发核心握手。模块输出全部来自寄存器，结构见图 8-1。




图 8-1　配置模块。主机与 SNMP 代理共享一条总线；写表请求保存在保持寄存器中，等待核心许可；收到 t 拍的读请求后，在 $t+1$ 拍锁存本地与服务寄存器的读值，$t+2$ 拍选出数据

8.1　地址映射

配置地址为 18 位字地址，映射见表 8-1。各条 VL 通过自己的 `en` 位控制启用。对表外地址的写请求予以忽略，读请求返回 0。

表 8-1　配置地址映射

地址	读写	内容
`0x00000`	只读	VERSION，`0xC3110000`
`0x00001`	只读	STATUS，位 0 为 `tx_ready`
`0x00002`	读写	USER_ID[15:0]，填入源 MAC 第 9–10 字节
`0x00040`–`0x00046`	只读	发送计数器：accept、drop_dis、drop_full、drop_long、drop_nopage、tx_a、tx_b
`0x00048`–`0x0004F`	只读	A 网接收计数器，对应 `ev_a` 位 0–7
`0x00050`–`0x00057`	只读	B 网接收计数器，对应 `ev_b` 位 0–7
`0x00058`、`0x00059`	只读	rm_drop、deliver
`0x0005A`、`0x0005B`	只读	a_gdrop、b_gdrop（保留，恒为 0）
`0x00080`–`0x000BB`	—	RTC、SNMP、615A 寄存器（附录表 B-1）
`0x01000` + VL×8 + 字号	只写	`tx_cfg`
`0x10000` + VLID	只写	`rx_map`，数据取位 12:0
`0x20000` + idx	只写	`rx_cfg`，idx < 4096

三张表按地址高位译码：地址位 17:10 为 `0000_0100` 时选中 `tx_cfg`，位 17:16 为 `01` 时选中 `rx_map`，位 17:12 为 `10_0000` 时选中 `rx_cfg`。

8.2　配置表格式

三张配置表的字段见表 8-2。复位后三张表全部清零，即全部 VL 未启用、全部 VLID 未映射。

表 8-2　配置表字段

表与字	位	字段	含义
tx_cfg 字 0	0	en	VL 启用
	1、2	net_a、net_b	从 A、B 网发送
	8:3	qmax	队列最多排队的消息数，0–63
	19:9	max_payload	最大消息长度，1–1471 字节
tx_cfg 字 1	31:0	bag	BAG，单位为拍，1 ms = 125000，不超过 2^{30}
tx_cfg 字 2	15:0	VLID	目的 MAC 低 16 位
tx_cfg 字 3、4	31:0	源 IP、目的 IP	IPv4 地址
tx_cfg 字 5	31:16、15:0	源端口、目的端口	消息不带端口时使用的默认 UDP 端口
tx_cfg 字 6、7	—	保留	写 0
rx_map[VLID]	12	valid	该 VLID 已映射
	11:0	idx	接收 VL 序号，0–4095
rx_cfg[idx]	0	en	VL 启用
	1、2	net_a、net_b	接收 A、B 网的帧
	3、4	ic_en、rm_en	启用完整性检查、冗余管理
	16:5	skew_max	两网最大到达时间差，单位 32.768 μs
	27:17	max_payload	最大载荷，1–1471 字节

8.3　配置读写与仲裁

读数据的多路选择分两拍完成，读延迟固定为 2 拍。第 1 拍按地址低 3 位，从四组数据源（单个寄存器、发送计数器、A 网计数器、B 网计数器）中各选出一个值并寄存，同时按地址位 17:3 保存组号。三个服务也在该拍寄存各自的读值。第 2 拍按组号从这些寄存值中选一个送到 cfg_rdata，同时给出 cfg_rvalid。每拍至多经过一级 8 选 1 逻辑。

cfg_ready 为 1 时，总线在当拍接受 cfg_wr 写请求：普通寄存器和服务寄存器直接写入；写表请求则先装入保持寄存器，同时拉低 cfg_ready，等待对应核心给出 cfg_ok（第 4.7 节）。tx_ready 为 0 时，写表保持寄存器维持清空状态，cfg_ready 为 0，不接受清表期间的写请求。

SNMP 代理读写管理对象使用同一条总线。顶层的仲裁规则是：主机在本拍写入，或主机与代理读取不同地址时，优先处理主机请求；主机读与代理读同一地址时合并为一次读，两者各自在 2 拍后取得数据；代理写只在主机无读写且 cfg_ready 为 1 时授予总线访问权。主机与代理的读数据分别由各自的 2 拍有效标记对齐。

8.4 配置写与查表的冲突仲裁

配置表的读口归收发引擎，写口归配置总线。配置写通过 cfg_ok 与引擎读请求互斥，避免同步 RAM 同拍同址读写冲突。各引擎的许可条件为：

$$\text{发送侧：}\ \text{cfg_ok} = \text{enable} \wedge (\text{op} = \text{IDLE}) \wedge \neg\text{want_enq} \wedge \neg\text{want_grant} \tag{8-1}$$

$$\text{接收侧：}\ \text{cfg_ok} = \text{enable} \wedge (\text{op} \in \{\text{IDLE}, \text{AGE}\}) \wedge \neg\text{desc_a_valid} \wedge \neg\text{desc_b_valid} \tag{8-2}$$

cfg_ok 为 1 时，引擎本拍不置位对应配置表的读使能寄存器；若有待处理的配置写请求，核心在本拍将其锁存到写口寄存器，并于下一拍写入 RAM。

cfg_ok 由引擎自身的寄存器和同级模块的寄存输出（入队请求、帧描述有效、grant_ready）组合生成。

afdx_cfg 接收一次写表请求后保持 tx_cfg_we 或 rx_map_we/rx_cfg_we 及地址、数据，直到对应核心的 cfg_ok 为 1；核心模块在该拍把写请求存入自己的写口寄存器，下一拍写入 RAM，afdx_cfg 同时撤销写请求并恢复 cfg_ready。时序为：

$$\text{cfg_ready}(t{+}1) = 0, \quad u = \min\{\, \tau \geq t{+}1 : \text{cfg_ok}(\tau) = 1 \,\}, \quad \text{cfg_ready}(u{+}1) = 1, \tag{8-3}$$

其中 t 为总线接受写请求的时刻，$u - t$ 为写表等待时间，上界为 64 拍（第 3.7 节）。

8.5 复位与初始化

复位与清表过程见第 3.4 节。配置模块复位后，各寄存器恢复默认值，27 个计数器清零。tx_ready 为 0 期间，写表保持寄存器维持清空状态，cfg_ready 保持为 0；此时不接受配置写请求，读访问照常进行。

8.6 统计计数器

27 个计数器均为 32 位，计满后回到 0，仅在复位时执行清零。在 t 拍发出读请求，$t+2$ 拍返回对应统计脉冲在 $t-1$ 拍及以前出现的次数。计数器分为：

- 发送（**7** 个）：接纳的消息数；因 VL 未启用、队列满、超长、无空闲页而丢弃的消息数；A、B 网发出帧数。
- 接收，每网 **8** 个：正确帧、FCS 错、帧长错、帧头错、未知 VL、配置不允许、完整性检查丢弃、溢出。
- 接收，两网合计 **2** 个：冗余管理丢弃、交付。
- 保留 **2** 个：a_gdrop、b_gdrop，地址保留，恒为 0。

该采样时序由读通路的流水结构决定：第 1 拍锁存的是当拍更新前的计数值。

8.7 异常处理汇总

表 8-3 汇总全设计对各类异常的检测位置、处理方式和统计。发送侧拒收消息后，先回收已分配的页，再继续接收并丢弃剩余字节。

表 8-3　异常处理汇总

异常	检测位置	处理	统计
发送			
VL 或两网均未启用	`tx_engine`	拒绝入队，回收已用缓存页	drop_dis
队列已满	`tx_engine`	同上	drop_full
超过 `max_payload` 或 1471 字节	`tx_engine`、`tx_buf`	同上；继续接收并丢弃剩余字节	drop_long
无空闲页	`tx_buf`	同上	drop_nopage
MAC 欠载	`mac_tx`	发送未取反的 FCS，使对端判为错误帧，继续接收并丢弃本帧剩余字节	不计 tx_a/tx_b
接收（每网独立）			
前导码错、帧长越界	`mac_rx`	整帧丢弃	帧长错
FCS 错	`mac_rx`	整帧丢弃	FCS 错
固定字段、长度、分片或校验和错	`rx_parse`	回退预写入指针	帧头错
环形缓冲剩余空间不足	`rx_parse`	不写入本帧	溢出
VLID 未映射	`rx_engine`	回退预写入指针	未知 VL
VL 或本网未启用、超过 `max_payload`	`rx_engine`	回退预写入指针	配置不允许
SN 不连续	`rx_engine`	回退预写入指针，PSN 仍更新为本次 SN	完整性检查丢弃
另一网已交付的副本	`rx_engine`	回退预写入指针	rm_drop
交付队列已满	`rx_engine`	回退预写入指针	溢出
清表完成前开始的帧	`rx_parse`	整帧忽略	不计
服务与配置			
SNMP community 不符	`afdx_snmp`	不响应；Trap 启用时发 authenticationFailure	`BAD_COMMUNITY`
SNMP 请求超过 256 字节或代理忙	`afdx_snmp`	端口匹配后丢弃，由管理端超时重发	忙时计入 `REQUESTS`
615A 数据/文件检查错、状态传输失败、请求错误	`afdx_615a`	数据/文件错：ERROR 及失败状态文件；状态传输失败（含重试耗尽）：直接结束；名称/模式错：仅 ERROR；LCI/LNO：初始化拒绝	`STATUS` 原因码 1–5（第 7.4 节）
SNTP 响应版本、模式或 Originate 不符	`afdx_rtc`	丢弃，下一周期重发请求	—
清表期间写配置	`afdx_cfg`	`cfg_ready`$=0$，不接受	—
未映射的地址	`afdx_cfg`	忽略写请求，读出 0	—

8.8 主机编程流程

8.8.1 初始化与启用

主机经配置总线按下列顺序使端系统进入工作状态。每次写表都要等 cfg_ready 为 1（第 4 章）。

1. 初始化：释放复位后轮询 STATUS，等待位 0（tx_ready）变为 1，约 524 µs。
2. 端系统标识：写 USER_ID。
3. 发送 **VL**：对每条发送 VL 先写字 1–5（BAG、VLID、IP、默认端口），最后写字 0，同时设置 en、网络选择、qmax 和 max_payload。
4. 接收 **VL**：对每条接收 VL 先写 rx_cfg[idx]，再写 rx_map[VLID]$=\{1, \text{idx}\}$，使映射生效时配置已经就绪。
5. 服务：为每项服务配置一条发送 VL（目的 IP、端口与服务端口一致），写服务的 TX_VL、端口和 community 等寄存器，最后写 ENABLE。
6. 开始收发：应用开始提交消息。VL 较多时按第 3.7.3 节错开各 VL 首条消息的提交时刻。

8.8.2 运行中更新与服务配置

tx_cfg 的 en 仅在入队时检查；已排队的消息继续参与授权，授权阶段逐拍读取字 0–5。修改一条发送 VL 时，主机应先停止向它提交消息，再把字 0 的 en 写 0，并保持该字其余字段不变；待该 VL 已提交的消息全部发出后，修改其余字，最后重新启用。

通过 cfg_ok 保证配置写与表读互斥，多字配置按字依次生效。接收侧的 rx_cfg 和 rx_map 各自通过单拍整字写入更新；两表的写入分别生效，历史状态在配置更新后保留。

应用与服务的配置还须满足以下条件：

- 应用须等待表示收发核心均已就绪的 tx_ready 有效后，再提交消息。app_tx_ready 由应用仲裁选中条件与发送核心的 m_ready 相与生成。
- 各服务的 UDP 端口须互不冲突；RTC 模式和时间，以及 SNMP 的 ENABLE、community、TX_VL，仅在对应服务没有在途消息时修改。
- 615A 忙时，忽略对启用、发送 VL、请求端口、超时、重传上限和文件版本的控制写请求；写 0xB4 后至少等待 4 拍，且只在非忙状态下读 0xB5。

8.9 配置约束

主机须检查各项配置的组合是否满足带宽、抖动、缓存和交付要求。具体约束及超限处理如下。

- 带宽：A、B 两网由同一个 MAC 状态机同拍驱动，只发 A 网或只发 B 网的帧同样占用一个发送时隙，所以约束针对全部发送 VL，不分网络：$\sum_v C(L_v)/\text{BAG}_v \le 1$，其中 L_v 为 max_payload，C 为第 3.7 节的占线拍数，服务 VL 计入求和。超出该约束时，各帧只能串行发出，实际发送间隔将大于 BAG。

- 抖动：BAG 取 2^k ms；错开各 VL 首条消息的提交时刻，使任一 VL 之前排队发送的帧的占线与等待之和按式 (3-3) 不超过 5828 拍（50 µs）。
- 缓存：缓存页在组帧器读完后才回收，而 `q_count` 在授权时已减 1；正在接收的消息也会在入队判定前分配缓存页。因此，除各队列中的消息外，还须计入组帧器持有的两帧（下一帧与正在发送的帧），以及 `tx_buf` 正在接收的一条消息，每帧或每条消息至多占 3 页。满足 $\sum_v \mathrm{qmax}_v \times \lceil L_v/512 \rceil + 9 \le 256$ 时，256 页即可容纳上述消息同时驻留时的最大需求；超出时，因无空闲页而丢弃的消息计入 drop_nopage。256 页按每条最长消息占 3 页计算，最多驻留 85 条最长消息。
- 交付：交付口每拍一字节。若某条 VL 关闭冗余管理，且同时接收两网数据，则每条消息交付两次。所有接收 VL 的载荷交付总速率须低于 1 字节每拍；两网独立满速且都要交付时，所需交付速率超过该上限，超出部分按溢出计数。
- 顺序与冗余窗口：跨 VL 的发送顺序由各 VL 的 BAG 与候选选择共同决定；提前选中的候选可能使后到的小帧等待。接收副本的到达间隔超过 `skew_max` 时，冗余记录按过期处理，该副本可能再次交付。
- 取值范围：`bag` $\le 2^{30}$ 拍；`qmax` ≤ 63；`max_payload` 为 1–1471；`skew_max` 小于过期清理门限 `0x4000` 个计时单位（12 位字段自然满足）。

第 9 章　时序与存储设计

9.1　时序设计规则

为使 4096 条 VL 的查表通路和逐字节数据通路满足 8 ns 的时钟周期要求，全部 RTL 按表 9-1 的十条规则组织寄存器、RAM 访问和组合运算。

表 9-1　时序设计规则

编号	规则
1	全设计使用单一时钟。
2	各 VL 的独立数据集中存放于 RAM，通过地址访问；各 VL 共用状态处理与比较逻辑。
3	所有 RAM 仅通过 `afdx_ram_sdp` 例化，地址、写数据和使能均直接来自寄存器。小寄存器组须注明用途（载荷 FIFO 8 项、还页 FIFO 4 项、接收描述 32 项）。
4	RAM 读出数据先寄存，再做加、减或比较；两者之间最多允许一级选择逻辑，选择规模不超过 4 选 1。
5	以寄存器为边界，将算术运算分配到不同拍；RTC 换算与校正每拍至多一级 32 位加减，常数乘除采用移位加减，页地址以位拼接生成。
6	多于 8 选 1 的多路选择分两拍完成。
7	数据逐拍连续推进；RAM 与算术采用寄存流水，帧头期间执行预读。
8	同一 RAM 的同拍同址读写必须互斥。
9	模块输出以寄存器为主；组合输出仅限 ready 握手、`cfg_ok`，以及 `afdx_svc` 的数据选择与接收分发直通，后者只做选择和门控。
10	时钟统一约束为 125 MHz、周期 8 ns，内部设计目标为综合阶段（布线前）估算的 setup 裕量不小于 2.0 ns；所有内部路径均按该单周期约束检查。

规则 2 和 4 支撑了“表加单主状态机”的结构：各 VL 的独立状态全部保存在 RAM 中，由对应引擎按固定流水读写，因此每拍的逻辑深度不随 VL 数量增加。按规则 5，各项算术运算结合协议处理步骤分拍完成：RTC 换算每轮用两拍完成加减与移位，固定校时写回路径补偿 32 ns；615A 在缩放状态内将三个移位项相加完成乘 100，再逐拍减去总字节数并累计商值，卸载地址的加减则在报文字段准备状态完成。

9.2　存储预算

表 9-2 汇总 19 个 `afdx_ram_sdp` 实例，按 RTL 数组声明的深度和位宽计算逻辑存储位数。

表 9-2　存储预算（逻辑位数）

表	深度 × 位宽	位数	说明
`tx_payload`	131072×8	1048576	256 页 × 512 字节
`tx_cfg`	1024×32	32768	128 条 VL × 8 字
`tx_desc`	256×44	11264	每页一项
`tx_state`	128×63	8064	每条 VL 一项

接下页

表 9-2 （续）

表	深度 × 位宽	位数	说明
tx_mnext/pnext/free	3×256×8	6144	链表与空闲页 FIFO
rx_map	65536×13	851968	任意 VLID 直接映射
rx_state	4096×44	180224	每条 VL 一项
rx_cfg	4096×32	131072	每条 VL 一字
rx_ring_a/b	2×4096×8	65536	每网 4 KiB
SNMP 请求、响应	2×256×8	4096	
615A 五块	—	102400	收发报文各 1 KiB，LUR 512 B，LUH 2 KiB，加载区 8 KiB
合计	—	2442112	发送 1106816，接收 1228800，服务 106496

各存储模块均通过 afdx_ram_sdp 使用统一的单写口、单读口同步读接口，并按深度、位宽及访问需求组织存储：

- 深表沿地址方向扩展：tx_payload、rx_map 按存储块支持的深度划分地址区间，用高位地址选块、低位地址定位块内字；读出选择遵循统一的同步读接口时序。
- 宽表沿数据位方向拼接：tx_state、rx_state 按存储块支持的位宽与深度组合划分位片，状态按整字读写；较深的宽表同时沿地址方向扩展。
- 浅表按访问关系合并：tx_cfg 合为 1024×32 并顺序读取，减少存储块内部的闲置空间；载荷、链表与状态表按端口归属和并行访问需求分别保存。

EQ6HL130 的物理存储块映射用量见测试报告。

9.3 流水划分

收发通路将查表、判定和数据传送安排在不同阶段。查表地址由寄存器驱动，RAM 读出数据先寄存，下一拍再做算术运算或比较；组帧和接收解析则随字节流逐拍推进。各模块的寄存边界见表 9-3。

表 9-3 主要通路的流水划分

通路	组合处理	寄存边界与推进方式
发送调度	到期比较、链表指针更新、候选选择	配置和状态读出先寄存；入队、授权和扫描按操作阶段推进（第 5.4 节）
组帧与 MAC	帧头选择、校验和、CRC 更新	帧头期间预读载荷；每拍输出一个字节，双网共用发送状态机（第 5.5、5.6 节）
接收映射与判定	VLID 查表、配置检查、序号与冗余窗口比较	映射表读出寄存后进入判定，各阶段逐拍完成，结果用于提交或回退（第 6.1 节、表 6-2）
服务协议处理	字节解析、字段比较、时间戳换算	同步读出字节后再解析；时间换算和偏差计算拆成逐拍加减（第 7 章）

通过 cfg_ok 将配置写与引擎读访问安排在不同拍，避免同拍读写同一表项；具体许可和写入时刻见第 8.4 节。综合资源、建立与保持时间检查结果集中列于测试报告。

第 10 章　可验证性设计

验证平台、用例、核对项、测量方法和结果见测试报告。

10.1　验证策略

验证分三层：功能验证、性能验证、综合后仿真，分别对应测试报告第 4、5、6 章。功能验证覆盖收发通路、完整性检查、冗余管理与三个服务；性能验证测量吞吐、时延和抖动，并按 $R \geq 100$ Mbps、$T_{\mathrm{e2e}} \leq 2000$ µs、$J \leq 50$ µs 的门限判定；综合后仿真用于检查网表行为与 RTL 是否一致。

验证时，将顶层事件端口的脉冲记录与配置口读回的统计计数逐拍比对，同时检查帧编码与消息交付是否一致。各类事件的输出期限和计数器的采样时序见本章“可观察性”节，独立参考检查器的组织方式见测试报告第 3 章。

第 3.7 节根据帧长和处理周期推导出载荷容量 956.44 Mbps 与无争用端到端时延 26.360 µs，并以 50 µs 作为发送抖动的检查门限。测试报告第 5 章给出 10/77/81 VL 等工况的测量方法与结果，具体工况下的测量值按相应流量和起止点解释。

10.2　可观察性

- 事件端口：`ev_tx`、`ev_a`、`ev_b`、`ev_rm_drop`、`ev_deliver` 针对每条发送消息，输出 accept 或四种丢弃事件中的一种；针对清表完成后开始接收的每一帧，在对应网络上输出一个类别脉冲，若分类为正确帧，再输出一个结果脉冲（第 6.6 节）。各类脉冲的产生时间均有确定上界：发送消息的脉冲在末字节后 96 拍内，接收类别脉冲在帧尾后 32 拍内，结果脉冲在帧尾后 150 拍内。
- 计数器：27 个统计计数器经配置口读回：t 拍发出读请求，$t+2$ 拍返回 $t-1$ 拍及以前的脉冲数（第 8 章），可与事件记录逐拍对齐。
- **GMII** 字节：GMII 输出直接来自 MAC 的输出寄存器，帧的每个字节和起始拍都在端口上可见；两网同拍起始，便于对照两网的输出。
- 服务状态：RTC 的偏差和校时次数、SNMP 的请求和 community 错误计数、615A 的状态、原因码和加载区内容都可经配置口读回（附录 B）。
- **RAM** 碰撞监视：`afdx_ram_sdp` 通过 `` `ifndef SYNTHESIS `` 在仿真中启用同拍同址读写监视，出现碰撞即报错。监视条件对应第 8.4 节的 RAM 访问约束。

10.3　可控性

链路上的各类异常都可以从端口构造：在 GMII 输入上改动字节、丢弃或重放整帧，即可产生 FCS 错、帧头错、序号乱序、双网时间差等情况；通过配置口按写握手修改 VL 配置，并结合正常应用输入，可构造配置不允许、未知 VL 和队列满等条件。

第 11 章　设计总结

11.1　统一的设计方法

本设计采用纯 RTL 实现 AFDX 收发、完整性检查、冗余管理，以及 RTC、SNMP、615A 服务。各层协议均通过状态保存、数据访问和顺序控制完成处理。设计中采用以下四项共同约定，将这些处理过程统一到同一套硬件结构中。

1. 统一内部时钟。核心运行于 125 MHz，字节传输、BAG 计时和时间戳采样共用同一周期基准，模块间的请求、响应和状态更新均按时钟拍数描述。与外部 PHY 之间的时钟适配在核心边界完成。
2. 统一 **RAM** 访问接口。19 个 `afdx_ram_sdp` 实例分别保存载荷、配置、各 VL 的独立状态和协议文件，均采用一写一读、同步读出的访问方式。各 VL 的独立状态按地址存放在表中，字节处理和判定逻辑由各 VL 共用。
3. 明确状态与存储端口的管理职责。各 VL 的状态由对应引擎集中管理，依次读出、判定并写回；配置写入须取得访问许可，与引擎访问错开。SNMP 和 615A 将反复使用的字节读取、字段拼接与报文输出步骤合并为公共状态序列，并通过返回状态寄存器转回相应处理分支。
4. 根据数据依赖分拍运算。查表结果先寄存，再参与比较和计算；发送帧头时预读载荷，发送当前帧时准备下一帧。RTC 通过迭代移位加减完成时间换算，并为固定写回路径补偿 32 ns，使写回时钟值与持续推进的本地时间一致。

11.2　时序与配置的统一预算

各阶段的操作步骤确定后，即可按拍数计算处理时间。发送侧提前选择候选 VL 并准备帧头，为到期发送留出时间；接收侧在接收过程中将载荷预写入环形缓冲，待检查通过后再提交，使载荷缓存与帧检查并行进行。交付接口以固定节拍输出字节，外部应用按该速率接收。第 3.7 节据此分析吞吐、时延、抖动和缓存需求。

用户消息和服务报文共用收发核心，因此流量配置也需统一考虑。入队前，服务通道按整条消息轮询，限制各来源连续占用接口的时间；入队后，用户消息和服务报文均按所属 VL 的 BAG 参与调度。由于各 VL 共用 MAC 和待发槽位，时延与抖动预算还须计入线路占用和提前授权产生的等待。主机按第 8.9 节配置带宽、相位、队列和缓存，各模块则按既定接口和时序完成处理。

附录 A　源文件与默认参数

A.1　源文件

RTL 共 21 个 Verilog 文件，均在仓库 `rtl/` 目录。

表 A-1　RTL 源文件

文件	作用
`AFDX_top.v`	顶层：双网收发核心、服务通道、三项服务、配置与时间基准
`afdx_timebase.v`	周期计数 `now` 与粗粒度计时 `now_c`
`afdx_cfg.v`	地址译码、寄存器、27 个计数器、配置表写握手
`afdx_svc.v`	应用与服务的消息轮询发送、按端口分发接收
`afdx_tx_core.v`	发送核心集成模块，例化发送侧各模块和 7 张表
`afdx_tx_buf.v`	消息分页写入、入队请求、失败后回收缓存页
`afdx_tx_free.v`	空闲页 FIFO
`afdx_tx_engine.v`	BAG 调度：扫描、入队、授权、起始确认
`afdx_tx_builder.v`	组帧、IP 头校验和、载荷预读、缓存页回收
`afdx_mac_tx.v`	双网发送 MAC：前导码、FCS、帧间隔、欠载检测与异常帧终止
`afdx_crc32_d8.v`	逐字节 CRC32 组合逻辑
`afdx_rx_core.v`	接收核心集成模块，例化接收侧各模块和 5 张表
`afdx_mac_rx.v`	接收 MAC：SFD 检测、CRC 校验、剥离 FCS
`afdx_rx_parse.v`	帧头检查、载荷预写入环形缓冲、帧尾分类
`afdx_rx_engine.v`	VL 查表、完整性检查、冗余管理、过期清理
`afdx_rx_deliver.v`	从环形缓冲逐字节交付
`afdx_ram_sdp.v`	简单双口同步 RAM，全设计唯一的 RAM 例化方式
`afdx_rtc.v`	实时时钟与 SNTP 主从对时
`afdx_ntp_fraction.v`	纳秒与 NTP 小数的逐位换算
`afdx_snmp.v`	SNMP 代理：BER 编解码、MIB、Set、Trap
`afdx_615a.v`	615A 目标端：TFTP、LUH/数据文件检查、上传与卸载

A.2 默认参数

表 A-2 顶层参数与默认容量

参数	默认值	含义
TX_PAGE_AW	8	发送缓存 256 页
TX_OFF_AW	9	每页 512 字节，共 128 KiB
LOOKAHEAD	512	提前选择窗口，512 拍（4.096 µs）
RX_RING_AW	12	每网接收环形缓冲 4 KiB
RX_DQ_AW	5	交付描述队列 32 项
发送 / 接收 VL	128 / 4096	接收映射表 65536 项
帧间隔	12 拍	96 ns
初始化	65538 拍	解除复位到 tx_ready，524.304 µs
SNMP 请求缓存	256 B	单变量绑定
615A 加载区	8 KiB	头文件区 2 KiB，LUR 区 512 B
615A 超时 / 重传	2 s / 1 次	可经寄存器修改
RTC 同步周期	125000 拍	1 ms，可经寄存器修改

附录 B　服务寄存器

基本寄存器、计数器和配置表地址见表 8-1，服务寄存器见表 B-1。RW 为可读写，RO 为只读。

表 B-1　服务寄存器

地址	名称	读写	含义
RTC			
0x80	CTRL	RW	位 0 启用，位 1 主端；写位 2 装入暂存时间
0x81	PERIOD	RW	从端请求间隔（拍），复位 125000
0x82	TX_VL	RW	发送 VL，低 7 位
0x83	UDP_PORT	RW	UDP 端口，复位 123
0x84	SEC	RW	写秒暂存值；读当前秒并锁存纳秒
0x85	NS	RW	写纳秒暂存值；读锁存的纳秒值
0x86	OFFSET_SEC	RO	最近偏差的有符号秒部分
0x87	OFFSET_NS	RO	最近偏差的纳秒余数
0x88	SYNC_COUNT	RO	从端校时次数
SNMP			
0x90	ENABLE	RW	位 0 启用代理
0x91	TX_VL	RW	响应与 Trap 的发送 VL
0x92	COMMUNITY_LENGTH	RW	1–16，复位 6
0x93–0x96	COMMUNITY_0–3	RW	community 内容，复位为 public
0x97	SAMPLE_CYCLE	RO	上次 MIB 读取时的 now
0x98	UPTIME	RO	sysUpTime，单位 10 ms
0x99	REQUESTS	RO	端口匹配的请求数
0x9A	BAD_COMMUNITY	RO	community 不符次数
0x9B	TRAP_ENABLE	RW	位 0 启用 Trap
0x9C	TRAPS_SENT	RO	已发送 Trap 数
0xA0–0xA3	DESCRIPTION_0–3	RO	sysDescr 字符串
615A			
0xB0	ENABLE	RW	位 0 启用
0xB1	TX_VL	RW	发送 VL
0xB2	STATUS	RO	位 1:0 空闲/进行中/成功/失败；位 15:8 原因码
0xB3	LOADED_BYTES	RO	本次已写字节数
0xB4	MEMORY_ADDRESS	RW	加载区读回地址，低 13 位
0xB5	MEMORY_DATA	RO	加载区读回字节
0xB6	LUS_COUNTER	RO	本次状态文件数
0xB7	RETRY_TOTAL	RO	累计超时重传次数
0xB8	REQUEST_PORT	RW	TFTP 请求端口，复位 59
0xB9	TIMEOUT_CYCLES	RW	超时拍数，复位 250000000
0xBA	RETRY_LIMIT	RW	重传上限，复位 1
0xBB	PROTOCOL_VERSION	RW	A4 或 A3

附录 C　内部接口信号

本附录按信号说明第 4.7 节汇总的内部接口。

C.1　消息接口

服务通道 afdx_svc 把选中的消息以字节流交给发送核心，见表 C-1。没有服务报文时，这组信号与应用口组合直通。

表 C-1　消息接口（afdx_svc → afdx_tx_buf）

信号	位宽	含义
m_valid、m_ready	1、1	字节握手；m_ready 只在 tx_buf 处于 IDLE、RECV、DRAIN 时为 1
m_data、m_last	8、1	消息字节、末字节标记
m_vl	7	发送 VL 序号，首字节锁存
m_port_en、m_sport、m_dport	1、16、16	m_port_en 为 1 时使用消息自带的 UDP 端口；首字节锁存

C.2　入队与授权

afdx_tx_buf 写完消息后，将描述符写入 tx_desc，再向引擎发出入队请求。引擎选中一条消息后，将整帧字段一次性交给组帧器；组帧器在帧开始发送时报告起始时刻，见表 C-2。

表 C-2　入队、授权和起始回报接口

信号	位宽	含义
入队（*tx_buf* → *tx_engine*，请求应答）		
enq_valid	1	保持有效，直至收到 enq_ack
enq_vl、enq_head、enq_len	7、8、11	VL 序号、消息首页号、字节数
enq_ack、enq_result	1、3	单拍应答；0 接纳，1 VL 未启用，2 队列满，3 超长（4 无空闲页由 tx_buf 自行判定）
tx_desc[43:0]	44	{len[10:0], port_en, sport[15:0], dport[15:0]}，以首页号为地址

接下页

表 C-2 （续）

信号	位宽	含义
授权（*tx_engine* → *tx_builder*，单槽交接）		
grant_valid、grant_ready	1、1	grant_ready = ¬pending，即单帧待发槽位空闲
grant_a、grant_b	1、1	两网启用位（配置字 0 的 [1]、[2]）
grant_timed、grant_time	1、32	grant_timed 为 1 时，帧不得早于 grant_time 起始；为 0 时可立即发送
grant_vlid	16	配置字 2
grant_src、grant_dst	32、32	配置字 3、4
grant_sport、grant_dport	16、16	port_en 为 1 取消息自带端口，否则取配置字 5
grant_len、grant_sn、grant_page	11、8、8	载荷字节数、帧序号、首页号
起始回报（*tx_builder* → *tx_engine*）		
start_valid、t_start	1、32	单拍脉冲；t_start 为输出首个前导字节时的 now

C.3 组帧器与 MAC

组帧器将目的 MAC 地址至 SN 字段的帧内容以字节流送至 MAC，由 MAC 控制字节接收时刻，见表 C-3。

表 C-3 帧字节接口（tx_builder ↔ mac_tx）

信号	位宽	含义
s_valid、s_ready	1、1	字节握手；s_ready 在 byte_en= 1 且满足以下任一条件时为 1：前导码末拍；DATA 且 last_byte= 0；DRAIN
s_data_a、s_data_b	8、8	两网字节，仅第 11 字节不同
s_last	1	与 SN 字节同拍
s_en_a、s_en_b	1、1	起始拍锁存，选择本帧发往哪一网
tx_sof、tx_eof	1、1	首个前导字节、帧尾（FCS 发完）的单拍脉冲
tx_underrun	1	数据阶段上游未备好字节的欠载指示

C.4 帧描述与交付队列

每网解析器为正确帧生成一份 95 位帧描述。引擎读取描述并完成判定后，向解析器发出提交或回退指示；对于通过判定的帧，引擎还向交付队列写入一项，见表 C-4。

表 C-4 帧描述与交付队列项

字段	位宽	含义
帧描述（*rx_parse* → *rx_engine*，单槽交接，高位在前）		
vlid	16	目的 MAC 第 4–5 字节
sn	8	帧末 SN
sport、dport	16、16	UDP 端口
n	11	载荷字节数
start	12	本帧载荷在环形缓冲中的起点
arrival	16	帧尾时刻的 now_c
desc_valid、desc_take	1、1	交接握手
resolve_valid、resolve_commit	1、1	引擎判定：提交则 wr_commit 前进到本帧末，否则 wr_trial 回退
交付队列项（*rx_engine* → *rx_deliver*，*32* 项寄存器）		
net	1	0 为 A 网，1 为 B 网
start、n	12、11	环形缓冲起点和字节数
idx	12	接收 VL 序号
sport、dport	16、16	UDP 端口

交付口 d_* 的字段与应用接收口相同。服务通道将这些信号同时广播给应用和三个服务。各服务在首字节到达当拍，根据 UDP 目的端口产生组合匹配信号 svc_rx_claim；匹配结果寄存并保持至末字节。端口匹配的消息由对应服务接收，不向应用口输出。

C.5 服务发送总线

三个服务的发送口打包成一组总线接到 afdx_svc，按 RTC、SNMP、615A 从低位到高位拼接，见表 C-5。各服务按相同的字节流握手约定驱动对应位段。

表 C-5 服务发送总线 svc_tx_*

信号	位宽	拼接
svc_tx_valid、_ready、_last、_port_en	各 3×1	[0] RTC，[1] SNMP，[2] 615A
svc_tx_data	3×8	[7:0] RTC，[15:8] SNMP，[23:16] 615A
svc_tx_vl	3×7	[6:0]、[13:7]、[20:14]
svc_tx_sport、svc_tx_dport	各 3×16	[15:0]、[31:16]、[47:32]

附录 D　术语与参考文献

D.1　术语

表 D-1　本文专用术语

术语	含义
拍	一个 125 MHz 时钟周期，8 ns
PSN	同一网上同一 VL 上一帧的序列号
预写入 / 提交 / 回退	载荷先写入环形缓冲；通过检查后更新提交写指针，拒绝时回退预写入指针
候选	调度引擎选出、等待授权给组帧器的 VL
`pend_vl`	已授权但尚未开始发送的 VL
`cfg_ok`	引擎在本拍不发出配置表读的指示
有效副本	帧格式、FCS 与协议头检查通过，且满足接收配置和已启用的完整性检查的单网帧副本
还页	将页号送回空闲页池（经还页口，信号 `ret`）
端口匹配	服务根据 UDP 目的端口确定是否接收当前消息（信号 `svc_rx_claim`）
清表	复位后逐项清零接收序号状态表（`rx_state` 等）的过程
占线	一帧在线路上的占用时长 $C(n)$，单位为拍
主端 / 从端	SNTP 角色：主端应答请求并回送时间戳；从端周期发送请求并根据响应校时
应答	请求应答式握手的确认脉冲（`ack`），用于确认接口请求，与协议响应报文不同
计时单位	`now_c` 的单位，32.768 µs
发送抖动	帧起始相对 BAG 允许时刻的偏差
起始回报 / 起始确认	组帧器经 `tx_sof` 向引擎报告帧起始 / 引擎据此写回 `next_time` 的操作

D.2　参考文献

[1] ARINC Specification 664 Part 7: Avionics Full Duplex Switched Ethernet Network, 2005-06-27.

[2] ARINC Report 615A-2: Software Data Loader Using Ethernet Interface, 2002-05-10.

[3] ARINC Report 665-1: Loadable Software Standards.

[4] RFC 1350: The TFTP Protocol (Revision 2), 1992.

[5] RFC 2347: TFTP Option Extension, 1998.

[6] RFC 1157: A Simple Network Management Protocol (SNMP), 1990.

[7] RFC 3416: Version 2 of the Protocol Operations for the Simple Network Management Protocol (SNMP), 2002.

[8] RFC 3418: Management Information Base (MIB) for the Simple Network Management Protocol (SNMP), 2002.

[9] RFC 4330: Simple Network Time Protocol (SNTP) Version 4 for IPv4, IPv6 and OSI, 2006.

[10] IEEE Std 802.3: IEEE Standard for Ethernet.

[11] 中科亿海微. 全国大学生嵌入式芯片与系统设计竞赛 FPGA 创新设计赛道选题指南.