全国大学生嵌入式芯片与系统设计竞赛

FPGA 创新设计赛道　中科亿海微　选题一：基于以太网 MAC 总线实现 AFDX

AFDX 端系统

FPGA 测试报告

仿真验证与技术指标测试

队伍名称：希望有奖

团队编号：49913

参赛成员：温海林、陈建林、郭俊杰

指导教师：雷登云

目标器件：EQ6HL130，CSG484_H 封装

开发环境：eLinx 3.0.7，ModelSim SE-64 2020.4

2026 年 11 月

摘　要

本报告针对中科亿海微“基于以太网 MAC 总线实现 AFDX”赛题及官方 1022/1026/1030 答疑要求，对基于 EQ6HL130 FPGA 研制的 AFDX 端系统（顶层模块 `AFDX_top`，共 34 个 RTL 源文件、42 个设计单元）开展仿真验证、代码覆盖率分析、布局布线后静态时序分析（STA）与门级网表后仿真签核。

测试构建了覆盖底层存储原语、收发 MAC、收发与重组核心引擎、顶层 2B-VLID 流包装、系统级双端互连及高层网络管理与数据加载服务的递进验证体系，编排了 67 项 RTL 自动化回归测试（含 63 项快速回归、2 项高负载与时钟同步回归及 2 项长时系统性能参考），并配套执行顶层 63-VL 满载规格测试套件与 2 项配置隔离验证。实测结果表明：

（1） 功能与协议一致性：全面覆盖 ARINC 664 P7 通信（含 2 字节大端 VLID 应用流封装与 1–8192 B 消息 IPv4 分片发送及双网去重后按序重组）、高完整性通信（14 类异常识别分类与双网冗余去重）、SNMP 网络管理（v1/v2c 查询、设置与 Trap 通知）、ARINC 615A 软件数据加载（8 KiB 加载区 RAM 逐字节一致与 MDD 介质定义下载）以及高精度 RTC 时钟同步（空载误差 0 ns、评委入口 77 VL 满载误差 8 ns、长时极限包碰撞下最大误差 10788 ns）五项核心功能。67 项回归测试在线自检累计通过 2,348,850,504 次、独立 Golden Model 比对通过 4,180,179 项，0 错误通过。

（2） 代码覆盖率签核：在 ModelSim 2020.4 下对全设计 34 个 Verilog RTL 文件（42 个设计单元，合并 58 份 UCDB）启用 `sbceft` 全插桩回归，实现语句覆盖率 96.82%（12416/12824）、分支覆盖率 94.61%（7230/7642）、条件覆盖率 73.95%（1306/1766）、表达式覆盖率 81.31%（3242/3987）、有限状态机（FSM）状态覆盖率 83.94%（115/137）、状态转换覆盖率 37.60%（141/375）及信号翻转覆盖率 71.91%（59358/82546）。

（3） 吞吐率与传输时延：在 125 MHz 八位 GMII 接口下，顶层 `AFDX_top` 满载规格为 **63** 条 **VL** 双向满载（`BAG = 1 ms`，1471 B 载荷），实测单向应用交付有效吞吐达 741.384 Mbps（双向合计 1482.768 Mbps，GMII 物理线利用率 77.5%）。在顶层流式口径下，63 VL 单周期稳态最大时延为 80.336 µs、逐周期同 VL 极差抖动 $\leq$ 3.360 µs（1471 B 满载帧仅 0.016 µs），两拍轮换突发（`B2`）最大时延为 1175.432 µs、同 VL 极差抖动为 96.752 µs；63 VL 混合单帧与分片长消息（1472/3000/8192 B，累计交付 12,206 条消息）零错误通过。在核心分段口径下，单帧稳态最大时延为 24.432 µs、同 VL 抖动为 0.008 µs；超规格压力参考工况下，77/81 条定长 VL 单向有效吞吐达 906.136/953.208 Mbps，多 VL 混合变长高负载（`var_high`）单向达 904.752 Mbps（双向合计 1809.504 Mbps），满足赛题 $\geq$ 100 Mbps 与 $<$ 1–2 ms 指标要求。

（4） **VL** 容量与突发承载：硬件支持 128 条发送 VL 与 4096 条接收 VL 的静态配置；77/81 条最长帧同拍突发在顶层 2B-VLID 流接口下队列排空时间分别为 983.720 µs 与 1032.936 µs（内核基线分别为 959.288 µs 与 1008.504 µs），满足航电实时约束。

（5） 综合、布局布线与门级网表签核：整机在目标器件 EQ6HL130-CSG484_H（顶层 172 引脚，占 50.74%）上消耗 62274 LUT（45.74%）、35597 FF（26.14%）、10230 CLB（75.13%）与 814 M4K/EBR（67.83%）。在 `tools/build_1030.py --route --pres 1.30` 配合 11,044 个锁定簇（`elinx/tiles_1030.edc`）的官方布局布线流程下，计入 0.30 ns 时钟不确定度后，全芯片 96,142 个时序端点 0 违例，8 ns 单周期净建立裕量达 +0.029 ns（原始 +0.329 ns，等效最高工作频率 125.45 MHz），16 ns 多周期（`CE_DIV=2`）建立裕量达 +0.720 ns，保持裕量达 +0.604 ns。综合后 VQM 门级网表通过 4 项后仿真签核（双端基础互发、五功能联合、分片重组窗口及顶层收发流包装窗口），门级输出与 RTL 行为一致。

关键词：AFDX 端系统；ARINC 664 P7；FPGA 验证；代码覆盖率；布局布线后时序闭环；门级网表仿真

目录

第 1 章　测试概述　1

1.1　测试结论　1

1.2　被测对象与测试依据　2

1.3　报告结构　2

第 2 章　验证架构与双重校验机制　3

2.1　双端双网测试平台架构　3

2.2　测试工具与运行条件　3

2.3　R95/R97 时间戳探针与时延抖动测量原理　4

2.4　独立参考模型（Golden Model）与双重校验机制　5

2.5　测试运行入口与执行方式　6

第 3 章　赛题指标符合性总表与覆盖率分析　7

3.1　赛题指标符合性总表　7

3.2　测试层次与测试点分解　8

3.3　测试用例清单　10

3.4　全设计 42 个设计单元代码覆盖率分析　11

第 4 章　功能测试　14

4.1　ARINC 664 Part 7 通信　14

4.2　高完整性通信　17

4.3　SNMP 网络管理　22

4.4　ARINC 615A 软件数据加载　23

4.5　RTC 时钟同步　25

4.6　顶层 2B-VLID 流包装、配置隔离与 1030 分片重组　26

4.7　五项功能联合测试　27

第 **5** 章 系统性能、压力与时钟同步测试 **29**
5.1 测量定义与测试工况配置 . . . 29
5.2 顶层 AFDX_top 63-VL 声明满载规格与混合分片实测 . . . 30
5.3 内核单帧分段时延、超规格压力基线与 R97 抖动机理 . . . 31
5.4 最坏情况时延与突发缓存排空（PERF-02/03） . . . 34
5.5 帧格式与虚拟链路容量验证 . . . 34

第 **6** 章 综合、布局布线与门级网表后仿真验证 **36**
6.1 官方综合配置与资源分布 . . . 36
6.2 布局布线后全量静态时序分析（Post-Route STA） . . . 38
6.3 综合后门级网表后仿真验证 . . . 40

第 **7** 章 测试结论与复现指南 **42**
7.1 测试结论总览 . . . 42
7.2 关键测试一键复现指南 . . . 43

附录 **A** 完整回归结果 **44**
A.1 完整 RTL 回归（67 项） . . . 44
A.2 ModelSim 纯批处理入口基线归档 . . . 47

附录 **B** 复现命令 **48**
B.1 环境准备与行为仿真 . . . 48
B.2 综合、布局布线与门级网表后仿真 . . . 49
B.3 代码覆盖率复现 . . . 49

附录 **C** 测试记录索引 **50**
C.1 标准测试及综合网表证据文件索引 . . . 50
C.2 关键数据溯源索引 . . . 51

附录 **D** 原始仿真截图 **52**
D.1 同一 VL 的发送间隔 . . . 52
D.2 应用消息与双网发送 . . . 53
D.3 双网副本接收与去重 . . . 54
D.4 FCS 错误检测与计数读回 . . . 55
D.5 SNMP Get 请求与响应 . . . 56
D.6 超长消息 IPv4 分片发送与按序重组 . . . 57

第 1 章　测试概述

1.1　测试结论

本文档以顶层模块 AFDX_top 及其全部 34 个 RTL 源文件（42 个设计单元）为被测对象，验证赛题及官方 1022/1026/1030 答疑要求的 5 项核心功能、4 项关键技术指标、2B-VLID 顶层流封装、1–8192 B IPv4 分片与重组、代码覆盖率及综合与布局布线后门级网表行为。测试共编排 67 项 RTL 自动化回归测试平台、顶层 63-VL 满载规格测试套件、2 项配置隔离验证及 4 项 VQM 门级后仿真，覆盖 52 个测试点，各项功能与性能指标均达到或优于赛题规范，汇总结论见表 1-1，测试层次与规模见表 1-2。

表 1-1　赛题要求与测试结论

赛题条目	要求	测试结果	结论
功能			
ARINC 664 通信	支持 P7 规定的通信功能	UDP/IP 封装、VL 配置、BAG 调度、1026 顶层 2B-VLID 流包装及 1030 超长消息 IPv4 分片/重组双网交付全部正确（4.1、4.6 节）	符合
高完整性通信	必须支持	收发 14 类异常均准确识别、分类和计数；冗余窗口内双网副本严格单次交付，去重后按序重组（4.2 节）	符合
SNMP 网络管理	支持	v1/v2c 的 Get、GetNext、Set 与 v2 Trap 编解码正确，MIB 读回值与硬件寄存器一致（4.3 节）	符合
615A 软件数据加载	支持	单文件上传后片内 RAM 数据与介质定义下载（Media-Defined Download, MDD）回传文件均逐字节一致；差错与丢包按协议重传或终止（4.4 节）	符合
RTC 时钟同步	支持	空载/满载同步误差分别为 0/10788 ns；应答丢失后自动重发恢复，非法或过期应答不误触发时钟校准（4.5 节）	符合
技术指标			
传输速率	100 Mbps	125 MHz 八位 GMII 下，顶层 AFDX_top 声明满载规格 63 条 VL 单向有效吞吐达 741.384 Mbps（双向 1482.768 Mbps）；超规格压力工况 77/81 条 VL 单向达 906.136/953.208 Mbps，变长高负载单向达 904.752 Mbps（5.3.1 节）	符合
帧格式	单帧载荷 ≤1471 B、帧长 ≤1518 B，支持 1–8192 B 分片及 1–255 序号	单帧 1–1471 B 载荷、64–1518 B 帧长逐字节核对正确；1472–8192 B 消息按 1472 B IPv4 分片并在去重后按序重组；VLID 映射、首帧 SN= 0 及 1–255 回绕正确（5.5.1 节）	符合
时延与抖动	端到端 <1–2 ms，抖动不超过几十微秒	顶层 63 条 VL 稳态末字节最大时延 80.336 µs（逐周期抖动 3.360 µs，两拍突发最大 1175.432 µs / 抖动 96.752 µs）；单帧基线最大 24.432 µs、同 VL 抖动 0.008 µs；81 条最长帧突发排空 1032.936 µs（5.3.2 节）	符合
VL 支持能力	128 条发送、4096 条接收	128 条发送 VL 全量并发发送通过；4096 条接收 VL 全表配置并逐条完成双网去重交付（5.5.2 节）	符合

接下页

表 1-1 （续）

赛题条目	要求	测试结果	结论
时序与网表	125 MHz 静态时序收敛	布局布线后（`PRES 1.30 + tiles_1030.edc`，0.30 ns 不确定度）净建立裕量 +0.029 ns、保持裕量 +0.604 ns，96,142 端点 0 违例；4 项 VQM 门级网表仿真与 RTL 一致（第 6 章）	符合

表 1-2 测试规模

测试	规模	结果
RTL 自动化回归	67 项用例（63 项快速回归 + 2 项高负载/RTC + 2 项长时系统性能参考），自检 2,348,850,504 次，独立核对 4,180,179 项	全部通过
63-VL 满载规格与配置隔离	顶层 63 条 VL 7 组定长基准工况 + 混合分片工况（1472/3000/8192 B，12,206 条消息）+ 2 项配置隔离测试	全部通过
eLinx 行为仿真	双向多帧长双网通信测试 SYS-09（`tb_elinx`，`checks=9238, errors=0`）	通过
综合后门级仿真	4 项 VQM 门级网表测试（NET-01 至 NET-04：eLinx 双端互发、五功能逐字节比对、1030 分片窗口、1026 收发包装）	全部通过

1.2 被测对象与测试依据

被测对象为 `AFDX_top` 顶层及其全部 34 个 RTL 源文件（42 个设计单元），目标器件为中科亿海微 EQ6HL130（CSG484_H 封装，顶层使用 172 个引脚），工作于单一 125 MHz 主时钟，应用侧采用 1026 答疑规定的 2 字节大端 VLID 流接口，网络侧通过 A、B 两路八位 GMII 接口收发以太网帧。验证工作涵盖 RTL 功能与性能仿真、58 份 UCDB 代码覆盖率分析、`tools/build_1030.py` 逻辑综合与布局布线后全量静态时序分析，以及基于 VQM 门级网表的 4 项后仿真签核（归档测试证据见附录 C）。测试依据包括：

- 竞赛选题指南（中科亿海微）及官方问题汇总 1022 / 1026 / 1030 版（涵盖 R95–R97 时延分段与同 VL 抖动定义、R110–R112 边界说明、R119 顶层 2B-VLID 应用接口、R139 1–8192 B IPv4 分片与去重后按序重组说明）；
- 协议与标准规范：ARINC 664 Part 7、RFC 791（IPv4 分片与重组）、ARINC 615A-2 / 665-1、RFC 1157 / 3416 / 3418（SNMP）、RFC 4330（SNTPv4）及 RFC 1350（TFTP）。

1.3 报告结构

第 2 章介绍测试环境、双端双网测试平台、R95/R97 与顶层 2B-VLID 流时间戳测量原理及通过判据；第 3 章给出 52 个需求测试点的追踪矩阵、用例清单及全设计 42 个设计单元的代码覆盖率分析；第 4 章分项阐述五项核心功能、顶层流包装与 1030 分片重组及联合测试的激励设计与验证结果；第 5 章给出顶层 63-VL 声明满载规格、超规格 77/81-VL 与变长压力基线、帧格式与分片边界、分段时延与 R97 同 VL 抖动、突发缓存排空及 VL 容量的定量测量结果；第 6 章给出 eLinx 综合资源、布局布线后静态时序分析及 4 项门级网表仿真结果；第 7 章总结测试结论与已验证边界。附录 A 至 D 依次提供完整回归明细、一键复现命令、测试证据索引及 ModelSim 原始波形截图。

第 2 章　验证架构与双重校验机制

2.1　双端双网测试平台架构

系统级测试平台（图 2-1）例化两个功能对等的完整端系统实例（ES1 与 ES2），通过 A、B 两网共四条独立的单向 GMII 链路实现全双工交叉互连。




图 2-1　双端双网测试平台架构。激励经顶层外部端口驱动两个 `AFDX_top`；链路模型在四条单向 GMII 链路上施加延迟和故障；端口监视器导出端口追踪日志，由参考检查器重建帧传输与消息交付过程

测试平台各核心验证组件分工如下：

- 端点驱动与监视组件（**`sys_suite`**、**`sys_endpoint`**）：通过顶层外部端口对两个端系统施加并发激励，通过配置总线写入 VL 表项并回读统计寄存器，通过应用接口提交和接收消息，逐拍记录每次握手时间戳与报文字节。
- 链路故障注入模型（**`link_model`**）：位于 GMII 物理接口之间，支持按单帧粒度独立施加固定或可变传输延迟（0–257 拍）、整帧丢弃、指定字节异或翻转（构造 FCS、IP 校验和或协议头错误）以及同网即时/延后重放。
- 高层协议服务端点（**`snmp_test_endpoint`**、**`load_test_endpoint`**）：独立模拟外部网络管理站和数据加载机，通过 AFDX 虚拟链路通道与被测端系统收发 SNMP v1/v2c 报文、ARINC 615A TFTP 协议块及 SNTP 时钟同步报文。

2.2　测试工具与运行条件

测试环境与验证工具配置见表 2-1。测试完全基于官方支持的工具链展开，涵盖 RTL 代码级回归、代码覆盖率分析、综合与布局布线后全量静态时序分析以及门级网表后仿真。

表 2-1 测试工具与运行条件

项目	配置内容与运行约束
操作系统	Windows 10/11 64 位，Windows PowerShell 5.1
FPGA 综合与实现工具	eLinx 3.0.7（`tools/build_1030.py` 驱动逻辑综合、`PRES 1.30 + elinx/tiles_1030.edc` 布局布线、全量静态时序分析与 VQM 网表导出）
仿真与覆盖率工具	ModelSim SE-64 2020.4（支持 67 项 RTL 自动化回归、58 份 UCDB `sbceft` 插桩合并与 4 项 VQM 门级网表后仿真；通过 `MODEL_TECH` 宏兼容 Verilog-2001 局部声明语法）
独立参考模型	Python 3.10 及以上（依赖 `psutil`、`pyasn1==0.4.8`；含 `tools/*_ref.py` 与 `tools/fragment_ref.py` 分片/重组参考模型），脱离 RTL 独立执行协议解码与比对
工作时钟与接口	单一 125 MHz 主时钟（周期 8.000 ns），顶层 1026 答疑 2B-VLID 应用流接口 + A、B 两路标准八位 GMII（共 172 引脚，物理线速 1 Gbps）
双端系统级互连	两个完整端系统（ES1、ES2）共用时钟基准，支持配置四条单向链路物理延迟与故障注入
被测模块规模	全系统共 **34** 个 **Verilog-2001** 源文件（**42** 个设计单元），共执行 **67** 项 **RTL** 回归 + 顶层 **63-VL** 满载套件 + **4** 项 **VQM** 后仿真

2.3 R95/R97 时间戳探针与时延抖动测量原理

为严格落实官方问题汇总 1022 版中 R95–R97 关乎 GMII/应用时延分段与抖动统计的最新规范要求，测试平台在数据通路关键边界埋设了高精度无侵入时钟周期级时间戳探针（图 2-2 与图 2-1）：

1. 发送端应用提交时刻 M：发送端应用接口完成消息末字节握手（`app_tx_valid && app_tx_ready`）的时钟上升沿拍号。
2. 以太网首前导码时刻 $S_{\mathbf{sof}}$ 与 **SFD** 边界时刻 $S_{\mathbf{sfd}}$：发送端 GMII TX 接口输出首个前导码字节（`0x55`）的时刻为 S_{sof}；输出帧起始定界符（SFD，`0xD5`，即前导码后第 8 拍）的时刻为 S_{sfd}。自研 MAC 在空闲态下启动发送延迟为 0 拍，前导码在允许时刻准点发出。
3. 接收端 **GMII RX** 捕获时刻 $R_{\mathbf{sfd}}$：接收端 GMII 物理层检测到以太网帧 SFD 字节的时钟拍号。
4. 接收端应用交付时刻 $D_{\mathbf{first}}$ 与 $D_{\mathbf{last}}$：接收端应用接口向主机交付有效载荷首字节的时刻为 D_{first}，交付末字节（`app_rx_last` 有效）的时刻为 D_{last}。

基于上述精确探针，定义如下分段时延与抖动度量：

- 发送时延 $L_{\mathbf{tx}}$：从应用提交完成到以太网 SFD 边界输出的时间，即 $L_{\mathrm{tx}} = (S_{\mathrm{sfd}} - M) \times 8$ ns（若以首前导码为基准，则记为 $T_{\mathrm{tx,sof}} = (S_{\mathrm{sof}} - M) \times 8$ ns）。
- 物理链路延迟 $L_{\mathbf{gmii}}$：GMII 线路传播时延，即 $L_{\mathrm{gmii}} = (R_{\mathrm{sfd}} - S_{\mathrm{sfd}}) \times 8$ ns。直连仿真为 0 ns，线缆模型下为 100 拍（0.800 µs）或 257 拍（2.056 µs）。
- 接收分段时延 $L_{\mathbf{rx}}$ 与 $L_{\mathbf{rx,last}}$：首字节交付时延 $L_{\mathrm{rx}} = (D_{\mathrm{first}} - R_{\mathrm{sfd}}) \times 8$ ns，末字节交付时延 $L_{\mathrm{rx,last}} = (D_{\mathrm{last}} - R_{\mathrm{sfd}}) \times 8$ ns。
- 端到端时延 $L_{\mathbf{app}}$ 与 $L_{\mathbf{app,last}}$：首字节交付时延 $L_{\mathrm{app}} = (D_{\mathrm{first}} - M) \times 8$ ns，末字节交付时延 $L_{\mathrm{app,last}} = (D_{\mathrm{last}} - M) \times 8$ ns。逐帧严格满足代数关系：$L_{\mathrm{app}} = L_{\mathrm{tx}} + L_{\mathrm{gmii}} + L_{\mathrm{rx}}$。

- **R97 同 VL 端到端时延极差抖动（`same_vl_jitter`）**：依据 1022 答疑 R97-2，抖动严格在同一条虚拟链路（**VL**）内部计算，取该 VL 在统计窗口内多次传输的时延最大值与最小值之差：

$$J_{\text{same_vl},v} = \max_i L_{\text{app},v,i} - \min_i L_{\text{app},v,i}, \qquad J_{\text{R97}} = \max_v J_{\text{same_vl},v}. \tag{2-1}$$

  该指标反映同一通信信道由于调度状态机交错、短帧填充及接收流水阶段切换带来的确定性时延波动，严禁跨不同 VL 极值相减。
- 发送间隔偏差（`tx_interval_jitter`）：对定周期业务，统计相邻发送起点间隔偏离 BAG 的最大差值：$J_{\text{tx}} = \max_i |(S_i - S_{i-1}) - \text{BAG}|$。稳态下无争用时该偏差严格为 0。
- 顶层 **`AFDX_top` 2B-VLID** 流公开测点与分片消息口径（**R119 / R139**）：在顶层流式接口（63-VL 满载套件与 `tb_t76_load`）上，公开测点以发送消息输入 2 字节大端 VLID 首字节握手（`tx_valid && tx_ready` 首拍）为起点 M_{sop}，以接收端输出末字节有效（`rx_valid` 末拍）为终点 D_{eop}，端到端全消息时延为 $L_{\text{e2e}} = (D_{\text{eop}} - M_{\text{sop}}) \times 8$ ns。该口径包含发送侧整包流化写入与接收侧流化输出耗时；对于超过 1471 B 的分片长消息，还包含跨多个 BAG 周期的按片调度传输及接收端按序重组耗时。

2.4 独立参考模型（Golden Model）与双重校验机制

测试体系遵循“在线硬件断言 + 离线独立参考模型（Golden Model）+ 网表逐拍对照”的三重校验机制（图 2-2）：




图 2-2 测试通过判据与多门禁验收流程。阶段 1 运行时自检必须 0 错误；阶段 2 独立参考模型核对必须 0 差异；阶段 3 网表仿真必须与 RTL 行为和端口记录一致

1. 平台运行时自检（**Stage 1**）：测试平台例化硬件监视器，实时检查 GMII 帧间隔（IFG $\geq$ 12 拍）、FCS 校验、序列号连续性、去重交付与寄存器读写时序。测试结束时控制台必须输出 `[RESULT] PASS errors=0`。
2. **Python** 参考模型（**Golden Model**）比对（**Stage 2**）：参考模型（Golden Reference Model，含 `fragment_ref.py` 分片与重组模型）完全独立于 Verilog RTL 实现。它读取测试平台导出的时钟级端口追踪日志，按协议规范重构完整的 IPv4 分片头、

IP/UDP 校验和、ARINC 664 冗余窗口、16 槽按序重组状态机与数据加载文件，逐字节比对应用交付数据，确认无丢包、无多余交付与无数据损坏。

3. **RTL / 网表一致性签核（Stage 3）**：对于综合后 VQM 门级网表仿真（NET-01 至 NET-04），对五功能联合测试（NET-02）将 7 份外部端口记录与 RTL 记录执行含拍号的二进制逐字节比对；对 eLinx 双端仿真（NET-01）、1030 分片重组窗口（NET-03，199,578 拍）与 1026 收发流包装窗口（NET-04）执行在线硬件断言与参考记录一致性核对，确认门级实现与 RTL 周期级行为一致。

2.5 测试运行入口与执行方式

工程提供了表 2-2 所示的五类标准运行入口，复现命令详见附录 B：

表 2-2 测试运行入口与执行方式

方式	内容与范围	通过判据	实测耗时
eLinx 界面仿真	打开 `AFDX_EndSystem.epr`，运行 `tb_elinx`：双端双网经顶层 2B-VLID 流互发 1、64、1471 B 消息并核对去重	`PASS checks=9238 errors=0`	2 min 18 s
顶层包装与分片专项	执行 `do sim/run_app.do` 与 `sim/run_fragmentation.ps1`：覆盖 `tb_top_wrap`、16 项 `tb_t65_*`、重组引擎单元及端到端分片	全部用例 `PASS errors=0`，`fragment_ref.py` 0 差异	约 4 min
ModelSim 评审批处理	执行 `do sim/run_judge.do`：无需 Python，连续运行五功能、容量、SNMP、77/81 突发、RTC、定长与变长性能 8 项用例	8/8 PASS，1,949,513,089 次逐拍/逐字节断言检查 0 错误	8322.7 s（约 2.3 h）
快速 RTL 回归	执行 `powershell -File sim/regress.ps1`：默认批处理 63 项快速回归并调用 Python 参考模型核对	63 项 PASS，207,367,881 自检通过	813.6 s
全量签核与 63-VL	快速回归 + `tb_sys_load`、`tb_sys_rtc`、`tb_sys_perf`、`tb_sys_perf_var`（共 67 项）及 `tb_t76_load`（63-VL 满载套件）	67 项及 63-VL 工况全部 PASS，2,348,850,504 自检通过	约 3.5 h

第 3 章　赛题指标符合性总表与覆盖率分析

3.1　赛题指标符合性总表

表 3-1 汇集了赛题 5 项核心功能、4 项技术指标、1026/1030 答疑扩展功能以及门级网表综合实现的实测符合性结论。数据源于实测基准归档（`docs/evidence/vl63_full_load/`、`docs/evidence/frag1030_delivery/` 与 `docs/evidence/perf_r97.json`）。

表 3-1　赛题指标符合性总表

指标项目	赛题与答疑规范要求	设计实测数据与技术特征	结论
传输速率	$\geq$ 100 Mbps（R95-1 规定去重有效载荷，千兆 GMII）	顶层 `AFDX_top` 63 条 VL 声明满载单向有效吞吐达 741.384 Mbps（双向合计 1482.768 Mbps，GMII 线利用率 77.5%）；超规格压力工况 77/81 条 VL 达 906.136/953.208 Mbps，多 VL 变长高负载（`var_high`）单向达 904.752 Mbps	符合
传输时延	端到端 $< 1 \sim 2$ ms（R96 单帧时延 ≤ 2 ms）	顶层 63 条 VL 稳态末字节最大时延 80.336 µs，两拍突发（`B2`）最大时延 1175.432 µs；单帧内核基线最大 24.432 µs（L_{tx} 最大 0.312 µs，L_{rx} 首字节 12.360 µs / 末字节 24.120 µs，含 257 拍线缆最大 26.488 µs）	符合
传输抖动	不超过几十微秒（R97-2 同 VL 时延极差口径）	定长满载发送间隔抖动为 0 µs；R97 同 VL 极差抖动在顶层 63 条 VL 稳态下为 3.360 µs（`B2` 两拍突发为 96.752 µs），定长基线为 0.008 µs，变长循环核心 `afdx_es` R97 口径为 9.992 µs、顶层 `AFDX_top` R119 口径为 19.544 µs	符合
帧格式与分片	单帧载荷 $\leq$ 1471 B、帧长 $\leq$ 1518 B；R119/R139 支持 2B-VLID 流与 1–8192 B 分片	单帧 1–1471 B 载荷、64–1518 B 以太网封装正确；1472–8192 B 消息按 1472 B IPv4 分片并在双网去重后按序重组；VLID 映射及 1–255 序号独立回绕正确	符合
虚拟链路容量	128 条发送 VL / 4096 条接收 VL	128 条发送 VL 全量并发发送通过；4096 条接收 VL 全表独立配置并完成双网去重；接收侧具备 16 路并发按序重组槽	符合
时钟同步	支持网络时间报文同步	空载最大误差 0 ns，77 条 VL 满载并发下最大误差 10788 ns（10.788 µs），且具备重发恢复与防误校能力	符合
布局布线时序	125 MHz 工作频率静态时序收敛	官方布局布线（`PRES 1.30 + tiles_1030.edc`，计入 0.30 ns 不确定度）签核：8 ns 净建立裕量 +0.029 ns（等效 $F_{\max} = 125.45$ MHz），保持裕量 +0.604 ns，96,142 端点 0 违例	符合
综合后仿真	综合后网表功能与 RTL 一致	eLinx 导出 VQM 网表通过 eLinx 双端烟雾、五功能 7 份端口逐字节比对、1030 分片 199,578 拍前缀窗口及 1026 收发流包装共 4 类后仿真验证	符合

3.2　测试层次与测试点分解

验证体系按由底向上的顺序划分为五个层次，各层均通过被测模块的外部接口直接注入激励、采集响应并执行自动比对：

1. 模块级：分别针对同步双口 RAM、千兆以太网 MAC、发送核心和接收核心开展独立验证，覆盖边界帧长、畸形帧过滤和存储资源耗尽场景；
2. 系统级：将两个完整端系统经双网交叉互连，验证端到端双向传输、链路故障注入、双网到达时延差、配置总线读写与运行中复位恢复行为；
3. 服务级：验证 SNMP、615A 和 RTC 经由 AFDX 双网通路完成完整协议交互与差错恢复的过程；
4. 指标级：定量测量有效载荷吞吐率、端到端时延与抖动，检验多 VL 变长高负载、同拍突发排队行为及满额 VL 容量；
5. 网表级：复用与 RTL 完全相同的测试激励对综合后门级网表进行仿真，并与 RTL 端口记录逐字节对照。

围绕 5 项功能、1026/1030 答疑扩展、4 项技术指标及综合后仿真，共设置 52 个测试点（表 3-2）。每个测试点至少由一个用例覆盖，代表性用例定义见表 3-3。

表 3-2　测试点分解与用例对应

编号	测试点	覆盖用例	节
功能 1：ARINC 664 Part 7 通信与分片流包装			
F1-01	以太网组帧：前导码、SFD、填充、FCS、帧间隔	MAC-01，MAC-03	4.1
F1-02	以太网接收：帧边界、去 FCS、错误分类	MAC-02，MAC-03	4.1
F1-03	载荷存储器的写入、同步读和读使能	BAS-01	4.1
F1-04	UDP/IP 封装：IP 头、校验和、UDP 头、端口	TX-01，TX-02	4.1
F1-05	VL 寻址：目的地址中的 VLID、源地址中的网络标识	TX-01，RX-01	4.1
F1-06	发送缓存分页、跨页与页回收	TX-01，TX-02，TX-05	4.1
F1-07	BAG 调度：最小间隔、到期时刻、计数回绕	TX-03，PERF-01	4.1
F1-08	多 VL 排队与轮询	TX-04，SYS-04	4.1
F1-09	双网发送与按 VL 选网	MAC-01，TX-04，SYS-01	4.1
F1-10	接收 VL 映射与 UDP 端口分发	RX-01，SYS-01	4.1
F1-11	发送拒绝：VL 禁用、队列满、消息超长、无空闲页	TX-05，SYS-04	4.1
F1-12	配置口：写握手、读延迟、计数采样时刻、运行中改配置	SYS-05，CFG-ISO	4.1
F1-13	传输途中复位后的恢复	SYS-06，WRAP-02	4.1
F1-14	双端双网端到端交付	SYS-01，SYS-09，SVC-08	4.1
F1-15	顶层 1026 2B-VLID 应用流封装、空间反压与配置隔离	WRAP-01，WRAP-02，CFG-ISO	4.6
F1-16	1030 超长消息（1–8192 B）IPv4 分片发送与独立 SN 递增	FRAG-01，PERF-05	4.6
功能 2：高完整性通信与按序重组			
F2-01	帧错误检测：FCS、帧长、IP 头、UDP 头	RX-02，SYS-02	4.2

接下页

表 3-2　（续）

编号	测试点	覆盖用例	节
F2-02	拒绝未知 VL 的帧及配置不允许在该网络接收的帧	RX-02，SYS-02	4.2
F2-03	完整性检查：序号递增、允许丢一帧、重复、跳号、复位首帧、回绕	RX-03，SYS-02	4.2
F2-04	冗余管理：先到副本交付，后到副本丢弃	RX-03，SYS-03，SYS-04	4.2
F2-05	冗余窗口的计时边界与记录过期处理	RX-08，SYS-03	4.2
F2-06	多条 VL 的序号状态相互独立	RX-04	4.2
F2-07	接收环形缓冲溢出与交付队列满后的恢复	RX-05，RX-06，SYS-07	4.2
F2-08	各类错误的计数结果与配置口读回值一致	SYS-02，SYS-07	4.2
F2-09	双网 IC/RM 去重后 IPv4 按序重组与 16 路并发槽分配释放	FRAG-01，FRAG-02，PERF-05	4.6
F2-10	分片异常拦截：乱序/缺片、超 8192 B、16 槽满及超时老化的丢弃恢复	FRAG-01，FRAG-02	4.6
功能 3：SNMP 网络管理			
F3-01	Get、GetNext 及逐对象遍历	SVC-01，SVC-03	4.3
F3-02	Set 及读回	SVC-02，SVC-03	4.3
F3-03	非法请求拒绝：只读对象、错误类型、错误 Community（`community`）凭据	SVC-01，SVC-02	4.3
F3-04	Trap：启动通知、认证失败通知	SVC-02，SVC-03	4.3
F3-05	v1/v2c 及 BER 编码边界	SVC-01	4.3
F3-06	管理报文与用户数据共存	SVC-01，SVC-02，SVC-08	4.3
功能 4：ARINC 615A 软件数据加载			
F4-01	加载流程：LUI、LUR、头文件、数据文件、LUS	SVC-04，SVC-08	4.4
F4-02	卸载流程：LND、LNR、LNS，`MEMORY.BIN` 回传	SVC-04，SVC-08	4.4
F4-03	TFTP 整块边界与结束空块	SVC-04	4.4
F4-04	校验错误、丢数据块、丢确认的重试与终止	SVC-04	4.4
F4-05	片内 RAM 内容与源文件一致	SVC-04，SVC-08	4.4
功能 5：RTC 时钟同步			
F5-01	SNTP 请求与响应的字段及时间戳编码	SVC-05，SVC-08	4.5
F5-02	空载与带载同步误差	SVC-05	4.5
F5-03	秒边界进位，停止同步后时钟继续运行	SVC-05	4.5
F5-04	纳秒与 NTP 小数的双向换算	SVC-05	4.5
F5-05	响应丢失后重发恢复	SVC-06	4.5
F5-06	回送时间戳错误或过期的应答不误校准	SVC-07	4.5
技术指标			
P-01	传输速率不低于 100 Mbps	PERF-05，PERF-01，PERF-04	5.3.1
P-02	帧格式与分片边界：单帧 1–1471 B，分片至 8192 B，VLID 与序号 1–255	MAC-01，TX-01，RX-01，FRAG-01，SYS-09	5.5.1
P-03	端到端时延：63-VL 稳态/突发、变长与最坏情况	PERF-05，PERF-01–04	5.3.2
P-04	传输抖动：发送间隔抖动与 R97 同 VL 极差抖动	PERF-05，PERF-01，PERF-04，TX-03	5.3.2
P-05	128 条发送 VL	CAP-01，TX-04，SYS-04	5.5.2
P-06	4096 条接收 VL	CAP-01，RX-01	5.5.2

接下页

表 3-2　（续）

编号	测试点	覆盖用例	节
P-07	顶层 AFDX_top 63 条 VL 声明满载与混合分片长消息并发交付	PERF-05	5.2
N-01	综合后网表的五项核心功能与 RTL 一致	NET-01、NET-02	6.1–6.3
N-02	综合后网表的 1030 分片重组与 1026 流包装窗口与 RTL 一致	NET-03、NET-04	6.3

3.3　测试用例清单

代表性测试用例分组按测试层次编号见表 3-3；全套工程共编排 67 项 RTL 自动化回归测试平台（逐项明细见附录 A 表 A-1）、顶层 63-VL 满载规格套件、2 项配置隔离用例及 4 项 VQM 门级网表仿真用例。

表 3-3　用例清单

编号	测试平台	测试内容
BAS-01	tb_ram_sdp	四种宽度和深度的存储器：写入、同步读延迟、读使能为低时输出保持
MAC-01	tb_mac_tx	组帧、网络选择、帧间隔、上游字节输入中断
MAC-02	tb_mac_rx	正常帧接收、错误分类、去 FCS、帧边界
MAC-03	tb_mac_loop	收发环回，不同帧长与双网闭环
TX-01	tb_tx_basic	不同消息长度的分页存储、协议头和双网发送
TX-02	tb_tx_basic（32 页 × 2048 字节）	同 TX-01，改变页数与页尺寸
TX-03	tb_tx_bag	BAG 间隔、到期时刻和计数回绕
TX-04	tb_tx_multi	128 条 VL 的排队、轮询与网络选择
TX-05	tb_tx_drop	禁用、队列满、超长、无空闲页及页回收
TX-06	tb_tx_net	记录固定输入下的发送结果，供网表对照
RX-01	tb_rx_basic	映射、消息长度、端口；4096 条接收 VL 逐条交付
RX-02	tb_rx_fault	FCS、长度、协议头和配置错误的拒绝原因
RX-03	tb_rx_icrm	序号规则、回绕、两网时间差边界
RX-04	tb_rx_load	多 VL 同时接收时的序号隔离与去重
RX-05	tb_rx_ovf_ring（缓存 512 字节）	缓存溢出、释放本帧预写入占用的空间与恢复
RX-06	tb_rx_ovf_dq（队列 2 项）	交付队列满、丢弃与恢复
RX-07	tb_rx_net	记录固定输入下的接收结果，供网表对照
RX-08	tb_rm_phase	跨计时边界及处理次序变化下的去重与记录过期
SYS-01	tb_sys_basic	两端双向互发时的消息交付与事件输出
SYS-02	tb_sys_fault	线路丢帧、重放与字节改写，检测、计数与恢复
SYS-03	tb_sys_delay	两网延迟变化下的交付与去重
SYS-04	tb_sys_load	128 条发送 VL 的传输与发送拒绝
SYS-05	tb_sys_cfg	配置写握手、读延迟、计数采样时刻
SYS-06	tb_sys_reset	传输途中复位后，残帧不进入复位后的消息交付
SYS-07	tb_sys_ovf（缓存 512 字节）	整机接收溢出的丢弃、计数与恢复

接下页

表 3-3　（续）

编号	测试平台	测试内容
SYS-08	tb_sys_net	记录顶层在固定输入下的结果，供网表对照
SYS-09	tb_elinx	在 eLinx 中运行：双端双网经顶层 2B-VLID 流互发与去重
WRAP-01	tb_top_wrap 等 4 项	顶层 2B-VLID 封装、应用载荷 Bank 流水、弹性入口缓冲与 16 页回滚边界
WRAP-02	tb_t65_*（16 项）、tb_cfg_local_ready	1026 顶层发送空间/提示/未映射/短帧满队列、接收描述符/数据流、分域复位及配置握手
FRAG-01	tb_fragmentation	端到端 1–8192 B IPv4 分片发送、双网去重后按序重组及 fragment_ref.py 核对
FRAG-02	tb_reassembly_* 等 6 项	16 槽重组引擎、槽满与超长限制、事务回退及多周期服务/RTC 分库流水
CFG-ISO	isolated_default / isolated_small	84 条消息默认规模与 2 条消息裁剪规模下的配置隔离与端口记录 SHA-256 核对
SVC-01	tb_sys_snmp	SNMP 查询、遍历、Community（community）与编码边界
SVC-02	tb_sys_snmp_settrap	SNMP 设置、非法写入拒绝、Trap 通知
SVC-03	tb_judge_snmp	SNMP 四类报文交互的字段解码与读回
SVC-04	tb_sys_615a	615A 加载、卸载、校验错误与丢包重试
SVC-05	tb_sys_rtc	RTC 空载与带载同步、秒边界
SVC-06	tb_rtc_recovery	RTC 响应丢失后的重发恢复
SVC-07	tb_rtc_originate	错误或过期应答不误校准
SVC-08	tb_net_services	五项功能联合测试
PERF-01	tb_sys_perf	内核定长 10/77/81 VL 吞吐、分段时延和抖动参考基线
PERF-02	tb_gbe_burst（77 条）	77 条 VL 同时到期的排队与交付
PERF-03	tb_gbe_burst（81 条）	81 条 VL 同时到期的排队与交付
PERF-04	tb_sys_perf_var	多 VL 变长高负载、同 VL 帧长循环与 R97 极差抖动
PERF-05	tb_t76_load（63-VL）	顶层 AFDX_top 63 条 VL 7 组定长基准工况与 1472/3000/8192 B 混合分片满载验证
CAP-01	tb_judge_capacity	128 条发送、4096 条接收 VL 全部配置
NET-01	官方综合 VQM，tb_elinx	SYS-09 的门级网表仿真（checks=9238, errors=0）
NET-02	官方综合 VQM，tb_net_services	SVC-08 的门级网表仿真，7 份外部端口记录与 RTL 逐字节对照
NET-03	官方综合 VQM，tb_frag1030_net	1030 分片与重组前 199,578 拍窗口门级仿真（5 份文件 32 条记录一致）
NET-04	官方综合 VQM，tb_t76_load	1026 顶层流包装 TX-VQM 与 RX-VQM 双窗口仿真（各 11 份记录与 RTL 一致）

3.4　全设计 42 个设计单元代码覆盖率分析

在 ModelSim SE-64 2020.4 下，对全设计 **34** 个 **Verilog RTL** 源文件（共 **42** 个设计单元）启用 sbceft（语句、分支、条件、表达式、有限状态机状态与转移、信号翻转）全插桩编译，合并 58 份回归 UCDB 数据库生成签核覆盖率报告（测试平台本身不计入统计）。各设计单元代码覆盖率明细严格取自 docs/evidence/vl63_full_load/coverage_frag1030.json，汇总于表 3-4。

表 3-4　全设计 42 个设计单元代码覆盖率明细（ModelSim SE-64 合并 58 份 UCDB，%）

设计单元名称	语句	分支	条件	表达式	FSM 状态	FSM 转移	翻转
AFDX_top	100.00	100.00	—	62.50	—	—	98.62
afdx_615a	100.00	95.90	76.19	93.91	—	—	57.34
afdx_615a_engine	97.16	94.34	76.19	68.62	100.00	29.62	67.26
afdx_app_map	100.00	75.00	—	—	—	—	78.12
afdx_app_payload	100.00	—	—	100.00	—	—	92.10
afdx_app_payload_bank	100.00	100.00	—	100.00	—	—	100.00
afdx_app_payload_slice	100.00	83.33	—	—	—	—	100.00
afdx_app_read	100.00	96.55	—	100.00	—	—	62.01
afdx_app_rx	98.36	94.28	100.00	100.00	100.00	60.00	82.44
afdx_app_tx	99.89	99.81	90.90	98.77	—	—	90.40
afdx_cfg	99.24	98.59	74.21	91.56	—	—	62.71
afdx_crc32_d8	100.00	100.00	—	—	—	—	50.00
afdx_es	100.00	100.00	100.00	80.95	—	—	79.44
afdx_mac_rx	100.00	100.00	100.00	100.00	100.00	100.00	99.67
afdx_mac_tx	98.93	93.33	83.33	76.92	100.00	100.00	92.44
afdx_mgmt_tx	100.00	100.00	100.00	100.00	—	—	81.97
afdx_ntp_fraction	98.72	98.42	100.00	92.30	100.00	60.00	99.53
afdx_ram_sdp	50.00	60.00	0.00	—	—	—	96.18
afdx_rtc	97.57	94.78	74.00	72.95	100.00	36.36	72.72
afdx_rx_core	100.00	99.66	100.00	99.74	—	—	97.70
afdx_rx_deliver	93.33	92.00	31.81	63.63	—	—	95.88
afdx_rx_engine	99.75	98.96	96.00	87.90	80.00	75.00	72.88
afdx_rx_parse	100.00	100.00	56.30	81.15	100.00	60.00	87.89
afdx_rx_reassembly	55.70	27.08	4.16	8.06	37.50	11.53	22.64
afdx_rx_reassembly_bank	71.00	54.14	11.84	0.00	15.78	0.00	10.46
afdx_rx_reassembly_payload	100.00	100.00	—	0.00	—	—	0.00
afdx_rx_reassembly_payload_lane	89.47	58.33	—	—	—	—	5.55
afdx_rx_reassembly_payload_slot	100.00	—	—	—	—	—	0.00
afdx_rx_reassembly_ram	77.77	75.00	0.00	—	—	—	14.95
afdx_rx_table_slice	100.00	100.00	—	—	—	—	100.00
afdx_snmp	99.39	93.47	55.00	79.48	100.00	83.33	48.40
afdx_snmp_engine	97.02	93.73	85.58	81.81	100.00	26.36	63.52
afdx_svc	100.00	96.00	100.00	79.16	—	—	98.30
afdx_timebase	100.00	100.00	—	100.00	—	—	86.53
afdx_tx_buf	98.56	96.05	77.77	100.00	100.00	70.83	100.00
afdx_tx_builder	99.33	98.06	94.07	94.33	100.00	80.00	89.52
afdx_tx_core	100.00	100.00	50.00	100.00	—	—	92.29
afdx_tx_engine	98.95	98.38	83.20	99.54	100.00	81.81	77.91
afdx_tx_free	98.38	97.05	83.33	83.33	100.00	66.66	99.09
afdx_tx_ingress_elastic	100.00	100.00	—	100.00	—	—	100.00
afdx_tx_payload_store	92.30	75.00	0.00	—	—	—	100.00
afdx_tx_rollback_ram	100.00	87.50	—	—	—	—	100.00

接下页

表 3-4　（续）

设计单元名称	语句	分支	条件	表达式	FSM 状态	FSM 转移	翻转
全设计汇总（42 个单元）	**96.82**	**94.61**	**73.95**	**81.31**	**83.94**	**37.60**	**71.91**

全设计覆盖率实测汇总与统计分析如下：

- 语句与分支覆盖率（**96.82%**、**94.61%**）：全设计语句覆盖达到 12416 / 12824，分支覆盖达到 7230 / 7642。顶层与主干收发模块中，`AFDX_top`、`afdx_es`、`afdx_mac_rx`、`afdx_rx_core`、`afdx_rx_parse`、`afdx_tx_core`、`afdx_mgmt_tx` 语句与分支覆盖率均达 99.6%–100.00%；顶层流封装 `afdx_app_tx` 语句覆盖达 99.89%、分支覆盖达 99.81%，弹性缓冲 `afdx_tx_ingress_elastic` 与载荷分库 `afdx_app_payload_bank` 全部指标均为 100.00%。
- 有限状态机覆盖率（状态 **83.94%**，转移 **37.60%**）：ModelSim 识别出全设计共 137 个 FSM 状态，实测覆盖 115 / 137（83.94%），状态转移覆盖 141 / 375（37.60%）。其中 `afdx_mac_rx`、`afdx_mac_tx`、`afdx_app_rx`、`afdx_tx_buf`、`afdx_tx_builder`、`afdx_tx_engine`、`afdx_tx_free`、`afdx_rx_parse` 及全部高层服务引擎的状态覆盖率均为 100.00%；剩余 22 个未覆盖状态分布在 2-Bank 并行例化的重组子模块（`afdx_rx_reassembly` 37.50%、`afdx_rx_reassembly_bank` 15.78%）的异常中止分支及 `afdx_rx_engine`（80.00%）的并发防卫态（重组引擎自身的槽满、超时和乱序中止已在专项单元测试 `tb_reassembly_*` 中独立验证）。
- 条件与表达式覆盖率（**73.95%**、**81.31%**）：条件覆盖达 1306 / 1766，表达式覆盖达 3242 / 3987。未命中项主要为：(1) 双口 RAM 包装原语（`afdx_ram_sdp`、`afdx_tx_payload_store`、`afdx_rx_reassembly_ram`）中的读写同址仿真保护分支；(2) 重组多槽仲裁器的多 Bank 同拍满载组合条件；(3) 管理引擎防御性超时保护分支。
- 管理面解耦模块覆盖率：在 `CE_DIV=2` 多周期架构下，`afdx_mgmt_tx` 实现语句、分支、条件与表达式四个 100.00%；`afdx_snmp_engine` 与 `afdx_615a_engine` 语句覆盖率均超过 97.0%、分支覆盖率超过 93.7%。
- 翻转覆盖率（**71.91%**）：59,358 / 82,546 个信号节点实现双向翻转。未翻转节点主要集中于 `afdx_cfg` 32 位统计计数器的高 16 位，以及 16 槽重组缓存（`afdx_rx_reassembly_payload*`，共 128 KiB）在插桩子集中未被全部写满的高序号槽位存储线。

第 4 章　功能测试

本章按赛题规定的五项核心功能、1026/1030 答疑扩展的顶层流包装与 IPv4 分片重组功能，以及五项功能联合测试，依次说明各模块的激励构造、边界覆盖与验证结果。正文中的关键信号时序图截取自与 `sim/wave/*.do` 相同的观察窗口（对应的 ModelSim 原始波形窗口截图汇集于附录 D）；TFTP 与 SNTP 交互图采用压缩时间轴展示协议握手过程，端到端时延与抖动的定量测量见第 5 章。

4.1　ARINC 664 Part 7 通信

ARINC 664 Part 7 通信测试覆盖双口存储原语、以太网 MAC 收发、UDP/IP 协议封装、VL 寻址、发送分页缓存与 BAG 调度、双网发送、接收 VLID 映射与端口分发、配置总线握手以及传输途中复位恢复，完整对应需求测试点 F1-01 至 F1-14（顶层 2B-VLID 流包装与 1–8192 B 分片重组详见 4.6 节），各测试项与核对结果见表 4-1。

表 4-1　ARINC 664 Part 7 通信测试项

编号	配置与激励	判据	检查数/错误数	结果
BAS-01	四种宽度和深度的存储器配置；随机写入与同步读取，覆盖最低、最高地址；写使能无效期间改变输入数据	读出数据与写入一致；同步读延迟正确；读使能为低时输出保持	20764/0 平台自检	通过
MAC-01	消息长度 1、17、18、1471 字节及随机长度；网络使能遍历仅 A 网、仅 B 网、双网与全关；首个请求覆盖 8 种时钟相位；在帧首、帧中、帧尾中断上游字节输入	前导码、SFD、填充、FCS 正确；帧间隔 12 拍；字节输入中断时输出错误 FCS，不截断帧	264649/0 平台自检	通过
MAC-02	正常帧，以及截短帧、超长帧、前导码错误、FCS 错误；每个异常帧后紧跟一个正常帧	正确识别帧边界，去除 FCS 后输出帧数据；异常帧的错误分类正确；随后的正常帧正确接收	105303/0 平台自检	通过
MAC-03	将发送输出接回接收输入；改变帧长；分别测试 A、B 两网	每网接收内容与发送内容一致	1385254/0 平台自检	通过
TX-01	默认缓存（256 页 × 512 字节）；消息长度 1、16、17、18、255–257、511–513、1025、1470、1471 字节及 32 个随机长度	线路帧与参考检查器输出逐字节一致，含 VLID、网络标识、IP/UDP 头、端口、载荷、填充、SN、FCS；SN 复位后首帧为 0，255 后回绕到 1	662983/0 8008/0	通过
TX-02	缓存改为 32 页 × 2048 字节；激励同 TX-01	同 TX-01	662557/0 8008/0	通过
TX-03	改变 BAG、消息相对允许时刻的提交时间和 BAG 计数初值；覆盖持续排队、晚到消息、计数回绕	同一 VL 相邻两帧的起点间隔不小于 BAG；帧内容正确	14054439/0 14758/0	通过

接下页

表 4-1 （续）

编号	配置与激励	判据	检查数/错误数	结果
TX-04	长帧占用线路期间，向全部 128 条 VL 同时提交消息	各 VL 队列独立；按轮询顺序发出；网络选择与配置一致；帧内容正确	14440385/0 57904/0	通过
TX-05	构造 VL 禁用、队列满、消息超长、无空闲页四类拒绝，随后不复位重新填满缓存	拒绝类别与计数正确；被拒消息已占用的页全部归还	30552330/0 7723/0	通过
TX-06	确定性基准激励序列	发送记录与参考一致；记录作为网表对照基准	236158/0 245/0	通过
RX-01	改变消息长度、UDP 端口、帧间隔；VLID 取 0 与 65535，接收索引取 0 与 4095；配置全部 4096 条接收 VL，每条接收两对双网副本	映射与端口分发正确；交付 8192 条消息、丢弃 8192 个冗余副本，逐条核对一致	9960369/0 123855/0	通过
SYS-01	每端 4 条 VL，BAG、最大长度、网络选择各不相同；双向互发长短消息	每次交付均对应对端接纳的一条消息，内容、VL、端口和顺序正确；事件记录与交付记录一致	5159270/0 2930/0	通过
SYS-04	分两轮用满 128 条发送 VL；接收端配置 4096 条，抽查含 0、4095 的 256 个索引；构造发送侧四类拒绝	交付正确；同一 VL 发送间隔不小于 BAG；拒绝计数正确；各 VL 配置互不影响	193106816/0 123400/0	通过
SYS-05	读写配置口；业务进行中改写配置；调小 VL 最大长度	读结果在请求后第 2 拍返回；计数值为请求前一拍的累计数；写握手完成；调小后拒绝长消息，正常接纳短消息	19044227/0 718303/0	通过
SYS-06	对端连续发送 8 条最长消息期间复位接收端，重新初始化和配置后继续发送	复位前残留的帧不在复位后交付；复位后交付正确	10182209/0 3876/0	通过
SYS-09	在 eLinx 中运行；两端经顶层 2B-VLID 流各发送 1、64、1471 字节消息	端口逐字节一致；双网副本只交付一次	9238/0 平台自检	通过

4.1.1 eLinx 行为仿真

图 4-1 为 eLinx 3.0.7 调用 ModelSim 运行 `tb_elinx`（SYS-09）的实测界面截图（归档于 `docs/evidence/vl63_full_load/elinx_gui_behav_pass.png`）。仿真到达 `Time: 2557777 ns`（界面耗时 `0:02:18`），日志显示 1、64、1471 字节消息经顶层 2B-VLID 流接口的双向双网传输全部通过，自检 9238 次，错误数为 0（编译阶段报告的 90 条警告均为 eLinx/ModelSim 原语库位宽截断提示，详见 `warning_policy_proof.json`）。




图 4-1　eLinx / ModelSim 行为仿真运行结果（SYS-09）：上图为运行窗口，下图为红框日志的局部放大。

4.1.2　发送侧拒绝与页回收

SYS-04 在系统满载背景下专门检验发送侧四类异常拒绝（VL 禁用、队列满、消息超长、无空闲页）的检测与缓存页回收机制，配置总线读回的统计计数值见表 4-2。

表 4-2　发送侧拒绝的注入与读回

拒绝类别	注入方式	计数器读回
VL 禁用	向未启用的 VL 125 提交 1 条消息	`0x41` = 1
队列满	向队列深度限额 `qmax`= 0 的 VL 127 提交 1 条消息	`0x42` = 1
消息超长	向最大载荷 `max_payload`= 1 的 VL 126 提交 18 字节消息	`0x43` = 1
无空闲页	先以 85 条 1471 字节消息占满 255 页，再依次提交 1471、512、1 字节消息	`0x44` = 2

其中，“无空闲页”用例重点验证跨页分配失败时的半途页面释放闭环：当空闲页池仅剩 1 页时，首条 1471 字节消息（需 3 页）在写满第 1 页并申请第 2 页时触发无页拒绝，分页缓存立即通过页面回收口 2 将已占用的 1 页退回空闲页池；紧随其后的 512 字节单页消息得以成功复用该页并完成入队发送；而在该页尚未被组帧器读完归还前提交的第 3 条 1 字节消息，则再次因空闲页数为 0 被准确拒绝。三条消息依次呈现“拒绝 → 接纳 → 拒绝”，证明异常页面释放与回收无泄漏。

4.1.3 仿真波形

图 4-2 为应用消息双网发送的 RTL 信号波形。端系统 1 在 VL 0 连续输入 18、19、20、21 字节消息；子图 (a) 显示应用口握手与调度，首条 18 字节消息于 688.108 µs 从 A、B 两网同步开始输出，线路帧长为 73 字节（含前导码、SFD 与 FCS）；子图 (b) 放大显示两网前导码与帧首数据。




图 4-2 RTL 信号波形：应用消息与双网同拍发送；(a) 应用口写入与发送调度；(b) A、B 两网 GMII 同拍发出前导码与帧首数据

4.2 高完整性通信

高完整性通信测试覆盖 MAC 与协议头错误过滤、序列号完整性检查（IC）、双网冗余管理（RM）、接收环形缓冲与交付队列溢出回退以及各分类统计计数器核对，对应需求测试点 F2-01 至 F2-08，测试结果见表 4-3。

表 4-3 高完整性通信测试项

编号	配置与激励	判据	检查数/错误数	结果
RX-02	输入 FCS 错误、帧长错误、IP 头错误、UDP 头错误、未知 VL、网络不允许的帧	各帧的拒绝原因与参考判决一致；均未交付	576797/0 888/0	通过

接下页

表 4-3 （续）

编号	配置与激励	判据	检查数/错误数	结果
RX-03	序号正常递增、丢一帧、重复、跳号、复位后 0 号帧、回绕；双网到达次序遍历 A 网先到、B 网先到与同拍到达	接纳与拒绝符合 IC 规则；先到副本交付，后到副本丢弃	4635236/0 1274/0	通过
RX-04	64 条 VL 混合收发长短消息；IC、RM 四种开关组合	各 VL 序号状态互不影响；去重正确	6406189/0 19180/0	通过
RX-05	接收环形缓冲缩为 512 字节；长消息与短消息交替	空间不足时丢弃帧并计数，释放本帧预写入占用的空间；后续帧正常接收	422837/0 99/0	通过
RX-06	交付队列缩为 2 项；输入 8 帧	队列满事件 1 次、冗余丢弃 2 次、交付 5 条；释放空间后正常交付	373852/0 57/0	通过
RX-07	确定性正常及异常基准激励序列	接收记录与参考一致；记录作为网表对照基准	374111/0 110/0	通过
RX-08	两网间隔 0–20 拍；帧尾位置在计时边界前后各 32 拍；交替让 A、B 网先到；接收引擎处理帧期间更新计时值	冗余窗口内只交付一次；过期记录失效后同一序号可再次交付	353130/0 平台自检	通过
SYS-02	链路模型在线路上改写字节、插入错误帧、重放和延后重放（表 4-5）	各类计数器读回与注入数一一对应；正常消息交付不受影响	42129011/0 9064/0	通过
SYS-03	设置两网延迟相等、A 网晚到、B 网晚到，以及到达差恰好位于冗余窗口边界的场景	窗口内只交付一次，窗口外两份各自交付	13940507/0 3945/0	通过
SYS-07	接收环形缓冲缩为 512 字节；每端发送 513、1000、1471 字节消息，与短消息交替	每端溢出计数 3/3；同时正常交付 3 条短消息	8886303/0 1562/0	通过

4.2.1 序号判决与冗余窗口边界

用例 RX-03 解耦验证 IC 序号判决与 RM 冗余去重机制。单独验证 IC 时（开启 IC、关闭 RM，图 4-3），接收引擎为每条 VL 的 A、B 两网独立维护上一接收序列号 PSN（图中记为 `last`）。根据 ARINC 664 P7 规则，表初始化后首帧、对端复位首帧（$\mathrm{SN}=0$）以及满足 $\mathrm{SN}\in\{\mathrm{PSN}+1,\mathrm{PSN}+2\}$（在 1–255 环上容忍单帧丢失）的帧均判为有效；无论本次检查通过与否，只要通过映射与配置检查，均以当前 SN 更新本网 PSN，使后续连续帧可在单次乱序后立即恢复同步。

图 4-3(a) 展示了覆盖五类状态转移的测试序列：依次注入序号 7、8（步进 1，正常连续）、10（步进 2，单帧丢失容忍），三帧均被接纳；随后注入序号 13（步进 3，超出容忍窗口），该帧被 IC 拒绝但仍将 PSN 更新为 13；紧随其后的序号 14 因满足 $13+1$ 立即恢复接纳，而再次注入的重复序号 14（步进 0）则被准确丢弃。后续继续注入 0、1、0、2 及跨 255→1 回绕序列，完整的 20 帧激励共接纳 13 帧、拒绝 7 帧，与参考模型完全一致。




图 4-3 IC 序号判决与双网状态更新（RX-03，IC 开启、RM 关闭）：(a) 同一 VL、同一网络的逐帧判决；(b) 同一 VL 的 A、B 网分别保存序号状态。

图 4-3(b) 验证同一 VL 下 A、B 两网 PSN 状态的独立性：两网先同步接收序号 5、6、7（双网 PSN 均更新为 7），随后 A 网注入序号 9（步进 2，接纳，A 网 PSN= 9）、B 网注入序号 10（步进 3，拒绝，B 网 PSN= 10），两网状态互不干扰；当关闭 IC 时，由重复帧与乱序帧构成的 6 帧序列则全部直通交付。

开启 RM 后，接收引擎依据帧尾到达时的粗粒度计时 `now_c`（默认每 4096 拍即 32.768 μs 加 1）判定双网副本是否处于冗余窗口 `skew_max` 内。为在模块级仿真中密集遍历窗口边界与 16 位计时回绕，RX-03 将输入计时步进加速配置为每 64 拍（512 ns）或 16 拍（128 ns）加 1。表 4-4 汇总了窗口边界与状态刷新测试结果（表中到达差以 `now_c` 计时单位计）。

表 4-4 RM 窗口与状态更新检查结果

用例	边界激励	结果
RX-03	`skew_max=20`，同序号双网到达差为 20、21	差为 20 时只交付一次；差为 21 时超出窗口，两份各自交付
RX-03	`skew_max=0`，到达差为 0、1	同一计时单位内完成去重；相差 1 个单位时分别交付
RX-03	A、B、A 三份同序号帧，间隔各 768 拍（计时每 64 拍加 1，即间隔 12 个单位）	前两份依次交付、去重丢弃；由于被丢弃副本不刷新 `rm_time`，第三份距首份达 24 个单位（> 20），按新消息交付
SYS-03	`skew_max=2`，系统级双网到达差分别为 2、3	差为 2 时只交付一次；差为 3 时两份各自交付

在此基础上，用例 RX-08 将两网帧尾精确控制在 `now_c` 跳变沿前后各 32 拍，遍历两网先后次序与 0–20 拍到达间隔，验证了“引擎忙期间 B 网先完成解析、A 网后完成解析，引擎转入空闲后按 A 网优先仲裁逆序处理”时 16 位时间差取绝对值判据的正确性，同时验证了跨 16 位计时回绕去重以及空闲期后台 `AGE` 过期清理后相同序号的重新接纳。此外，在冗余管理与序号完整性专用大流量测试 RM-04（`tb_gbe_rm_psn`）中，实测自检次数达到 18,582,812 次、独立参考核对通过 364,230 项（标准回归基准集为 4,635,236 次自检与 1,274 项独立核对），双网到达次序逆序、相同序号去重及跨粗计时单位边界处理全部准确无误。

图 4-4 为双网副本去重的 RTL 信号波形：A 网副本先到，并经应用口交付（子图 a）；B 网副本晚到 2002 拍，被冗余管理（RM）模块丢弃，触发 ev_rm_drop 脉冲（子图 b）。




图 4-4 RTL 信号波形：两网副本先后到达与冗余去重；(a) A 网副本被接纳并交付；(b) 晚到的 B 网副本触发 ev_rm_drop

4.2.2 异常注入与计数读回

用例 SYS-02、SYS-07 与 RX-06 检验接收侧 10 类异常的检测与计数（表 4-5），与发送侧 4 类拒绝（表 4-2）合计覆盖 14 类异常。各阶段在通路排空后读取统计寄存器；共用寄存器的子项按阶段增量核对（地址为十六进制，“A/B”指双网计数，“每端”指两端各自的读回值）。

图 4-5 为 FCS 错误帧的拒绝与配置口读回波形：A 网 FCS 错误帧到达后触发 ev_a_fcs_error（对应顶层 ev_a[1]），该副本不交付应用口；随后到达的 B 网正常副本仍可正常交付，app_rx_net = 1（子图 a）。后续独立配置读请求访问地址 0x49，经两拍流水线返回 count_a_fcs = 1（子图 b）。




图 4-5 RTL 信号波形：FCS 错误帧的拒绝与计数器读回；(a) A 网报错，B 网正常副本交付；(b) 独立配置读请求经两拍返回 `count_a_fcs = 1`

表 4-5 接收侧异常的注入与读回

异常类别	用例	注入方式与数量	计数器读回
FCS 错误	SYS-02	改写字节，每端每网 2 帧，共 8 帧	每端 `0x49/0x51` 由 0 增至 2/2
帧长错误	SYS-02	插入错误帧，每端每网 1 帧，共 4 帧	每端 `0x4a/0x52` = 1/1
IP 头错误	SYS-02	插入错误帧，每端每网 1 帧，共 4 帧	每端 `0x4b/0x53` = 1/1
UDP 头错误	SYS-02	校验和字段非零，每端每网 1 帧，共 4 帧	每端 `0x4b/0x53` = 2/2（与 IP 头共用计数器，本阶段各加 1）
未知 VL	SYS-02	每端每网 1 帧，共 4 帧	每端 `0x4c/0x54` = 1/1
网络不允许	SYS-02	每端 2 条双网消息，A、B 各 1 个副本不被允许，共 4 个	每端 `0x4d/0x55` = 1/1
同网重复	SYS-02	四条单向链路各重放 1 帧，共 4 帧	每端 `0x4e/0x56` = 1/1
序号乱序	SYS-02	四条单向链路各延后重放 1 帧，共 4 次	每端 `0x4e/0x56` = 2/2（本阶段各加 1）
接收环形缓冲溢出	SYS-07	接收环形缓冲 512 字节，每端发送 513、1000、1471 字节消息各 1 条	每端 `0x4f/0x57` = 3/3
交付队列满	RX-06	队列 2 项，输入 8 帧	队列满事件 1 次、冗余丢弃 2 次、交付 5 条

同网重放的帧因序号重复而被 IC 拒绝，并计入完整性错误；双网冗余副本通过 IC 后，由 RM 丢弃并计入冗余丢弃。正常冗余场景中，SYS-04 的端系统 2 收到 922 组双网消息共 1844 个副本，冗余丢弃计数 `0x58` 与交付计数 `0x59` 均为 922。

4.3 SNMP 网络管理

SNMP 网络管理测试覆盖 v1/v2c 协议下的 Get、GetNext 全表遍历、Set 配置修改、异常请求拒绝以及 v2 Trap 主动通知，对应需求测试点 F3-01 至 F3-06（表 4-6）。外部管理端基于第三方库 `pyasn1` 构造与解析 BER 报文，经由 AFDX 双网通路与被测端代理交互，并将报文返回值与配置总线直接读回值交叉比对。

表 4-6 SNMP 测试项

编号	配置与激励	判据	检查数/错误数	结果
SVC-01	Get、GetNext；v1、v2c；依次遍历各对象直至表尾；错误 Community（`community`）凭据；请求号正负值；BER 长度边界（16 字节 Community 字符串、长格式长度（Long-Form Length）；穿插双向用户消息	响应字段经独立解码后核对正确；数值与配置口读回一致；不响应 Community 错误的请求，`BAD_COMMUNITY` 计数加 1；用户消息交付不受影响	37611/0 926/0	通过
SVC-02	Set 后读回；向只读对象发送设置请求，以及发送类型错误、Community 错误的设置请求；切换开关触发启动通知和认证失败通知；穿插用户消息	设置值读回一致；拒绝时错误字段正确，寄存器保持原值；两类通知字段正确	8563/0 188/0	通过
SVC-03	批量测试；Get、GetNext、Set、Trap 四类报文交互	四类报文字段解码正确，数值与读回一致	699/0 平台自检	通过

4.3.1 查询、设置与通知结果

用例 SVC-01 对 MIB 中的 36 个管理对象（含 `sysDescr`、`sysUpTime` 两个系统对象，以及私有子树下的设备版本、`USER_ID`、RTC 状态、全部 27 个收发与去重计数器及 SNMP 自身统计量）分别执行 SNMPv1 与 v2c Get 精确查询，并从根前缀 `1.3` 起执行 GetNext 字典序遍历。实测全部响应均从 UDP 端口 161 返回请求源端口，协议版本、Community（`community`）与 `request-id` 原样保持，字符串、`TimeTicks` 及各 32 位计数器的 ASN.1 编码与配置总线读回值完全一致。针对未定义 OID 的越界访问，v1 准确返回 `noSuchName=2`（错误索引 1），v2c Get 返回异常值标签 `noSuchObject`（`0x80`），v2c GetNext 在遍历越过表尾后返回 `endOfMibView`（`0x82`）。

用例 SVC-02 验证读写对象修改、非法写入拒绝与 Trap 触发机制：先依次通过 v1 Set 和 v2c Set 将读写对象 `USER_ID` 改写为 `0x3456` 和 `0xabcd`，每次改写后经 SNMP Get 与主机配置口读回均确认生效；随后注入只读对象写请求与错误类型写请求，v1/v2c 分别返回表 4-7 所示的标准差错状态码（错误索引均为 1），且 `USER_ID` 维持 `0xabcd` 不变；当注入错误 Community 的 Set 请求时，代理静默丢弃而不回包，同时递增 `BAD_COMMUNITY` 计数。

表 4-7 SNMP Set 拒绝结果

设置对象或输入	v1 错误状态	v2c 错误状态
只读版本对象、未实现的 OID	`noSuchName=2`	`notWritable=17`
向 `USER_ID` 写入字符串	`badValue=3`	`wrongType=7`




图 4-6 RTL 信号波形：SNMP Get 请求与响应的帧首窗口；(a) 请求在 525.292 µs 到达 GMII；(b) 代理在 531.676 µs 从 A、B 两网同时开始响应

在 Trap 通知测试中：当 `TRAP_ENABLE` 关闭时，使能代理并等待 1,250,000 拍确认无报文发出；置位 `TRAP_ENABLE` 并重启代理后，管理端在 UDP 端口 162 准确收到一条 `coldStart` 通知，随后注入错误 Community 请求又触发一条 `authenticationFailure` 通知；再次关闭 `TRAP_ENABLE` 后重复上述触发条件，Trap 发送计数稳定保持为 2。经 `pyasn1` 解码确认，两条 SNMPv2-Trap（PDU `0xA7`）均携带 `sysUpTime.0` 与 `snmpTrapOID.0` 两个 VarBind，分别指向标准 Trap OID 的尾项 1 和 5。在 22 个 Set/Trap 交互场景穿插进行的双向用户流量中，两端各 29 条用户消息均完整、单次交付，验证了服务通道轮询与端口分发的隔离性。

4.4 ARINC 615A 软件数据加载

ARINC 615A 软件数据加载测试覆盖单文件上传（LUI、LUS、LUR、LUH 头文件及数据文件）、介质定义下载（Media-Defined Download, MDD）（LND、LNS、LNR 及 `MEMORY.BIN` 回传）、TFTP 512 字节整块与短末块边界、CRC-16 校验失败与丢包超时重传，以及片内 8 KiB 加载区的数据一致性核对，对应需求测试点 F4-01 至 F4-05（表 4-8）。

表 4-8 615A 测试项

编号	配置与激励	判据	检查数/错误数	结果
SVC-04	加载：LUI、LUR、头文件、数据文件、LUS；卸载：LND、LNR、LNS，以 MEMORY.BIN 回传。数据长度 1500、1536 字节；文件版本 A4、A3；请求端口 59、1059；穿插用户消息；注入校验错误、丢数据块、丢确认	见下文四项判据	44098/0 752/0	通过

SVC-04 对每次数据加载会话同时执行四项闭环核对：

1. 线路上传输的各阶段协议文件与 TFTP 报文经独立解码后格式与字段正确；
2. 状态文件（LUS/LNS）的进度百分比与状态码演进正确，单次丢包重传后能恢复完成，重传耗尽或校验出错时准确终止并上报原因码；
3. 上传完成后经主机配置总线逐字节读回片内 8 KiB 加载区 RAM，与原始数据文件逐字节一致；
4. 介质定义下载（Media-Defined Download）回传的 MEMORY.BIN 文件与最近一次成功上传的数据文件逐字节一致。

4.4.1 加载与卸载场景结果

测试启动后首先校验服务寄存器复位默认值（请求端口 59、超时 250,000,000 拍即 2 s、重传上限 1 次、协议版本 A4），随后将超时缩短为 250,000 拍（2 ms）、重传上限设为 2 次以加速异常超时场景。六个子场景的验证结果如下：

- 正常传输与 **TFTP** 末块边界：1500 字节文件（拆分为 512、512、476 字节三块，以短块收尾）与 1536 字节文件（3 个 512 字节满块后补发零长度 DATA4 收尾）分别覆盖了 RFC 1350 的两类传输终止边界。两次上传过程中，LUS 依次报告初始化（0x0001）、传输中（0x0002）和完成（0x0003，进度 100%），状态文件计数连续递增，STATUS 寄存器为 0x0002（成功）；配置口读回的片内 RAM 数据及后续卸载回传的 MEMORY.BIN 均与原文件逐字节吻合。
- 单次丢包与超时重传恢复：上传期间首次丢弃 DATA2 后，目标端在 2 ms 超时后重发前一块 ACK1，触发加载端补发 DATA2（重传计数加 1）并顺利完成 1500 字节写入；卸载期间首次丢弃 ACK2 后，目标端超时重发内容一致的 DATA2，加载端去重接收后文件完整无损。
- 数据损坏与 **CRC-16** 拦截：翻转上传 DATA2 第 14 字节最高位后，目标端流式 CRC-16 校验与 LUH 头文件声明值失配，立即发出 TFTP ERROR 及失败状态文件（LUS 总状态 0x1003、文件级状态 0x1007），STATUS 寄存器记录 0x0303（原因码 3：CRC 错），进度定格在 100% 以下。
- 重传次数耗尽终止：上传持续丢弃 DATA2 时，目标端在重发两次 ACK1 后判定重传耗尽（重传计数加 2，已加载字节数停留在 512，STATUS 为 0x0503）；卸载持续丢弃 ACK2 时，目标端重发两次 DATA2 后终止会话，状态文件进度按已确认的首块报告为 $\lfloor 51200/1500 \rfloor = 34\%$。两种场景均以状态码 0x1003/0x1007 干净结束。

- 协议版本兼容与忙态写保护：分别配置 A4、A3 版本均可正常完成数据加载，且传输忙期间向版本等控制寄存器发起的改写请求被硬件安全忽略；当注入不受支持的 A5 版本 LUR 时，目标端在列表阶段直接拒绝（LUS 报告 FAIL 1，STATUS 为 0x0103，已加载字节数为 0），不再发起后续头文件与数据文件请求。
- 端口切换、选项忽略与非法文件名拒绝：将请求端口改配为 1059 后，RRQ/WRQ 随之切换至 1059 端口建立会话；当请求附带 blksize=1024、port=5555 等 RFC 2347 扩展选项时，目标端按规范忽略选项、不回 OACK，维持 512 字节块长传输；请求卸载不存在的 ABSENT.BIN 时，目标端准确返回 FAIL 1 且输出长度为 0。




图 4-7 TFTP 数据块与确认的协议示意：被测端收到 DATA 块后在两网发出对应 ACK，收到不足 512 字节的数据块后结束传输；时间轴压缩，不按比例

4.5 RTC 时钟同步

RTC 时钟同步测试覆盖 SNTPv4 客户端/服务端时钟同步交互、空载与带载同步精度、跨秒进位、纳秒与 32 位 NTP 小数双向无损换算、应答丢失重发以及非法/过期应答过滤，对应需求测试点 F5-01 至 F5-06（表 4-9）。测试中通过独立解码线路上的 48 字节 SNTP 报文，逐项核对模式字段、时间戳编码及应答帧中回显的 Originate 时间戳。

表 4-9 RTC 测试项

编号	配置与激励	判据	检查数/错误数	结果
SVC-05	空载、用户流量带载、77 条 VL 满载三种场景；空载时交换主从角色，Client 时间分别超前和落后；在秒边界附近启动；停止同步后继续运行；纳秒与 NTP 小数换算 72 组向量（含零、秒末和随机值）	报文字段与时间戳编码正确；回送时间戳与本次请求一致；秒进位正确；停止同步后时钟继续运行；换算双向一致；同步误差见表 4-10	10675841/0 1811/0	通过
SVC-06	丢弃第一个响应；交换 Server/Client 启动顺序	Client 在下一周期重发请求并完成同步	28/0 平台自检	通过
SVC-07	送入回送时间戳错误或过期的响应，之后送入合法响应	错误和过期响应不误校准；合法响应仅执行单次同步校准	34/0 平台自检	通过

每次时钟同步完成后，测试平台在同一拍读取主从两端的秒（SEC）与锁存纳秒（NS）寄存器，折算为纳秒后求差，三种负载工况下的同步误差汇总于表 4-10。空载工况下，往返路径无排队等待，5 拍固定写回流水延迟由硬件精确补偿 40 ns，实测同步误差为 0 ns；在叠加用户流量及 77 条 VL 双向满载（每方向吞吐保持 906.136 Mbps）工况下，由于发送时间戳在报文首字节进入发送核心（入队前）采样，当请求或响应报文恰逢线上正在发送 1471 字节长帧（线路占用 1538 拍即 12.304 µs）时会产生单向排队等待，这种往返排队不对称带来的最大同步偏差实测为 10788 ns（10.788 µs），严格小于单个最长帧的线路占用时间。

表 4-10 RTC 同步误差（SVC-05）

工况	同步次数	最大误差（ns）
空载	20	0
用户流量带载	8	10788
77 条 VL 双向满载	40	10788




图 4-8 SNTP 请求与响应的协议示意：Client 发出时间请求并收到 Server 响应，响应中的 Originate 等于请求的发送时间戳 T1；时间轴压缩，不按比例

4.6 顶层 2B-VLID 流包装、配置隔离与 1030 分片重组

针对官方 1026 答疑（R119）顶层应用流接口规约与 1030 答疑（R139）1–8192 B 超长消息 IPv4 分片及双网去重后按序重组需求，测试体系构建了从存储与弹性流水子模块、16 项 `tb_t65_*` 包装边界测试、16 槽重组引擎单元测试到端到端分片与配置隔离的专项验证矩阵（对应测试点 F1-15、F1-16、F2-09、F2-10），核心测试项与结果见表 4-11。

表 4-11 顶层流包装、配置隔离与 1030 分片重组测试项

编号	配置与激励	判据	检查数/错误数	结果
WRAP-01	`tb_top_wrap`、`tb_app_payload_pipeline`、`tb_tx_ingress_elastic`、`tb_tx_buffer_bounds`：覆盖顶层 2B-VLID 头解析/插入、应用载荷分库流水、入口弹性 FIFO 反压及 16 页（8192 B）跨页回滚边界	2B 大端 VLID 与消息载荷零字节错位；连续背靠背突发反压无丢拍；超长拒绝时最多 16 页全部无泄漏归还	928635/0 平台自检	通过
WRAP-02	16 项 `tb_t65_*` 与 `tb_cfg_local_ready`：覆盖初始化握手机制、未映射 VLID 丢弃、短帧队列满/空间前瞻边界、接收描述符与载荷流解耦、应用/MAC/RX 分域独立复位及本地配置就绪握手	17 项专项测试全部 0 错误通过（其中 `tb_t65_rx_data` 自检 14,536,729 次、独立核对 9,874 项）；复位边界无残帧泄漏	17860656/0 11071/0	通过
FRAG-01	`tb_fragmentation`：端到端双网传输 1、1471、1472（两分片：首片 1464 B 应用载荷 + 8 B UDP 头 = 1472 B IP 载荷，末片 8 B）、3000、8192 B（6 分片）消息，注入单网丢片与双网时延差	全部 IPv4 分片满足 1472 B（184×8 B）对齐、`MF/Offset` 与 IP 头校验和正确、每分片独立递增 AFDX SN；双网 IC/RM 去重后按序重组与 `fragment_ref.py` 完全一致	33/0 9/0	通过
FRAG-02	`tb_reassembly_engine`、`tb_reassembly_limits`、`tb_reassembly_transactions`、`tb_context_pipeline`、`tb_service_pipeline`、`tb_rtc_banked`：覆盖 2-Bank×8-Slot 共 16 槽并发分配、乱序/缺片中止、总长超 8192 B 拦截、槽满拒绝与超时回收	正常按序分片重组 100% 交付；乱序分片、缺片、超 8192 B 及第 17 条并发分片流准确丢弃并释放槽位，不污染后续正常分片消息	531/0 平台自检	通过
CFG-ISO	`isolated_default`（84 条消息，38.188 s）与 `isolated_small`（2 条消息裁剪参数，15.828 s）：检验配置空间隔离与双端 15 份追踪记录完整性	两项配置隔离入口均一次通过，各 15 份 GMII/应用收发与事件记录 SHA-256 校验零异常	2/2 组 SHA-256 核对	通过

实测验证确认了本设计“先双网 IC/RM 单帧去重、后单流按序 IPv4 重组”架构的两项关键工程性质：(1) 当 A 网某个中间分片因线路误码被 MAC/IC 丢弃时，只要 B 网同序号冗余分片在 `skew_max` 窗口内到达，去重输出给重组器的分片流依然严格连续完整，整条 8192 B 消息实现无感零丢包交付；(2) 当双网同一分片同时丢失导致偏移量不连续（乱序/缺片）或分片总长突破 8192 B 时，对应重组槽立即中止当前残缺消息并回收槽位，绝不向应用口输出截断伪包。8192 B 消息 6 分片双网发送与单次重组交付的 ModelSim 原始波形见附录 D 图 D-6。

4.7 五项功能联合测试

用例 SVC-08 在同一对端系统、同一次仿真运行中联合开启全部五项功能，使应用消息、高完整性异常注入与三项高层服务共享底层的双网收发核心、服务通道仲裁器和

主机配置总线（表 4-12）。全过程共执行 1123 次平台自检与 65 项独立参考核对（含 16 字节数据加载文件的 41 项逐字节与状态核对），全部零错误一次性通过。测试验证了在 `CE_DIV=2`（2 周期时钟使能解耦）与基于 BRAM 的拒绝状态记录架构（`denial_ram`）下，管理协议与用户业务在同一硬件架构下共存时的周期级确定性与协议时序安全性；该用例同时作为综合后门级网表仿真（NET-02，见第 6 章）的基准激励。多 VL 满载并发传输见第 5 章。

表 4-12　五项功能联合测试项

编号	配置与激励	判据	检查数/错误数	结果
SVC-08	依次执行：(1) 两端各发一条用户消息；(2) 向一端注入一个跳号帧；(3) 一次 SNMP Get 读取设备描述；(4) 一次时钟同步；(5) 加载 16 字节文件，读回 RAM 后卸载	(1) 双网副本去重，各交付一次；(2) 完整性错误计数加 1，交付数不变；(3) 响应经独立 BER 解码后核对正确；(4) 配置口确认同步完成，请求与响应时间戳对应；(5) RAM 与卸载内容均与原文件一致；测试结束时，交付数与错误数均无额外增加	1123/0 65/0	通过

图 4-9 记录了五功能联合测试平台 `tb_net_services` 在 ModelSim 中运行的全程实测波形（时间窗口 0–1095.014 µs）。信号 `phase` 依次展示测试推进阶段：用户数据收发、完整性异常注入（`ic2=1` 坏序号帧拒收）、SNMP 管理查询、RTC 时钟同步（同步后时间差 `difference=0` 实现零时差）、ARINC 615A 数据加载（`status_value=2` 成功）以及后续的完整卸载。




图 4-9　五项功能联合测试 `tb_net_services` 全程 ModelSim 原始波形（0–1095.014 µs）：依次通过用户数据、完整性校验、SNMP、RTC（零时差）与 615A 加载/卸载。

第 5 章　系统性能、压力与时钟同步测试

本章围绕有效载荷吞吐率、帧格式与 IPv4 分片边界、顶层 `AFDX_top` 63-VL 声明满载规格、内核定长与多 VL 变长分段时延与 R95/R97 传输抖动、最坏同拍突发排空以及 128 发送/4096 接收虚拟链路容量展开定量测试与物理机理解析。所有数据直接源于实测基准归档（`docs/evidence/vl63_full_load/`、`docs/evidence/frag1030_delivery/`、`docs/evidence/perf_r97.json` 及 `docs/evidence/vqm_compat/performance_difference.md`）。

5.1　测量定义与测试工况配置

两个被测端系统工作于共用的 125 MHz 理想时钟基准下，每拍周期为固定的 8.000 ns，八位 GMII 接口每拍传输一字节（物理线速 1 Gbps）。有效载荷吞吐率（R）依据官方答疑 R95-1 规范，按接收端应用接口在稳态测量窗口内完成去重交付的纯有效载荷字节数计算：

$$R = \frac{8 \times B_{\text{payload}}}{N_{\text{cycles}} \times 8\,\text{ns}} = \frac{1000 \times B_{\text{payload}}}{N_{\text{cycles}}}\ \text{Mbps}. \tag{5-1}$$

统计时剔除各层协议报头（以太网头、IP 头、UDP 头）、前导码与短帧填充（Padding），A、B 两网的冗余副本只计一份，两传输方向分别独立统计。核心分段时延（L_{tx}、L_{gmii}、L_{rx}、L_{app}）、顶层流式全消息时延（L_{e2e}）、同 VL 端到端极差抖动（J_{R97}）及发送间隔偏差（J_{tx}）的定义遵循第 2.3 节公式。

测试分为两个互补层面：首先在 **PERF-05**（**`tb_t76_load`**）中，以顶层 `AFDX_top` 公开 2B-VLID 流接口（输入 VLID 首字节至输出末字节）测试系统声明的 **63 TX / 63 RX VL** 满载规格（7 组定长周期/背靠背突发工况 + 1472/3000/8192 B 混合分片工况，见 5.2 节）；其次在 **PERF-01**（**`tb_sys_perf`**）与 **PERF-04**（**`tb_sys_perf_var`**）中，通过内核分段时间戳探针测量单帧 4 段周期级时延及 77/80/81 条 VL 超规格压力基线（表 5-1，覆盖链路延迟 0 拍与 257 拍即 2.056 μs、双向双网全使能）。

表 5-1　系统性能测试工况配置

工况名称	VL 规模与 BAG	有效载荷与帧长特性	提交方式与流量特征
`gbe77_d0/d100`	77 条，1 ms	固定 1471 字节（以太网帧长 1518 字节）	错峰提交，千兆满载持续流
`gbe81_d0`	81 条，1 ms	固定 1471 字节（极限理论承载上限）	错峰提交，千兆满速极限流
`fe10_d0`	10 条，1 ms	固定 1471 字节	错峰提交，基线标称流量
`var_fixed`	32 条，1–8 ms	每条 VL 载荷固定（按索引模 5 选取 1、17、256、1024、1471 B）	错峰提交，多 VL 固定长混合流
`var_cycle`	32 条，1–8 ms	同一 VL 在 $\{1, 17, 256, 1024, 1471\}$ B 循环交替	帧长动态切换，激发队列长度重排

接下页

表 5-1　（续）

工况名称	VL 规模与 BAG	有效载荷与帧长特性	提交方式与流量特征
var_high	80 条，1 ms	前 4 条固定 1、17、256、1024 B，其余 76 条固定 1471 B	长短帧混合超高负载，验证大容量交付
var_burst	32 条，1–8 ms	载荷同 var_fixed（32–1024 B），同拍设置计划释放时刻	32 条 VL 同拍计划释放，验证串行提交排空

5.2　顶层 AFDX_top 63-VL 声明满载规格与混合分片实测

针对集成顶层 2B-VLID 流接口与 IPv4 分片重组引擎后的完整交付架构，系统并发满载规格设定为 **63** 条发送 **VL / 63** 条接收 **VL**（配置表容量保持 128 TX / 4096 RX VL），每条 VL 配置 BAG = 1 ms、Lmax = 1471 B、A/B 双网冗余且双向同时运行（GMII 物理线路利用率 $63\times1538/125000 = 77.5152\% \approx 77.5\%$，单向纯应用载荷吞吐 741.384 Mbps，含 2B-VLID 输入流速率为 742.392 Mbps）。

表 5-2 汇总了 100 ms 仿真窗口（12,500,000 拍，CE_DIV=2）下 7 组基础定长工况的实测结果。表中端到端时延从输入 2B-VLID 首字节握手统计至输出末字节有效；周期工况（P1–P1471）抖动取同 VL 最大减最小，背靠背两拍突发工况（B1、B2，每 2 ms 连续注入两条 1471 B 消息）按协议取“全程最大时延 − 首帧时延 − BAG”。

表 5-2　顶层 AFDX_top 63-VL 满载规格 7 组基准工况实测结果（100 ms 双向双网）

场景 / 载荷	双向总吞吐 (Mbps)	最大端到端时延 (µs)	同 VL 最大抖动 (µs)	页池保守上界	仿真耗时 (s)	结论
P1（1 B）	1.008	38.440	2.016（0x0104）	57 / 256	740.3	PASS
P17（17 B）	17.136	34.600	3.360（0x0104）	51 / 256	751.5	PASS
P256（256 B）	258.048	41.360	0.016（0x010E）	16 / 256	905.0	PASS
P1024（1024 B）	1032.192	65.984	0.008（0x0100）	14 / 256	1394.5	PASS
P1471（1471 B）	**1482.768**	**80.336**	0.016（0x0100）	18 / 256	1418.6	PASS
B1（1471 B 固定）	1477.415	1079.056	—*	144 / 256	1649.4	PASS
B2（1471 B 轮换）	1477.119	**1175.432**	**96.752**（0x0114）	156 / 256	1411.6	PASS

注：*B1 按固定 VL 次序连续注入两帧，两方向各 3,150 对消息全部通过 BAG 最小间隔与逐字节完整性验证；因次帧晚于首帧输入并等待剩余 BAG（≤ 1 ms），跨帧抢占下的 BAG 等待抖动由每三相邻 VL 轮换输入次序的 B2（最大 96.752 µs < 100 µs）测量。

在此基础上，63 条 VL 混合分片工况与缓存容量边界的实测结论如下：

1. **63-VL** 混合单帧与分片长消息（**`mixed_profile`**）：在 100 ms 双向并发窗口内，60 条短消息 VL 与 3 条分片长消息 VL 同时运行，两方向各自完整交付 50 条 1472 B（2 分片）、33 条 3000 B（3 分片）和 17 条 8192 B（6 分片）消息（双向窗口内共交付 12,200 条、含窗口尾排空共 12,206 条消息），HDL 自检、逐字节载荷比对及 Python/Tcl 双统计 100% 一致，发送页池峰值占用 $\leq 205/256$。
2. 在途分片并发容量与超规格压力边界：发送核心配置 256 页（128 KiB）共享载荷池，接收侧配置双网各 4 KiB 环形缓冲与 16 路（2-Bank × 8 槽位）重组上下文，满足 $\sum_v \mathrm{qmax}_v\lceil M_v/512\rceil + 9 \leq 256$ 的在途流量规划；在超出 63-VL 满载规格的 81-VL 极限压力下，周期注入最大抖动为 3.368 µs，验证了硬件调度的吞吐余量。

5.3　内核单帧分段时延、超规格压力基线与 R97 抖动机理

表 5-3 给出了内核级性能参考测试（`tb_sys_perf` 与 `tb_sys_perf_var`）在链路 0 拍直连（`d0`）及 100/257 拍线缆延迟下的分段时延与抖动数据（注：1030 分片版本中发送引擎调度提前量由 -9 调整为 -8 拍以容纳分片计算流水，使极少数边界帧实测间隔出现 BAG + 1 拍即 $+8$ ns 的良性量化台阶，详见 `docs/evidence/vqm_compat/performance_difference.md`）。

表 5-3　有效载荷吞吐率、分段时延与抖动实测结果汇总

测试工况	单向吞吐 (Mbps)	L_{tx} 最大 (µs)	L_{rx} 首/末 (µs)	L_{app} 首/末 (µs)	R97 同 VL 极差 (µs)	发送间隔偏差 (µs)
`gbe77_d0`	906.136	0.312	12.360 / 24.120	12.672 / 24.432	0.008	0.000
`gbe77_d100`	906.136	0.312	12.360 / 24.120	13.472 / 25.232	0.008	0.000
`gbe77_d257`	906.136	0.312	12.360 / 24.120	14.728 / 26.488	0.008	0.000
`gbe81_d0`	953.208	0.312	12.360 / 24.120	12.672 / 24.432	0.008	0.000
`fe10_d0`	117.680	1.880	121.648 / 133.408	123.528 / 135.288	0.000	0.000
`var_fixed_d0`	57.794	0.360	12.360 / 24.120	12.672 / 24.432	0.008	0.000
`var_cycle_d0`	70.403	12.216	12.352 / 24.112	12.936 / 24.424	9.992	6.192
`var_high_d0`	904.752	12.016	12.360 / 24.120	23.872 / 24.432	0.008	0.000
`var_burst_d0`	57.794	21.128	12.352 / 24.112	32.824 / 32.888	0.000	0.000

5.3.1　吞吐率与传输时延达标分析

1. 吞吐率表现：在顶层声明规格 63 条 VL 满载（`P1471`）下，每方向去重有效载荷吞吐达 **741.384 Mbps**（双向合计 1482.768 Mbps），达到赛题 100 Mbps 指标的 **7.41** 倍。进一步在内核超规格压力工况下，`gbe77_d0` 单向吞吐达 906.136 Mbps（81 条极限

满载达 953.208 Mbps，双向合计 1906.416 Mbps）；多 VL 混合变长高负载工况 `var_high`（前 4 条短帧、76 条 1471 B 长帧）两方向各自去重吞吐率均达 904.752 Mbps（双向合计 1809.504 Mbps，每方向连续传输 1,600 帧样本），其余标称工况（`var_fixed` 57.794 Mbps、`var_cycle` 70.403 Mbps、`var_burst` 57.794 Mbps）均按业务输入速率 100% 无损交付。




图 5-1　10、63（声明满规格）及 77/81（压力基线）条活跃 VL 的单向有效载荷吞吐率实测与 100 Mbps 指标门限对比

2. 稳态传输时延：顶层 63 条 VL 满载（含输入流化与并发排队）最大端到端时延为 80.336 µs，两拍连发突发（B2）含 1 ms BAG 等待后的最大时延为 1175.432 µs；内核无排队单帧稳态下，从提交完成拍 M 至交付末拍 D_{last} 的时延最大值为 24.432 µs（3054 拍，平均值 24.424 µs 即 3053 拍；叠加 100/257 拍线缆延迟后分别为 25.232 µs 与 26.488 µs），全面优于赛题 1–2 ms 的时延上限。




图 5-2　端到端时延与消息长度关系及 1471 字节满载流水线分段拍数拆解（TX 32 拍、Wire 1525 拍、RX 26 拍、Deliver 1470 拍，总计 3053 拍 = 24.424 µs，遇 AGE 扫描让步为 3054 拍 = 24.432 µs）

5.3.2　R95/R97 传输抖动与物理机理拆解

1. 定长稳态抖动（**gbe77_d0**）：由于发送端 BAG 整形器在无外部争用时准点释放，同一 VL 的发送间隔恒定为 1000.000 µs（发送间隔偏差 $J_{\text{tx}} = 0.000$ µs）；接收侧由于接收帧到达时刻与后台 4096 拍周期的 AGE 老化扫描产生偶尔 1 拍的交错退让，测得同 VL 端到端时延极差抖动 $J_{\text{R97}} = 0.008$ µs（对应 1 个时钟周期 8 ns）。

2. 变长循环抖动（**var_cycle**）与物理拆解：在 var_cycle 工况中，32 条 VL 的帧长在 1、17、256、1024、1471 字节循环交替。测得全系统最大同 VL 首字节交付时延极差抖动为 9.992 µs（出现在 VL 25，对应第 2666 帧至第 3026 帧）。

依据实测基准归档（docs/evidence/perf_r97.json），对 VL 25 抖动对偶样本（第 2666 帧与第 3026 帧）展开精确物理拆解：

- 最短时延样本（第 **2666** 帧，**256** 字节载荷）：该帧提交时发送队列无阻塞，测得发送时延 $L_{\text{tx}} = 39$ 拍 $= 0.312$ µs，接收端从 SFD 至首字节交付耗时 $L_{\text{rx}} = 329$ 拍 $= 2.632$ µs，提交至首字节交付总时延为 $L_{\text{app}} = 368$ 拍 $= 2.944$ µs；
- 最长时延样本（第 **3026** 帧，**1** 字节载荷）：该帧提交时恰遇其他在途 VL 占用同一物理 GMII 接口排队发送，导致发送推迟，发送时延增至 $L_{\text{tx}} = 1527$ 拍 $= 12.216$ µs；接收端因载荷极短，首字节交付耗时降至 $L_{\text{rx}} = 90$ 拍 $= 0.720$ µs，总时延为 $L_{\text{app}} = 1617$ 拍 $= 12.936$ µs；
- 代数求和验证：两者相减，发送侧时延差 $\Delta L_{\text{tx}} = 1527 - 39 = +1488$ 拍 $= +11.904$ µs，接收侧交付时延差 $\Delta L_{\text{rx}} = 90 - 329 = -239$ 拍 $= -1.912$ µs，两者代数和为：

$$\Delta L_{\text{app}} = \Delta L_{\text{tx}} + \Delta L_{\text{rx}} = +11.904\,\mu\text{s} - 1.912\,\mu\text{s} = +9.992\,\mu\text{s}\ (1249\ \text{拍}), \qquad (5\text{-}2)$$

两项代数和与实测极差抖动 9.992 µs 严密吻合。这从物理层面揭示：变长循环下的抖动主要源于发送端在物理串行线路上排队深度的动态变化（+11.904 µs），该延迟差超过了短帧在接收交付端节省的排空时间（−1.912 µs）。注：上述 9.992 µs 为端系统核心 afdx_es 按 R97-2 口径测得的极差；若从顶层 AFDX_top 2B-VLID 应用流口按 R119 口径统计，tb_sys_perf_var 实测 var_cycle 最大同长抖动为 19.544 µs（见 judge_result_frag1030.txt）。

3. 变长突发（**var_burst**）的双口径分析：在 var_burst 工况中，32 条 VL 将各自的计划释放时刻设为同一时钟拍（初始相位均为 0），随后经由单个应用接口串行排队完成握手。需区分两种计时起点口径：

- 应用提交起算口径（$M \to D$）：以应用接口完成握手时刻 M 为起点，涵盖发送调度出队、物理线路传输与接收交付全过程。在 0 拍直连（d0）工况下，提交至首字节交付时延 L_{app} 最大为 32.824 µs，末字节交付时延 $L_{\text{app,last}}$ 最大为 32.888 µs；在 257 拍链路延迟（d257）下，末字节交付时延最大为 34.840 µs。同 VL 交付时延极差在 d0 下为 0.000 µs，在 d257 下因偶尔与接收端 AGE 老化扫描产生 1 拍交错而测得 0.008 µs（8 ns）。
- 计划释放起算口径（$T_{\text{sched}} \to D$）：以各 VL 预设的计划释放时刻 T_{sched} 为起点，由于 32 条 VL 同拍到期而应用接口必须逐帧串行握手，该口径包含了应用接口接纳报文前的排队等待时间。在 d257 下，计划释放至首字节交付最大时延为 174.464 µs（平均 16.404 µs），至末字节交付最大时延为 174.592 µs，完全受控于微秒级，验证了突发集中到期时硬件队列的快速吸纳与整流放行能力。

5.4　最坏情况时延与突发缓存排空（PERF-02/03）

PERF-02 与 PERF-03 用于定量测量全系统遭遇极端同拍突发（所有 VL 在同一拍集中到期）时的排队出队与总排空时延。测试预先将 77 条或 81 条 VL 的 1471 字节最长消息全部写入发送缓存，随后在同一时钟拍解除门控，实测排空时延见表 5-4。

表 5-4　同时到期突发排空时延（PERF-02 与 PERF-03 实测）

突发规模	内核同拍注入队列排空 (µs)	内核同拍注入末交付总耗时 (µs)	顶层流接口队列排空 (µs)	顶层流接口尾交付时延 (µs)	判据结论
77 条最长帧	959.288	959.376	**983.720**	**75.120**	符合（< 2000 µs）
81 条最长帧	1008.504	1464.592	**1032.936**	**77.136**	符合（< 2000 µs）

实测结果区分两种注入口径下的时延特征：

1. 内核同拍并行注入口径（**`tb_gbe_burst`**）：77 条 VL 最长帧同拍突发时，内核发送队列排空耗时为 959.288 µs（低于单帧理论上界 962.888 µs），对端末字节交付总耗时为 959.376 µs；81 条 VL（千兆线速极限）背靠背突发时，内核队列排空耗时为 1008.504 µs，接收端全部交付完成的总排空时间为 1464.592 µs。
2. **1030 分片版顶层 2B-VLID 串行流口径**（**`sim/reference/judge_result_frag1030.txt`**）：77 条与 81 条最长帧经顶层 2B-VLID 串行流接口注入，测得队列排空耗时 `queue_clear_us` 分别为 **983.720 µs** 与 **1032.936 µs**；末帧末字节输入至接收端末字节交付的尾排空时延 `app_last_to_delivery_last_us` 分别为 **75.120 µs** 与 **77.136 µs**。两种口径下所有时延指标均严格受控于 2000 µs 判据门限以内，无任何缓存溢出或数据丢失。

5.5　帧格式与虚拟链路容量验证

5.5.1　帧格式规范符合性

在全量回归测试中，通过抓取全部物理线路报文并经由 Python 参考模型（Golden Model，含 `fragment_ref.py`）反解比对，核对结果汇总见表 5-5。

表 5-5　帧格式与分片规范符合性及参考模型比对核对结果

校验维度	ARINC 664P7 / 答疑要求	Golden Model 反解与实测比对结果	结论
载荷与分片覆盖	单帧 1–1471 B；超长分片至 8192 B（R139）	覆盖填充边界（17/18 B）、跨页边界（511–513 B）、最大单帧 1471 B 及 1472/3000/8192 B 多分片消息，逐字节完全一致；超 8192 B 准确拒绝	符合
以太网与 IPv4 分片	单帧 64–1518 B；分片 IP 载荷 1472 B（184×8 B）	短帧自动填充至 64 B，单帧与分片帧均不超 1518 B；IPv4 `MF/Offset` 与头校验和逐片重算正确，12 拍（96 ns）IFG 合规	符合
VLID 与序列号	顶层 2B-VLID 流（R119），目的 MAC 映射 VLID，SN 1–255	顶层 2B 大端 VLID 与目的 MAC 低 16 位精准映射；每个发出的单帧或分片帧独立携带 AFDX 尾字节 SN（首帧 0，1–255 回绕）	符合

5.5.2 128 发送 / 4096 接收虚拟链路容量

用例 CAP-01（`tb_judge_capacity`）在双端系统级场景下同时启用全部 128 条发送 VL 并配置全部 4096 条接收 VL。两端各发 128 条消息，目的接收索引均匀覆盖 0、32、……、4032、4095。实测每端 A、B 两网各发出 128 帧，128 条消息各交付一次，128 个冗余副本被丢弃，索引与内容逐条正确（通过 49924 项自检）。接收核心逐条遍历 4096 项配置（RX-01 交付 8192 条消息），证明设计完全达到了赛题规定的容量上限。

第 6 章　综合、布局布线与门级网表后仿真验证

本章详细阐述基于中科亿海微官方 EDA 工具链 eLinx 3.0.7 完成的逻辑综合、布局布线（Place & Route）全量静态时序分析（STA）闭环以及综合后 VQM 门级网表后仿真的完整工程结果。

6.1　官方综合配置与资源分布

综合与实现采用 eLinx 3.0.7 官方自动化构建入口 `tools/build_1030.py --route --pres 1.30`，顶层模块为 `AFDX_top`（34 个 RTL 文件、42 个设计单元），目标器件选用 EQ6HL130（CSG484_H 封装），工作主频约束为单一 125 MHz（周期 8.000 ns，时钟不确定度 0.30 ns），顶层配置多周期管理分频参数 `CE_DIV=2`，配合 `elinx/tiles_1030.edc` 中 11,044 个 CLB/M4K 物理簇锁定与 172 个顶层引脚固定坐标，端到端耗时 898.5 s 完成综合与布局布线，整机资源消耗见表 6-1（源自 `docs/evidence/frag1030_delivery/utilization_placed.rpt`）。

图 6-1 展示了 1030 分片工程在 eLinx 3.0.7 界面中完成布局布线后的工程总览面板（Project Summary）及底部时序面板（Timing Summary）。




图 6-1　eLinx 3.0.7 官方工程实现总览面板（分片交付版资源与 STA 签核结果）

关于统计口径说明如下：eLinx 3.0.7 工程总览面板分母采用芯片纯核心逻辑（不含 I/O 单元等效逻辑），故显示 62274 / 136,000 = 45.79% LUT、35597 / 136,000 = 26.17% FF、10230 / 13,600 = 75.22% CLB（以及 172 / 339 = 50.74% IO、814 / 1,200 = 67.83% Memory）；而命令行文本报告 `utilization_placed.rpt`（表 6-1）计入了 160 个 I/O 单元等效资源（分母 136,160 LUT/FF、13,616 CLB，对应 45.74% / 26.14% / 75.13%），两者分子实际资源用量完全一致。同时，同界面底部 Timing 面板显示的 `Setup Worst Slack 0.029 ns`、`Hold Worst Slack 0.604 ns` 与 `Failing Endpoints 0 / 96142` 与第 6.2 节时序签核数据完全吻合。

表 6-1　总体综合与布局后资源占用（EQ6HL130-CSG484_H）

硬件资源类别	当前官方用量	器件总量	资源利用率
查找表（LUT）	62274	136160	45.74%
触发器（FF）	35597	136160	26.14%
可配置逻辑块（CLB）	10230	13616	75.13%
片上嵌入式存储块（EBR / M4K）	814	1200	67.83%
数字信号处理单元（DSP）	0	48	0.00%
锁相环（PLL）	0	8	0.00%
用户 I/O 引脚	172	339	50.74%

协议核心子系统（`afdx_es` 不含外围流包装与 16 槽重组池的 21 模块基线：32,846 LUT / 13,869 FF / 340 EBR）各模块资源占比见表 6-2。在此核心基线之上，完整交付的 34 文件 / 42 设计单元顶层架构包含四部分扩展：

1. 顶层 **1026** 答疑 **2B-VLID** 流包装与弹性流水（**`afdx_app_tx/rx`**）：顶层引脚收敛至 **172** 个（占 50.74%），配备双侧 8-Bank（8×4 KiB）应用载荷缓存（`afdx_app_payload_bank`）与发送入口两槽弹性缓冲（`afdx_tx_ingress_elastic`）；
2. **1030** 答疑 **16** 槽按序 **IPv4** 重组引擎（**`afdx_rx_reassembly*`**）：在双网 IC/RM 去重后端配置 2-Bank×8-Slot 分布式重组控制与 128 KiB 四通道载荷 RAM（单槽上限 8192 B），使全芯片同步 RAM 实例扩展至 250 个（总有效位 4,174,544 bit，映射为 **814** 个 **M4K/EBR**，占 67.83%）；
3. 接收映射 **32** 子库分块与队列 **BRAM** 化：将 65,536 项 `rx_map` 拆分为 32 个子库 ×2 写分片，并将 32×73 bit 交付队列（`rx_dq`）、16×8 bit 发送回滚表与异常拒绝记录（`denial_ram`）全部迁入同步块存储（经 `tools/audit_1030_storage.py` 核验零寄存器阵列泄漏）；
4. 管理面 **`CE_DIV=2`** 多周期使能树复制与 **11,044** 簇物理锁定：为 SNMP 与 615A 多周期引擎构建局部使能树，并通过 `elinx/tiles_1030.edc` 锁定 CLB/M4K 坐标，在整机 62274 LUT（45.74%）、35597 FF（26.14%）、10230 CLB（75.13%）规模下实现 125 MHz 布局布线时序闭环。

表 6-2　协议核心子系统（afdx_es 核心基线）子模块资源构成明细

模块类型与实体	实例数	逻辑单元	触发器（FF）	存储有效位数
afdx_es（21 模块内核基线合计）	1	32846	13869	2421632
afdx_615a	1	7171	1358	102400
afdx_cfg	1	1954	1076	0
afdx_crc32_d8	4	90	0	0
afdx_mac_rx	2	371	222	0
afdx_mac_tx	1	597	155	0
afdx_ntp_fraction	3	1000	405	0
afdx_ram_sdp	19	1241	885	2421632
afdx_rtc	1	4573	2190	0
afdx_rx_core	1	8814	4964	1208320
afdx_rx_deliver	1	1975	481	0
afdx_rx_engine	1	1127	489	0
afdx_rx_parse	2	2466	1220	0
afdx_snmp	1	4463	1261	4096
afdx_svc	1	120	7	0
afdx_timebase	1	33	33	0
afdx_tx_core	1	5677	2975	1106816
afdx_tx_buf	1	493	257	0
afdx_tx_builder	1	2091	962	0
afdx_tx_engine	1	1790	1029	0
afdx_tx_free	1	206	126	2048

6.1.1　自研 MAC 与官方 MAC IP 单口资源对照

在相同器件 EQ6HL130 下，将自研流式千兆 MAC 与 eLinx 官方 IP 生成器导出的 TripleSpeedEthernet IP 进行单口资源对比（表 6-3）。自研 MAC 具备启动发送延迟低（0 拍）、不占块 RAM 的优势，单口 LUT 和 FF 仅为通用 IP 的 39.7% 和 20.3%。

表 6-3　MAC 单口资源对比

资源类别	自研千兆 MAC	TripleSpeedEthernet IP
查找表（LUT）	556	1400
触发器（FF）	198	975
存储块（Memory / EBR）	0	24
CLB 占用	69	209

6.2　布局布线后全量静态时序分析（Post-Route STA）

为验证时钟树与实际物理布线延迟下的建立与保持时间，采用官方构建流程 `tools/build_1030.py --route --pres 1.30` 结合 `elinx/tiles_1030.edc`（11,044 个 CLB/M4K 锁定簇，0 缺失、0 偏移）完成布局布线，全芯片 64,939 条逻辑网络 100% 布通且布线错误为 0（`route_status.rpt`），并基于物理时序数据库（`AFDX_EndSystem.tan.pb`）

在显式计入 **0.30 ns**（**300 ps**）时钟不确定度下完成静态时序签核（证据归档于 `docs/evidence/frag1030_delivery/timing.json`、`slack.rpt` 及 `docs/evidence/route_sta/route_R1.json`）。

6.2.1　时序签核与多周期约束审计

静态时序签核全面对比了综合阶段未布线估算模型与布局布线后实测静态时序（表 6-4）：

- **8.000 ns** 单周期约束组（主时钟 **`clk`**）：覆盖全芯片主数据通路共 269,131 条单周期建立路径。扣除 0.30 ns 建立不确定度后，布局布线实测最差净建立时间裕量（Worst Setup Slack）为 **+0.029 ns**（+29 ps；未扣不确定度的原始裕量为 +0.329 ns，路径总延迟 7.596 ns），等效净最高工作频率达 **125.45 MHz**（原始 130.36 MHz），满足 125 MHz 目标工作频率。
- **16.000 ns** 多周期约束组（**`CE_DIV=2`**）：共配置 253 条多周期约束规则，覆盖 SNMP 与 615A 多周期引擎共 2,747 个寄存器、50,050 条建立路径。布局布线实测最差建立裕量为 **+0.720 ns**，裕量充裕。
- 保持时间分析（**Hold Time**）：综合阶段最差保持裕量为 +0.192 ns（0 违例）；布局布线后在覆盖全设计 319,181 条同沿保持路径的分析中，最差保持裕量提升至 **+0.604 ns**（+604 ps）。
- 违例端点数：综合阶段 164,745 个时序端点建立/保持违例均为 0；布局布线后在全芯片全部 **96,142** 个同步时序终点中，建立时间与保持时间违例端点数均为 **0 / 96,142**。
- 多周期使能与存储审计：通过独立审计脚本 `tools/check_multicycle.py` 对全部 2,747 个多周期寄存器开展使能引脚与时钟结构审计，确认非法使能路径 0 条、漏约束路径 0 条；通过 `tools/audit_1030_storage.py` 验证全部 250 个同步存储器实例均准确映射至 M4K 硬件块。

表 6-4　综合估算与布局布线后全量静态时序（STA）结果对比（含 0.30 ns 时钟不确定度）

时序分析指标	综合阶段（未布线估算）	布局布线后实测（签核）	工程结论
单周期最差净建立裕量 (Setup)	+4.148 ns	**+0.029 ns**	满足 8.000 ns 约束（原始 +0.329 ns）
多周期最差建立裕量 (`CE_DIV=2`)	—	**+0.720 ns**	满足 16.000 ns 周期约束
最差保持裕量 (Hold)	+0.192 ns	**+0.604 ns**	全路径保持时间完全闭合
等效净最高工作频率 (F_{max})	259.61 MHz	**125.45 MHz**	高于 125 MHz 主频（原始 130.36 MHz）
建立违例终点数 (Setup Failed)	0 / 164,745	**0 / 96,142**	综合与布线后均 0 建立违例
保持违例终点数 (Hold Failed)	0 / 164,745	**0 / 96,142**	综合与布线后均 0 保持违例
分析覆盖终点总数 (Endpoints)	164,745 个	96,142 个	覆盖全芯片所有同步时序终点

6.2.2　关键最差时序路径分析

表 6-5 列出了综合阶段与布局布线后实测签核数据库中的代表性最差建立时间路径及多周期约束边界路径（源自 route_R1.json 与 slack.rpt）。

表 6-5　综合与布局布线后关键建立时间路径明细

阶段与路径起点 → 终点	逻辑级	逻辑 (ns)	连线 (ns)	净裕量 (ns)
[布线后 8 ns 最差] es|tx_core|engine|candidate/Q → es|cfg_regs|receive_bus[7].transmit_ack_q/D	3	1.423	6.173	**+0.029**
[综合未布线 8 ns 最差] ...reassembly...ram_block1a2~I|port_b_address_dff[0]/Q → ...lanes[0].storage|read_result[0]~I|ff/D	2	3.108	0.000	+4.148
[布线后 16 ns 多周期最差] snmp_u / a615_u（CE_DIV=2，50,050 条路径）	—	—	—	**+0.720**

跨簇布线延迟 6.173 ns，合计 7.596 ns）。在 PRES 1.30 拥塞消解与 11,044 个物理簇锁定下，该路径扣除 0.30 ns 时钟不确定度后仍保有 +0.029 ns（+29 ps，原始 +0.329 ns）的正裕量；同时，16 槽重组分槽 M4K 读出流水寄存器（综合阶段最差路径，逻辑级仅 2 级）与 CE_DIV=2 多周期服务引擎路径（最差 +0.720 ns）均未成为布线后时序瓶颈，证明分库流水化与局部使能树复制策略有效收敛了全芯片关键路径。

6.3　综合后门级网表后仿真验证

综合后功能仿真采用官方导出的结构化 VQM 网表，直接调用中科亿海微原厂单元仿真库（stratix_atoms.v、stratixiv_atoms.v、altera_mf.v、220model.v）。针对 VQM 中原语悬空未绑端口，仿真适配脚本 tools/adapt_gui_vqm.py 按原厂模型规范显式补齐未用数据输入电平与进位链使能参数，网表内部全部功能单元连接、参数及 LUT 掩码值 100% 原样保留。

门级网表签核共涵盖 NET-01 至 NET-04 四类测试窗口（表 6-6，证据归档于 docs/evidence/frag1030_delivery/vqm_official.json、fragment_prefix.json 与 vqm_windows.json）。

表 6-6　综合后门级网表仿真验证结果

编号	网表激励与仿真耗时	判定准则与覆盖边界	检查数/错误数	结果
NET-01	tb_elinx（SYS-09），耗时 52312.469 s	双端双网经顶层 2B-VLID 流互发 1/64/1471 B 消息并去重交付（仿真至 2557.777 µs）	9238/0 平台自检	通过
NET-02	tb_net_services（SVC-08），耗时 23614.453 s	五功能联合自检与独立核对 0 错误；7 份外部端口记录与 RTL 逐拍逐字节 SHA-256 完全一致	1123/0 65/0	通过

接下页

表 6-6 （续）

编号	网表激励与仿真耗时	判定准则与覆盖边界	检查数/错误数	结果
NET-03	`tb_frag1030_net`（分片重组窗口），耗时 34727.859 s	覆盖前 199,578 拍窗口（含复位清零及 `VL 0x0102` 1472 B 两分片双网发送与按序重组交付），5 份文件共 32 条记录与 RTL SHA-256 完全一致	32/0 记录 5/0 文件	通过
NET-04	`tb_t76_load`（TX-VQM 26897.997 s / RX-VQM 27020.430 s）	1026 顶层流包装 81 VL + 1472 B 两分片混合窗口（仿真至 2736.792 µs），两侧各 11 份记录与纯 RTL 逐字节相同，公开端口 X/Z 为 0	161/0（TX） 161/0（RX）	通过

综合四组门级后仿真结果可见：从双端基础通信（NET-01）、五项核心功能联合运行（NET-02，7 份外部端口追踪逐字节一致），到 1030 两分片发送与按序重组窗口（NET-03，5 份记录一致）以及 1026 顶层 2B-VLID 流包装收发双向独立替换窗口（NET-04，共 22 份记录 SHA-256 100% 吻合），综合导出的 VQM 门级网表在时钟周期拍号、公开端口信号无 X/Z 态及输出字节流上均与 RTL 参考严格一致。

第 7 章　测试结论与复现指南

7.1　测试结论总览

本报告通过模块级、系统级、服务级、指标级与门级网表五级递进验证体系，结合“在线硬件断言 + 独立参考模型（Golden Model）离线比对 + 门级网表记录对照”的三重校验机制，对集成 1026 顶层 2B-VLID 流接口与 1030 IPv4 分片按序重组引擎的 AFDX 端系统 FPGA 设计（34 个 RTL 文件、42 个设计单元）完成了需求覆盖与工程签核：

1. 功能与自动化回归通过率：赛题规格及 1022/1026/1030 答疑要求的全部 52 个测试点覆盖率达 100%。67 项 RTL 自动化回归测试（累计通过 2,348,850,504 次在线自检与 4,180,179 项独立核对）、顶层 63-VL 满载规格测试套件、2 项配置隔离测试、eLinx 3.0.7 界面行为仿真（`checks=9238, errors=0`）以及 4 类 VQM 门级网表后仿真全部保持 0 错误通过。
2. 代码覆盖率签核：在 ModelSim 2020.4 下对全设计 **34** 个 **Verilog RTL** 文件（**42** 个设计单元）启用 `sbceft` 插桩并合并 58 份 UCDB，实现语句覆盖率 **96.82%**（12416/12824）、分支覆盖率 **94.61%**（7230/7642）、条件覆盖率 **73.95%**（1306/1766）、表达式覆盖率 **81.31%**（3242/3987）、有限状态机状态覆盖率 **83.94%**（115/137，收发与服务主引擎均为 100.00%）、状态转移覆盖率 37.60%（141/375）及信号翻转覆盖率 71.91%（59358/82546）。
3. 满载有效载荷吞吐率、时延抖动与分片边界：在 125 MHz 八位 GMII 接口下，顶层 `AFDX_top` 声明满载规格 **63 TX / 63 RX VL**（BAG = 1 ms，1471 B）单向去重有效吞吐达 **741.384 Mbps**（双向合计 **1482.768 Mbps**，GMII 线利用率 77.5%），达到 100 Mbps 赛题指标的 7.41 倍；顶层流口径下单周期稳态最大端到端时延为 **80.336 µs**、同 VL 极差抖动最大 **3.360 µs**（1471 B 满载帧仅 0.016 µs），两拍轮换突发（`B2`）最大时延为 **1175.432 µs**、BAG 等待抖动为 **96.752 µs**（$<$ 100 µs）；63 条 VL 混合单帧与 1472/3000/8192 B 分片长消息（12,206 条消息）零错误通过。超规格压力基线下，77/81 条定长 VL 吞吐达 906.136/953.208 Mbps，变长高负载 `var_high` 单向达 904.752 Mbps，单帧稳态基线时延最大 24.432 µs、定长同 VL 抖动 0.008 µs（变长循环核心 `afdx_es` R97 为 9.992 µs，顶层 `AFDX_top` R119 为 19.544 µs）。
4. 突发排队与容量极值：77 条与 81 条最长帧同拍突发在顶层 2B-VLID 串行流接口下队列排空耗时分别为 **983.720 µs** 与 **1032.936 µs**，末帧尾交付时延分别为 **75.120 µs** 与 **77.136 µs**（内核同拍注入基线队列排空为 959.288 µs 与 1008.504 µs，对端末交付总排空为 959.376 µs 与 1464.592 µs），均优于 2 ms 门限；设计支持 128 条发送 VL、4096 条接收 VL 与 16 路并发重组槽。
5. 布局布线时序闭环与门级网表一致性：整机在目标芯片 EQ6HL130-CSG484_H（顶层 172 引脚，占 50.74%）上消耗 62274 LUT（45.74%）、35597 FF（26.14%）、10230 CLB（75.13%）与 814 M4K/EBR（67.83%）。在 `tools/build_1030.py --route --pres 1.30` 配合 11,044 个锁定簇（`elinx/tiles_1030.edc`）及 0.30 ns 时钟不确定度约束下，全芯片 96,142 个时序端点实现 0 违例收敛，8 ns 单周期净建立裕量达 **+0.029 ns**（原始 +0.329 ns，等效 **125.45 MHz**），16 ns 多周期建立裕量达 **+0.720 ns**，保持裕量

达 **+0.604 ns**。导出的 VQM 门级网表通过双端基础通信、五功能联合、1030 分片重组前 199,578 拍窗口及 1026 收发流包装窗口共 4 类后仿真验证，与 RTL 一致。

7.2 关键测试一键复现指南

为便于评审复核测试结果，本工程在 Windows PowerShell 5.1 与 ModelSim 环境下提供一键运行入口：

7.2.1 快速 RTL 回归与 1026/1030 专项测试

在仓库根目录执行以下命令，可一键完成默认 63 项快速 RTL 回归（约 13.6 min）以及顶层流包装与 1030 分片重组专项测试：

```
# 1. 默认 63 项快速 RTL 回归 + Python Golden Model 比对
powershell -NoProfile -ExecutionPolicy Bypass -File sim/regress.ps1

# 2. 1030 IPv4 分片与 16 槽按序重组专项测试
powershell -NoProfile -ExecutionPolicy Bypass -File sim/run_fragmentation.ps1

# 3. 单项运行变长帧与 R97 抖动测试
powershell -NoProfile -ExecutionPolicy Bypass -File sim/run.ps1 -Test
    tb_sys_perf_var
```

7.2.2 纯 ModelSim 批处理入口

在纯 ModelSim 环境下无需外部脚本，可在控制台中执行顶层应用流测试批处理或评审 8 项核心测试批处理：

```
vsim -c -do "do sim/run_app.do; quit -f"
vsim -batch -do "do sim/run_judge.do; quit -f"
```

7.2.3 eLinx 1030 综合、布局布线与结构审计命令链

在配置好 eLinx 3.0.7 环境变量的终端中，依次执行以下官方命令链，即可端到端复现 VQM 网表综合、带 11,044 簇锁定的布局布线实现（约 898.5 s）、存储原语审计与多周期约束审计：

```
# 1. 官方 1030 逻辑综合、PRES 1.30 + elinx/tiles_1030.edc 布局布线与 STA 签核
python tools/build_1030.py --route --pres 1.30

# 2. 同步 M4K 存储推断审计（确认无寄存器阵列泄漏）
python tools/audit_1030_storage.py <VQM_PATH>

# 3. 多周期引擎约束结构审计（253 条规则 / 2,747 个寄存器）
python tools/check_multicycle.py <VQM_PATH> --constraints elinx/constraints.edc -
    -output out/multicycle_audit
```

附录 A　完整回归结果

A.1　完整 RTL 回归（67 项）

完整 RTL 回归签核集共包含 **67** 项测试（表 A-1）：其中第 01–65 项直接取自 `docs/evidence/frag1030_delivery/regression.json`（含 63 项快速并行回归 [整轮墙钟耗时 813.637 s，自检 207,367,881 次、独立核对 996,050 项] 以及在同一最终源码上跑完的 `tb_sys_load` [710.703 s] 与 `tb_sys_rtc` [579.250 s]），第 66–67 项长耗时系统性能参考（`tb_sys_perf` 与 `tb_sys_perf_var`）取自 `long_references.json`（经 `MODEL_TECH` 语法分支文本与直接仿真等价性绑定最终 RTL）。全部 67 项测试 100% 通过验证，错误数为 0，平台自检累计通过 2,348,850,504 次，独立参考模型（Golden Model）核对累计通过 4,180,179 项。此外，2 项配置隔离实际入口（`isolated_default` 38.188 s、`isolated_small` 15.828 s）与顶层 63-VL 满载规格套件（见第 5.2 节）亦全部 0 错误通过。

表 A-1　完整 RTL 回归结果（67 项均为 PASS）

序号	测试平台与参数	测试内容	自检通过	独立核对
01	`tb_ram_sdp`	四种宽度/深度存储器的写入、同步读与读使能保持	20764	平台自检
02	`tb_mac_tx`	以太网组帧、选网、帧间隔及上游字节中断处理	264649	平台自检
03	`tb_mac_rx`	正常帧接收、错误分类、去 FCS 与帧边界	105303	平台自检
04	`tb_mac_loop`	收发环回，不同帧长与 A/B 双网闭环	1385254	平台自检
05	`tb_tx_basic`	默认分页缓存、协议头封装与双网发送	662983	8008
06	`tb_tx_basic TX_PAGE_AW=5,TX_OFF_AW=11`	32 页 × 2048 B 分页存储、协议头与双网发送	662557	8008
07	`tb_tx_bag`	BAG 最小间隔、到期时刻与计数回绕	14054439	14758
08	`tb_tx_multi`	128 条发送 VL 独立排队、轮询与网络选择	14440385	57904
09	`tb_tx_drop`	禁用、队列满、超长、无空闲页四类拒绝与页回收	30552330	7723
10	`tb_tx_net`	固定输入发送记录与事件核对（网表对照基准）	236158	245
11	`tb_rx_basic`	接收映射、消息长度与 4096 条接收 VL 逐条交付	9960369	123855
12	`tb_rx_fault`	FCS、帧长、协议头与配置错误的拒绝分类	576797	888
13	`tb_rx_icrm`	IC 序号规则、回绕与双网到达时间差边界	4635236	1274
14	`tb_rx_load`	多 VL 并发接收序号隔离与双网冗余去重	6406189	19180
15	`tb_rx_ovf_ring RX_RING_AW=9`	512 B 接收环形缓冲溢出回退与后续恢复	422837	99

接下页

表 A-1 （续）

序号	测试平台与参数	测试内容	自检通过	独立核对
16	tb_rx_ovf_dq RX_DQ_AW=1	2 项交付队列满丢弃与释放后恢复	373852	57
17	tb_rx_net	固定正常及异常输入接收记录核对（网表对照基准）	374111	110
18	tb_sys_basic	双端完整端系统双向互发交付与事件核对	5159270	2930
19	tb_sys_fault	线路丢帧、重放与字节损坏的检测、计数与恢复	42129011	9064
20	tb_sys_delay	双网传播时延差变化下的去重与窗口边界	13940507	3945
21	tb_sys_load	128 条发送 VL 满额传输、四类拒绝与配置隔离	193106816	123400
22	tb_sys_cfg	配置总线写握手、两拍读延迟与运行中改配置	19044227	718303
23	tb_sys_reset	传输途中复位恢复，旧残帧零泄漏	10182209	3876
24	tb_sys_ovf RX_RING_AW=9	整机接收环形缓冲溢出丢弃、计数与恢复	8886303	1562
25	tb_sys_net	顶层固定输入配置、正常及异常传输对照基准	2793425	1315
26	tb_sys_rtc	空载、带载与满载下的 SNTP 时钟同步及秒进位	10675841	1811
27	tb_sys_snmp	SNMP v1/v2c 查询、遍历、Community 与编码边界	37611	926
28	tb_sys_snmp_settrap	SNMP Set 改写、只读/类型拒绝与 Trap 通知	8563	188
29	tb_sys_615a	ARINC 615A 上传、MDD 卸载、CRC 错与丢包重传	44098	752
30	tb_gbe_burst COUNT=77	77 条 VL 最长帧同拍突发排空与逐字节查重	530802	平台自检
31	tb_gbe_burst COUNT=81	81 条 VL 最长帧同拍突发排空与逐字节查重	554734	平台自检
32	tb_rm_phase	跨粗计时刻度边界与逆序仲裁下的去重和老化	353130	平台自检
33	tb_rtc_recovery	RTC 同步应答丢失后的下一周期重发恢复	28	平台自检
34	tb_rtc_originate	非法或过期回送时间戳过滤防误校准	34	平台自检
35	tb_judge_capacity	128 发送 / 4096 接收全容量配置与双网单次交付	49924	平台自检
36	tb_judge_snmp	SNMP 四类报文交互字段解码与配置读回	699	平台自检
37	tb_elinx	eLinx 双端双网经顶层 2B-VLID 流互发 1/64/1471 B	9238	平台自检
38	tb_top_wrap	顶层 AFDX_top 2B-VLID 流封装与端到端收发	12284	平台自检
39	tb_t65_queue_a	1026 包装层单 VL 队列深度与顺序交付边界	3088	10
40	tb_t65_reset_app	应用流包装域独立复位与重同步恢复	204	42

接下页

表 A-1 （续）

序号	测试平台与参数	测试内容	自检通过	独立核对
41	tb_t65_reset_mac	MAC 接口域复位隔离与帧边界清理	204	45
42	tb_t65_reset_rx	接收路径复位隔离与残片清除恢复	204	44
43	tb_t65_rx_data	顶层接收 2B-VLID 流连续高吞吐数据交付核对	14536729	9874
44	tb_t65_rx_desc	接收描述符队列与流化读出状态机边界	669	216
45	tb_t65_tx_desc	发送流描述符生成与内核提交握手核对	222062	250
46	tb_t65_tx_hint	发送页池余量与队列可用提示信号精确性	219054	235
47	tb_t65_tx_init	发送表硬件初始化期间输入反压与就绪恢复	198841	14
48	tb_t65_tx_ready	顶层 tx_data_ready 动态反压与零丢字节握手	221142	239
49	tb_t65_tx_short_full	短消息高频注入触发队列满时的边界拦截与恢复	504828	18
50	tb_t65_tx_short_init	初始化窗口内短消息背靠背提交行为核对	498847	17
51	tb_t65_tx_short_normal	短消息常规连续流化封装与双网发送	499054	17
52	tb_t65_tx_space	发送缓存剩余空间前瞻计算与准入控制	246327	22
53	tb_t65_tx_space_edge	剩余空间恰等于/小于消息长度临界点测试	223502	14
54	tb_t65_tx_unmapped	顶层输入未映射 VLID 消息的安全丢弃与恢复	199811	14
55	tb_cfg_local_ready	顶层包装映射表与内核配置总线本地握手时序	6090	平台自检
56	tb_context_pipeline	接收上下文流水线读写冲突与转发一致性	134	平台自检
57	tb_reassembly_engine	单 Bank 按序 IPv4 分片重组状态机核心功能	39	平台自检
58	tb_reassembly_limits	重组总长超 8192 B、16 槽占满与非对齐分片拦截	71	平台自检
59	tb_reassembly_transactions	多流交织分片事务提交、乱序中止与槽位释放	126	平台自检
60	tb_service_pipeline	CE_DIV=2 服务通道流水线仲裁与背压隔离	127	平台自检
61	tb_rtc_banked	分库存储架构下 RTC 时间戳采样与校准精度	34	平台自检
62	tb_fragmentation	端到端 1–8192 B 分片发送、去重重组与参考核对	33	9
63	tb_app_payload_pipeline	8-Bank 应用载荷存储读写流水线吞吐与保序	726856	平台自检
64	tb_tx_ingress_elastic	发送入口弹性缓冲背靠背突发零气泡吸收	139695	平台自检
65	tb_tx_buffer_bounds	8192 B（16 页）跨页分配与异常回滚边界核对	49800	平台自检

接下页

表 A-1 （续）

序号	测试平台与参数	测试内容	自检通过	独立核对
66	tb_sys_perf（长时参考）	内核定长 10/77/81 VL 吞吐、分段时延与抖动基线	683408635	1357450
67	tb_sys_perf_var（长时参考）	多 VL 变长高负载、同 VL 循环与 R97 极差抖动	1254291331	1701468
合计（67 项测试全部 PASS，0 失败）			**2,348,850,504**	**4,180,179**

A.2 ModelSim 纯批处理入口基线归档

工程同时保留无需外部脚本的纯 ModelSim Tcl 批处理入口：顶层应用流快速测试 `do sim/run_app.do`，以及覆盖五功能、容量、SNMP、突发、RTC、性能与变长的 8 项系统级评审批处理 `do sim/run_judge.do`。表 A-2 归档了分片交付版实测输出记录（`sim/reference/judge_result_frag1030.txt`，配置 `CE_DIV=2`）：8 项评审用例全部 PASS，总计运行 8322.663 s（约 2.3 h），累计完成 1,949,513,089 次逐拍/逐字节在线断言检查且 0 错误。

表 A-2 ModelSim 评审 8 项批处理测试结果（分片交付版实测）

用例名称	测试平台与验证内容	逐拍/逐字节断言数	结果	实测耗时 (s)
services (SVC-08)	tb_net_services：五功能联合测试	1,123	PASS	9.472
capacity (CAP-01)	tb_judge_capacity：128 发送 / 4096 接收满容量	49,924	PASS	13.669
snmp (SVC-03)	tb_judge_snmp：查询、设置、通知及配置读回	699	PASS	52.593
burst77 (PERF-02)	tb_gbe_burst COUNT=77：77 条 VL 突发排空	530,802	PASS	16.180
burst81 (PERF-03)	tb_gbe_burst COUNT=81：81 条 VL 突发排空	554,734	PASS	17.325
rtc (SVC-05)	tb_sys_rtc：空载、普通带载及 77-VL 满载误差	10,675,841	PASS	475.577
performance (PERF-01)	tb_sys_perf：定长吞吐、分段时延与抖动	683,408,635	PASS	3099.543
perf_var (PERF-04)	tb_sys_perf_var：变长多 VL 吞吐与 R97/R119 抖动	1,254,291,331	PASS	4638.304
合计（8 项评审用例全部 PASS，0 错误）		**1,949,513,089**	**PASS**	**8322.663**

测试记录说明如下：(a) 各用例运行时输出的 84 条警告均为 ModelSim `$finish_and_return`（`vsim-PLI-3003`）与可选未连接端口诊断，全部用例 `errors=0`；(b) 分片版顶层 2B-VLID 串行流下 `gbe77_d0/d257` 的 R119 最大端到端时延为 48.600 / 50.656 µs（低于 2000 µs 门限）；(c) `rtc` 在 77-VL 满载下经公开配置口读回差最大 8 ns（空载与普通带载均为 0 ns）；(d) `burst81` 为超出 63-VL 满载声明的突发压力用例。

附录 B　复现命令

B.1　环境准备与行为仿真

以下命令均在仓库根目录执行，PowerShell 命令行末的反引号表示续行。工程路径不得含中文或空格。环境要求：Windows PowerShell 5.1、eLinx 3.0.7、ModelSim SE-64 2020.4；Python 脚本要求 3.10 及以上版本（已验证 3.12.7）。工具路径按表 B-1 设置，详见 `README.md`“软件准备”。

表 B-1　复现所需工具路径环境变量

变量名称	配置内容与取值
`AFDX_PYTHON`	完整的 `python.exe` 路径；不设时使用 PATH 中的 Python
`MODELSIM_HOME`	含 `vsim.exe`、`vlog.exe`、`vlib.exe` 的目录；不设时从 PATH 查找
`ELINX_HOME`	含 `bin/shell/bin` 的安装根目录；不设时从 PATH 查找综合程序

Python 依赖的安装命令如下；eLinx 行为仿真和 ModelSim 批量测试不需要 Python。

```
python -m pip install psutil pyasn1==0.4.8
```

1. eLinx 界面行为仿真：在 eLinx 3.0.7 中打开工程文件 `elinx/AFDX_EndSystem.epr`，在设置项中配置好 ModelSim 路径并确认仿真顶层为 `tb_elinx`，随后执行行为仿真。通过判据为控制台末行包含 `PASS checks=9238 errors=0`（实测耗时 `0:02:18`）。

2. 顶层 **2B-VLID** 应用流与评审一键批处理：在 ModelSim Transcript 中进入仓库根目录，可分别运行顶层应用流测试批处理或 8 项核心评审批处理（采用无 RPC 阻塞批处理命令行模式）：

```
vsim -c -do "do sim/run_app.do; quit -f"
vsim -batch -do "do sim/run_judge.do; quit -f"
```

3. 1030 IPv4 分片与重组专项、性能及波形复现：

```
# 1030 分片与 16 槽重组专项
powershell -NoProfile -ExecutionPolicy Bypass -File sim/run_fragmentation.ps1

# 变长多 VL 吞吐与 R97 抖动测试
powershell -NoProfile -ExecutionPolicy Bypass -File sim/run.ps1 -Test
    tb_sys_perf_var

# ModelSim 分片重组波形复现（或执行 python sim/wave/export.py --scene frag）
vsim -batch -do "do sim/wave/frag.do; quit -f"
```

4. 快速 **RTL** 回归（默认 **63** 项）：执行以下命令，自动运行快速回归并调用 Python Golden Model 核对，汇总写入 `out/regress/`，逐项输出写入 `out/sim/`：

```
powershell -NoProfile -ExecutionPolicy Bypass -File sim/regress.ps1
```

B.2 综合、布局布线与门级网表后仿真

1. 官方 **1030** 逻辑综合、布局布线与 **STA** 签核（**`PRES 1.30 + elinx/tiles_1030.edc`**）：

```
python tools/build_1030.py --route --pres 1.30
```

2. 同步存储块推断审计（**250** 个同步 **RAM** 实例）：

```
python tools/audit_1030_storage.py <VQM_PATH>
```

3. 多周期引擎约束结构审计（**253** 条规则 / **2,747** 个寄存器）：

```
python tools/check_multicycle.py <VQM_PATH> --constraints elinx/constraints.edc --output out/multicycle_audit
```

4. 综合后门级网表仿真（**NET-01** 至 **NET-04**）：执行五功能联合网表对照（NET-02）及 1026 顶层流包装窗口网表验证（NET-04）：

```
powershell -NoProfile -ExecutionPolicy Bypass -File sim/run_gui_netlist.ps1 -Test tb_net_services
vsim -batch -do "do sim/run_load_post_synth.do <RUN_DIR>"
```

NET-02 通过判据为输出 `GUI NETLIST PASS tb_net_services`（自检 1123/0，参考检查 65/0，7 份端口记录与 RTL 逐拍逐字节一致）；NET-04 两侧各 11 份端口与事件记录 SHA-256 与 RTL 参考完全一致。

B.3 代码覆盖率复现

在配置 ModelSim SE-64 2020.4 的环境下，执行以下命令启用 `sbceft` 插桩收集并合并全设计 34 个 RTL 文件（42 个设计单元）的代码覆盖率：

```
powershell -NoProfile -ExecutionPolicy Bypass -File sim/regress.ps1 -Coverage
```

最终签核合并报告归档于`docs/evidence/vl63_full_load/coverage_frag1030.json`（合并 58 份 UCDB）。

附录 C　测试记录索引

C.1　标准测试及综合网表证据文件索引

除特别说明外，以下文件名均相对于 docs/evidence/。

表 C-1　标准测试、63-VL 满载规格、综合布线与网表证据文件索引

文件名称	对应测试、报告内容及重要字段索引
frag1030_delivery/summary.md	1030 最终交付总览、63-VL 满载规格同步及各项已验证/限制边界说明。
../sim/reference/judge_result_frag1030.txt	分片交付版 run_judge.do 8/8 PASS 完整指标、要求与基准核对输出。
frag1030_delivery/regression.json	最终源码 65 项 RTL 回归（63 项快速回归 + tb_sys_load + tb_sys_rtc）逐项自检数、独立核对数与耗时。
frag1030_delivery/long_references.json	长耗时系统性能参考（tb_sys_perf、tb_sys_perf_var 等）自检数、独立核对数与源码等价绑定。
frag1030_delivery/configuration_cases.json	isolated_default（84 条消息）与 isolated_small（2 条消息）配置隔离验证及 15 份记录 SHA-256。
frag1030_delivery/timing.json	最终交付综合布线（PRES 1.30 + tiles_1030.edc）+0.029 ns 建立裕量、+0.604 ns 保持裕量、0/96,142 违例与 11,044 锁定簇签核记录。
frag1030_delivery/utilization_placed.rpt	布局后资源报告：62274 LUT、35597 FF、814 Memory、10230 CLB、172 Pins。
frag1030_delivery/route_status.rpt	布线状态报告：64,939 条逻辑网络 0 布线错误。
frag1030_delivery/vqm_official.json	官方 VQM 门级仿真收据：tb_elinx（NET-01）、tb_net_services（NET-02，7 份记录逐字节一致）及 tb_frag1030_net。
frag1030_delivery/fragment_prefix.json	NET-03 1030 分片重组前 199,578 拍门级网表比对结果（5 份文件、32 条记录 SHA-256 完全一致）。
frag1030_delivery/vqm_windows.json	NET-04 tb_t76_load TX-VQM 与 RX-VQM 双窗口终态及两侧各 11 份记录逐字节 SHA-256 比对。
vl63_full_load/summary.md	顶层 63-VL 满载规格 7 组定长场景、63-VL 混合分片复用、B1 公式说明及多 VL 8192 B 并发边界。
vl63_full_load/per_vl_metrics.tsv	63-VL 全部 7 组工况逐条 VL、逐方向吞吐、端到端时延与抖动原始统计表。
vl63_full_load/coverage_frag1030.json	58 份 UCDB 合并的全设计 42 个设计单元 sbceft 代码覆盖率精确数值。
vl63_full_load/elinx_gui_behav_pass.png	eLinx 3.0.7 调用 ModelSim 运行 tb_elinx 行为仿真通过界面截图（checks=9238, errors=0）。
vl63_full_load/wave_provenance.json	记录 sim/wave/png/ 下核心/服务波形与 tb_elinx.png 溯源哈希，另含 frag_1.png–frag_3.png 分片波形与 elinx_overview.png 实现总览，目录共 18 幅 PNG。
frag_load/long_message_coverage.json	63-VL 混合场景中 1472/3000/8192 B 分片长消息完整逐字节匹配计数（双向各 50/33/17 条）。

接下页

表 C-1 （续）

文件名称	对应测试、报告内容及重要字段索引
route_sta/route_R1.json	综合阶段（+4.148/+0.192 ns，164,745 端点）与布线后关键路径、172 个 P0 管脚及簇锁定完整数据库快照。
vqm_compat/performance_difference.md	1030 分片版本发送引擎提前量调整为 −8 拍引起的边界帧 BAG + 1 拍（+8 ns）机理解释。
perf_r97.json	内核分段探针时延抖动主表、R97 同 VL 极差定义及 var_cycle 最坏样本物理拆解记录。
rtc.json / capacity.log / snmp.log	tb_sys_rtc 同步误差、tb_judge_capacity 128/4096 容量与 tb_judge_snmp 核对日志。

C.2 关键数据溯源索引

各项关键结果的记录文件与取值位置见表 C-2。

表 C-2 报告关键数据与原始证据对应

数字或指标项	证据来源与取值位置
67 项、2,348,850,504 次自检、4,180,179 项独立核对	frag1030_delivery/regression.json（65 项）与 long_references.json（tb_sys_perf、tb_sys_perf_var）的 Checks 及 CheckItems 精确求和。
63-VL 满载吞吐 741.384/1482.768 Mbps，时延 80.336/1175.432 μs，抖动 3.360/96.752 μs	vl63_full_load/summary.md 七场景主表及 vl63_full_load/per_vl_metrics.tsv（P17、P1471、B2）。
63-VL 混合分片 1472/3000/8192 B 完整交付	vl63_full_load/summary.md“混合负载与超规格压力参考”与 frag_load/long_message_coverage.json（mixed_profile）。
吞吐 906.136、953.208、904.752 Mbps；单帧分段时延 24.432、0.312、12.360 μs；抖动 0.008、9.992（核心 R97）/ 19.544（顶层 R119） μs	perf_r97.json 的 main_table、long_references.json 与 sim/reference/judge_result_frag1030.txt。
突发排空 983.720/1032.936 μs（内核 959.288/1008.504 μs）；RTC 误差 0/10788 ns	FACTS_DETAIL.md、sim/reference/judge_result_frag1030.txt 与 rtc.json。
资源 62274 LUT、35597 FF、10230 CLB、814 M4K、172 Pins；布线裕量 +0.029/+0.604 ns、0/96,142 违例	frag1030_delivery/utilization_placed.rpt、timing.json、slack.rpt 及 route_sta/route_R1.json。
门级网表 NET-01 至 NET-04（9238/0、1123/0、199,578 拍前缀、161/0 双窗口）	frag1030_delivery/vqm_official.json、fragment_prefix.json 与 vqm_windows.json。
42 单元覆盖率：96.82% 语句、94.61% 分支、73.95% 条件、81.31% 表达式、83.94% 状态（115/137）、37.60% 转移、71.91% 翻转	vl63_full_load/coverage_frag1030.json 的 totals 与 modules（58 份 UCDB 合并）。

附录 D　原始仿真截图

本附录汇集 ModelSim SE-64 2020.4 原始波形窗口截图（归档于 `sim/wave/png/`，当前共归档 18 幅原始截图，包含 13 幅核心/服务波形、3 幅 8192 B 分片与按序重组波形 `frag_1.png`–`frag_3.png`，以及第 4 章与第 6 章已引用的 `tb_elinx.png`、`elinx_overview.png` 两幅 eLinx 界面截图；溯源校验记录归档于 `docs/evidence/vl63_full_load/wave_provenance.json`），与正文中的时序图配合阅读。五项功能联合运行的全程波形见正文图 4-9。

图中被观测的 `app_tx_*`、`app_rx_*` 及 `ev_*` 为内核 `afdx_es` 与收发核心边界信号（外部激励经顶层 `AFDX_top` 2B-VLID 流包装层驱动）。需要特别说明的是：第 4 章矢量时序图基于早期内核跟踪记录（`CE_DIV=1`）绘制，而本附录原始截图捕获自 `CE_DIV=2` 分片交付版 RTL，故绝对时间轴起点平移约 0.46 µs（SNMP 响应因二分频时钟使能间隔为 12.664 µs），各协议交互顺序与 800.000 µs BAG 帧间隔完全一致。

D.1　同一 VL 的发送间隔

图 D-1 展示同一 VL 相邻两帧的发送时序（时间窗口 16.132–819.132 µs）。两个光标分别标记第一帧与第二帧的发送起点：`Frame_1_start = 17.132 µs`、`Frame_2_start = 817.132 µs`，光标间隔严格为 800.000 µs（100,000 拍），与 BAG 配置完全吻合。






图 D-1　同一 VL 发送间隔的 ModelSim 原始波形：光标 `Frame_1_start = 17.132 µs` 与 `Frame_2_start = 817.132 µs` 严格相隔 800.000 µs（100,000 拍）。

D.2　应用消息与双网发送

图 D-2 展示应用口写入与 A、B 两网发送的时序，以及发送起点附近的字节变化。在图 D-2(a) 中，时间窗口为 686.272–689.372 µs，光标 `GMII_start = 688.572 µs` 处 A、B 两网同拍起发前导码 `55`；在图 D-2(b) 放大窗口（688.564–688.892 µs）中，两网帧头仅源 MAC 地址中的网络号不同（A 网为 `20`、B 网为 `40`）。



(a) 应用口写入与双网发送整体时序（窗口 686.272–689.372 µs，光标 `GMII_start = 688.572 µs` 两网同拍起发）




(b) A、B 两网发送起点与帧头字节放大（窗口 688.564–688.892 µs，源 MAC 分别为 `20` 与 `40`）


图 D-2　应用消息与双网发送的 ModelSim 原始波形：光标 `GMII_start = 688.572 µs` 处两网同拍开始发送前导码 `55`。

D.3　双网副本接收与去重

图 D-3 展示先到副本的应用交付，以及晚到副本触发的冗余丢弃事件。在图 D-3(a)中，时间窗口为 3016.794–3017.104 µs，光标 `A_delivered = 3016.844` µs 处先到的 A 网副本交付应用（`app_rx_net = 0`）；在图 D-3(b) 中，时间窗口为 3032.408–3032.668 µs，光标 `B_duplicate = 3032.628` µs 处晚到 15.784 µs 的 B 网副本触发 `ev_rm_drop` 脉冲并被丢弃。



(a) A 网副本触发交付事件并向应用口输出消息（光标 `A_delivered = 3016.844` µs）




(b) 晚到 15.784 µs 的 B 网副本触发 `ev_rm_drop` 丢弃（光标 `B_duplicate = 3032.628` µs）


图 D-3　双网副本接收与去重的 ModelSim 原始波形：A 网副本先到交付，晚到 15.784 µs 的 B 网副本被冗余管理丢弃。

D.4　FCS 错误检测与计数读回

图 D-4 展示 FCS 错误事件、计数变化和配置口的独立读请求。在图 D-4(a)（时间窗口 798.620–799.920 μs）中，光标 `FCS_error = 799.620 μs` 处 A 网坏帧拒收，`count_a_fcs` 由 0 增至 1；在图 D-4(b)（时间窗口 973.396–973.436 μs）中，测试平台于 973.404 μs 发起对地址 `0x49` 的真实读请求，两拍后 973.420 μs 返回计数 1（`cfg_rvalid = 1`、`cfg_rdata = 1`）。



(a) `ev_a_fcs_error` 脉冲与 `count_a_fcs` 从 0 增至 1（光标 `FCS_error = 799.620 μs`）




(b) 配置口读取地址 `0x49`（973.404 μs 发起请求，两拍后 973.420 μs 返回计数 1）


图 D-4　FCS 错误检测与计数读回的 ModelSim 原始波形：799.620 μs 检测到 A 网 FCS 错误并使计数加 1，配置口读请求经两拍精确返回该值。

D.5　SNMP Get 请求与响应

图 D-5 展示管理请求到达代理以及代理从 A、B 两网回送响应的时序。在图 D-5(a)（窗口 525.944–526.284 µs）中，光标 `Get_request = 525.964` µs 请求到达；在图 D-5(b)（窗口 538.604–538.948 µs）中，光标 `Get_response = 538.628` µs 代理从 A、B 两网同拍回送响应，距请求到达严格相隔 12.664 µs。



(a) Get 请求经 A、B 两网到达代理（光标 `Get_request = 525.964` µs）




(b) 代理从 A、B 两网同拍发送响应（光标 `Get_response = 538.628` µs，距请求相隔 12.664 µs）

图 D-5　SNMP Get 请求与响应的 ModelSim 原始波形：请求经双网到达代理，处理后经双网同拍发出响应，间隔 12.664 µs。


D.6　超长消息 IPv4 分片发送与按序重组

在 ModelSim 中执行 `do sim/wave/frag.do`（或 `python sim/wave/export.py --scene frag`），对 `VL 0x0103` 单条 8192 B 消息拆分为 6 个 IPv4 分片（片偏移依次为 0、1472、2944、4416、5888、7360 B，前 5 片 `MF=1`、末片 `MF=0`，相邻分片间隔 1 ms BAG）经 A、B 两网同拍发送并一次完整重组交付 8194 B（2 B VLID + 8192 B 载荷）的波形进行全景与细节观测。


图 D-6 汇集了该场景的 ModelSim 原始波形截图：



(a) 8192 B 消息 6 分片发送与重组交付全程总览（窗口 474.768–5787.076 µs，跨度 5212.308 µs）



(b) 末片 5657.028 µs 到达后 5671.524 µs 启动连续交付，`rx_bytes` 精确计至 8194



(c) 首片 IPv4 报头字节放大，光标 657.252 µs 处标志与片偏移字段为 `20 00`（`MF=1`，偏移 0）

图 D-6　超长消息 IPv4 分片发送与按序重组 ModelSim 原始波形：(a) 激励起点 524.768 µs 至交付结束 5737.076 µs 的 6 分片全流程；(b) 末片到达后一次完整交付 8194 字节；(c) 首片 IP 头 `MF=1` 与偏移 0。