

ESP-PSRAM64 & ESP-PSRAM64H 技术规格书



版本 1.0
版权 © 2018

关于本文档

本文档介绍了ESP-PSRAM64 和 ESP-PSRAM64H 的技术规格。

发布说明

日期	版本	发布说明
2018.06	V1.0	首次发布。

文档变更通知

用户可通过[乐鑫官网](#)订阅技术文档变更的电子邮件通知。

证书下载

用户可通过[乐鑫官网](#)下载产品证书。

目录

1. 简介	1
2. 管脚布局 and 描述	2
3. 上电初始化	3
4. Wrap 边界切换操作	4
5. 接口描述	6
5.1. 地址空间	6
5.2. 页面大小	6
5.3. 上电状态	6
5.4. 命令真值表	6
5.5. 命令终止	7
6. SPI 模式操作	9
6.1. SPI 读操作	9
6.2. SPI 写操作	10
6.3. SPI 四线模式使能操作	11
6.4. SPI 读取 ID 操作	12
7. QPI 模式操作	13
7.1. QPI 读操作	13
7.2. QPI 写操作	13
7.3. QPI 四线模式退出操作	14
8. 复位操作	15
9. 输入/输出时序	16
10. 电气特性	17
10.1. 极限参数	17
10.2. 工作条件	17

10.3. 管脚电容17

10.4. 直流电气特性18

10.5. 交流电气特性18

11.产品外观尺寸20

A. 附录-芯片丝印.....21



1.

简介

ESP-PSRAM64 和 ESP-PSRAM64H 是 64 Mbit 伪静态随机存储器 (Pseudo SRAM)，采用高性能高可靠性的 CMOS 工艺制造。ESP-PSRAM64 的工作电压为 1.8V，支持高达 144 MHz 的时钟频率；ESP-PSRAM64H 的工作电压为 3.3V，最高支持 133 MHz 的时钟频率。跨越页面边界的突发操作的最大输入时钟频率为 84 MHz。

这两种 PSRAM 芯片均可以通过串行外设接口 (SPI) 进行访问。如果应用程序需要更快的数据速率，则芯片也支持四线外设接口 (QPI)。PSRAM 芯片同时还支持对存储器的无限次读写。

本文档的内容适用于这两个 PSRAM 芯片，不同的地方会标示出来。

表 1-1. ESP-PSRAM64 和 ESP-PSRAM64H 订购信息

型号	产品密度	包装类型	最大时钟频率	工作温度范围	产品载具	环保包装	工作电压	读写操作	SPI 模式
ESP-PSRAM64	64 Mbit	SOP8-150 mil	144 MHz	-40°C ~ 85°C	卷带	RoHS 包装	1.8V	1 KB 页大小	标准/四线 SPI
ESP-PSRAM64H			133 MHz			绿色包装	3.3V		



2. 管脚布局 and 描述

ESP-PSRAM64 和 ESP-PSRAM64H 的管脚布局如图 2-1 所示。




图 2-1. ESP-PSRAM64 和 ESP-PSRAM64H 的管脚布局

表 2-1. 信号表

管脚	信号类型	SPI 模式	QPI 模式
Vcc	电源	电源，ESP-PSRAM64 为1.8V，ESP-PSRAM64H 为 3.3V。	
Vss	接地	接地	
CE#	输入	片选信号，低电平有效。当 CE#=1 时，芯片处于待机状态。	
CLK	输入	时钟信号	
SI/SIO[0]	I/O	串行输入	I/O[0]
SO/SIO[1]	I/O	串行输出	I/O[1]
SIO[2]	I/O	-	I/O[2]
SIO[3]	I/O	-	I/O[3]



3.

上电初始化

SPI/QPI 接口包含一个用于启动自初始化的片上电压传感器。当 V_{CC} 达到或高于最小 V_{CC} 的稳定电平时，芯片需要 $150\ \mu\text{s}$ 并且用户需要进行复位操作（见第 8 章）才能完成自初始化过程。从上电开始到 $150\ \mu\text{s}$ 周期结束，CLK 应保持低电平，CE# 应保持高电平（以便跟踪在 $200\ \text{mV}$ 以内的 V_{CC} ），SI/SO/SIO[3:0] 应保持低电平。

$150\ \mu\text{s}$ 后，芯片可以正常运行。




图 3-1. 上电初始化时序



4. Wrap 边界切换操作

Wrap 边界切换操作完成了芯片在线性突发模式 (CA[9:0]) 和 32 字节 wrap 模式 (CA[4:0]) 之间的切换。默认设置是线性突发模式。

线性突发模式允许设备跨越页面边界。页面边界跨越对存储器控制器是不可见的，并且最高时钟限制在 84 MHz。表 4-1 显示了两种模式下的字节顺序。




图 4-1. SPI Wrap 边界切换 'hC0




图 4-2. QPI Wrap 边界切换 'hC0



表 4-1. 突发类型/长度

突发类型/长度	起始地址	字节顺序
线性突发模式	4	[4,5,6,...1023,1024,1025,1026,...]
32 字节 wrap 模式	4	[4,5,6,...31,0,1,2,...]



5.

接口描述

5.1. 地址空间

SPI/QPI PSRAM 器件按字节寻址。64 Mbit 器件的有效地址为 A[22:0]。

5.2. 页面大小

页面大小为 1K (CA[9:0])。默认突发设置是以连续方式跨越页面边界的线性突发模式。但请注意，跨页边界的突发操作的最大输入时钟频率为 84 MHz。也可以通过 wrap 边界切换命令设置 32 字节 wrap (CA[4:0]) 模式，这种模式不允许跨越页面边界。

5.3. 上电状态

PSRAM 芯片上电后进入 SPI 模式。在进行芯片操作之前应将 CE# 拉高。

5.4. 命令真值表

芯片识别以下不同模式的命令：

命令	编码	SPI 模式 (QE=0)					QPI 模式 (QE=1)				
		Cmd	Addr	等待周期	DIO	最大时钟频率	Cmd	Addr	等待周期	DIO	最大时钟频率
读	'h03	S*注释1	S	0	S	33	N/A				
快速读	'h0B	S	S	8	S	144/133	N/A				
快速四线读	'hEB	S	Q*注释1	6	Q	144/133	Q	Q	6	Q	144/133*注释2
写	'h02	S	S	0	S	144/133	Q	Q	0	Q	144/133*注释2
四线写	'h38	S	Q	0	Q	144/133	同 'h02				
进入四线模式	'h35	S	-	-	-	144/133	N/A				
退出四线模式	'hF5	N/A					Q	-	-	-	144/133
启动复位	'h66	S	-	-	-	144/133	Q	-	-	-	144/133
复位	'h99	S	-	-	-	144/133	Q	-	-	-	144/133



命令	编码	SPI 模式 (QE=0)					QPI 模式 (QE=1)				
		Cmd	Addr	等待周期	DIO	最大时钟频率	Cmd	Addr	等待周期	DIO	最大时钟频率
设置突发长度	'hC0	S	-	-	-	144/133	Q	-	-	-	144/133
读取 ID	'h9F	S	S	0	S	144/133	N/A				

说明：

1. S=串行 I/O；Q=四线 I/O。
2. 144/133 MHz 为芯片最大时钟频率，跨越页面边界的突发操作的最大输入时钟频率为 84 MHz。
3. ESP-PSRAM64 的最大时钟频率为 144 MHz，ESP-PSRAM64H 为 133 MHz。

5.5. 命令终止

为了终止正在进行的读写操作，并使芯片进入待机状态，在所有的读写操作之后，需要立即将 CE# 拉高，否则会阻塞内部刷新并导致存储故障。






图 5-1. 写命令终止

要使存储控制器在读命令终止之前正确锁定最后一段数据，建议保证足够长的 CE# 保持时间 ($t_{CHD} > t_{ACLK} + t_{CLK}$)。





6. SPI 模式操作

芯片上电时默认进入 SPI 模式，但可以切换为 QPI 模式。

6.1. SPI 读操作

对于所有读操作，在 CLK 的下降沿之后 t_{ALCK} ，数据才可被读到。SPI 读操作有三种方式：

- 'h03：串行 CMD，串行 IO，低频率，可配置为线性或突发 32 字节 wrap 模式。
- 'h0B：串行 CMD，串行 IO，高频率，可配置为 32/1K 字节突发 wrap 模式。
- 'hEB：串行 CMD，四线 IO，高频率，可配置为 32/1K 字节突发 wrap 模式。




图 6-1. SPI 读命令 'h03' (最高频率：33 MHz)




图 6-2. SPI 快速读命令 'h0B'
(最高频率：ESP-PSRAM64 为 144 MHz，ESP-PSRAM64H 为 133 MHz)




图 6-3. SPI 快速四线读命令 ‘hEB
(最高频率: ESP-PSRAM64 为 144 MHz, ESP-PSRAM64H 为 133 MHz)

6.2. SPI 写操作




图 6-4. SPI 写命令 'h02




图 6-5. SPI 四线写命令 'h38

6.3. SPI 四线模式使能操作

此命令将芯片切换为四线 IO 模式。




图 6-6. 四线模式使能命令 'h35 (仅支持 SPI 模式)



6.4. SPI 读取 ID 操作

此命令与快速读操作类似，但没有等待周期，并且芯片输出 EID 值而非数据。




图 6-7. SPI 读 ID 命令 'h9F（仅支持 SPI 模式）

表 6-1. 已知合格芯片 (KGD)

KDG[7:0]	KGD
'b0101_0101	Fail
'b0101_1101	Pass

说明：
默认为 FAIL，只有通过所有测试才会标示为 PASS。



7.

QPI 模式操作

7.1. QPI 读操作

对于所有读操作，在 CLK 的下降沿之后 t_{ALCK} ，数据才可被读到。




图 7-1. QPI 快速读命令 'hEB

(最高频率: ESP-PSRAM64 为 144 MHz, ESP-PSRAM64H 为 133 MHz)

7.2. QPI 写操作

QPI 写命令可以为 'h02 或 'h38。




图 7-2. QPI 写命令 'h02 或 'h38

7.3. QPI 四线模式退出操作

此命令将芯片切换到 SPI 模式。




图 7-3. 四线模式退出命令 'hF5（仅支持QPI 模式）



8.

复位操作

复位操作用于（软件）复位系统，使芯片进入 SPI 待机模式，SPI 待机模式也是芯片上电后的默认模式。该操作由两个命令组成：复位使能 (RSTEN) 和复位 (RST)。




图 8-1. SPI 复位命令




图 8-2. QPI 复位命令

复位命令应紧跟复位使能命令。否则在复位使能命令之后，其他命令会使芯片退出复位使能状态并终止复位操作。



9.

输入/输出时序




图 10-1. 输入时序




图 10-2. 输出时序



10.

电气特性

10.1. 极限参数

表 10-1. 极限参数

名称	参数	额定值	单位
V _T	除 V _{CC} 相对 V _{SS} 的电压外其他管脚的电压	-0.3 ~ V _{CC} +0.3	V
V _{CC}	V _{CC} 相对 V _{SS} 的电压	ESP-PSRAM64: -0.2 ~ +2.45 ESP-PSRAM64H: -0.2 ~ +4.2	V
T _{STG}	存储温度*	-55 ~ +150	°C

说明:

存储温度是指 PSRAM 的中心/顶侧的表面温度。

注意:

将设备暴露在高于表中列出的绝对最大额定值以上可能会导致永久性的损坏。芯片不适用于本文档规定的限制以外的条件。

10.2. 工作条件

表 10-2. 工作条件

参数	最小值	最大值	单位
工作温度	-40	85	°C

10.3. 管脚电容

表 10-3. 管脚电容

名称	参数	最小值	最大值	单位	备注
C _{IN}	输入管脚电容	-	6	pF	V _{IN} = 0V
C _{OUT}	输出管脚电容	-	8	pF	V _{OUT} = 0V



10.4. 直流电气特性

表 10-4. 直流电气特性

名称	参数	最小值	最大值	单位
V _{CC}	供电电压	ESP-PSRAM64: 1.62 ESP-PSRAM64H: 2.7	ESP-PSRAM64: 1.98 ESP-PSRAM64H: 3.6	V
V _{IH}	输入高电压	V _{CC} - 0.4	V _{CC} + 0.2	V
V _{IL}	输入低电压	-0.2	0.4	V
V _{OH}	输出高电压 (I _{OH} = -0.2 mA)	0.8 V _{CC}	-	V
V _{OL}	输出低电压 (I _{OL} = +0.2 mA)	-	0.2 V _{CC}	V
I _I	输入漏电流	-	1	μA
I _{LO}	输出漏电流	-	1	μA
I _{CC}	读/写	-	ESP-PSRAM64: 25 ESP-PSRAM64H: 40	mA
I _{SB}	待机电流	-	200	μA

说明:

*待机电流是在 CLK 处于直流低电平的状态下测得。

10.5. 交流电气特性

表 10-5. 读/写时序

符号	参数	最小值	最大值	单位	备注
t _{CLK}	CLK 周期—SPI 读 ('h03)	30.3	-	ns	33 MHz
	CLK 周期—其他操作	7			144/133 MHz*
t _{CH} /t _{CL}	时钟高/低宽度	0.45	0.55	t _{CLK} (min)	-
t _{KHKL}	时钟上升/下降时间	-	1.5	ns	-
t _{CPH}	连续突发操作之间 CE# 高电平的时间	50	-	ns	-
t _{CEM}	CE# 低脉冲宽度	-	8	μs	-
t _{CSP}	从 CE# 建立到 CLK 上升沿的时间	2.5	-	ns	-
t _{CHD}	从 CLK 上升沿的 CE# 保持时间	20	-	ns	-
t _{SP}	从建立到 CLK 有效沿的时间	2	-	ns	-



符号	参数	最小值	最大值	单位	备注
t_{HD}	从 CLK 有效沿的保持时间	2	-	ns	-
t_{HZ}	芯片关闭到 DQ 输出高阻	-	6	ns	-
t_{ACLK}	从 CLK 到输出延迟	2	6	ns	-
t_{KOH}	从时钟下降沿到输出数据的保持时间	1.5	-	ns	-


说明：

- 只有线性突发允许页面交叉。因此，频率的最高限制为：
 - 144/133 MHz，这是没有跨越页面边界的情况；
 - 84 MHz，这是突发命令跨越页面边界的情况。
- ESP-PSRAM64 的最大时钟频率为 144 MHz，ESP-PSRAM64H 为 133 MHz。
- 对于高于 84 MHz 的工作频率，请参考 JEDEC JESD84-B50 进行数据采样培训。



11.

产品外观尺寸



VARIATIONS (ALL DIMENSIONS SHOWN IN MM)

SYMBOLS	STANDARD	
	MIN.	MAX.
A	—	1.75
A1	0.10	0.25
A2	1.25	—
b	0.31	0.51
c	0.10	0.25
D	4.90 BSC	
E	6.00 BSC	
E1	3.90 BSC	
e	1.27 BSC	
L	0.40	1.27
h	0.25	0.50
θ°	0	8

NOTES:

- JEDEC OUTLINE : MS-012 AA REV.F (STANDARD)
MS-012 BA REV.F (THERMAL)
- DIMENSIONS "D" DOES NOT INCLUDE MOLD FLASH, PROTRUSIONS OR GATE BURRS. MOLD FLASH, PROTRUSIONS AND GATE BURRS SHALL NOT EXCEED 0.15mm. PER SIDE.
- DIMENSIONS "E1" DOES NOT INCLUDE INTER-LEAD FLASH, OR PROTRUSIONS. INTER-LEAD FLASH AND PROTRUSIONS SHALL NOT EXCEED 0.25mm PER SIDE.



A.

附录-芯片丝印




图 A-1. ESP-PSRAM64 芯片丝印




图 A-2. ESP-PSRAM64H 芯片丝印

说明:

Tracking Information 的字符数和内容不固定。



免责声明和版权公告

本文中的信息，包括供参考的 URL 地址，如有变更，恕不另行通知。

文档“按现状”提供，不负任何担保责任，包括对适销性、适用于特定用途或非侵权性的任何担保，和任何提案、规格或样品在他处提到的任何担保。本文档不负任何责任，包括使用本文档内信息产生的侵犯任何专利权行为的责任。本文档在此未以禁止反言或其他方式授予任何知识产权使用许可，不管是明示许可还是暗示许可。

Wi-Fi 联盟成员标志归 Wi-Fi 联盟所有。蓝牙标志是 Bluetooth SIG 的注册商标。文中提到的所有商标名称、商标和注册商标均属其各自所有者的财产，特此声明。

版权归© 2018 乐鑫所有。保留所有权利。