PH1P35 使用指南

基于 **HX1P35A + PH1P35MDG324-3 / TD 6.2.x / FutureDynasty 2**

版本：v1.0　整理日期：2026-09-21

目录

1. 先理解：PH1P35 的 MCU、bit、HPF、ELF 分别是什么 1
2. 硬件与软件准备 2
3. TD：创建工程与选择器件 2
4. TD：配置 PLL 3
5. TD：配置 RISC-V MCU IP 5
6. TD：顶层连接、复位与总线处理 6
7. TD：引脚约束 7
8. TD：综合、布局布线、生成 bitstream 与导出 HPF 8
9. FD：创建 / 更新 Platform Project 9
    9.1 第一次创建 Platform 9
    9.2 硬件更新后如何更新 HPF 9
10. FD：创建 Application Project 与编译 10
11. FD：调试配置详解 13
    11.1 Main 页 13
    11.2 Debugger 页：OpenOCD Setup 13
    11.3 Debugger 页：GDB Client Setup 14
    11.4 Preflight 页 14
    11.5 Startup 页 15
    11.6 Profiling / Source / Common / SVD Path 17
12. 第一次成功调试：停在 main() 并运行 Hello World 17
13. 推荐的日常工作流 19
    13.1 只改 C 代码 19
    13.2 改 MCU IP 参数 / PLL / 总线 / FPGA 逻辑 19
    13.3 每次上电后的稳妥顺序 19
14. 常见报错与排查方法 20
15. FAQ 21
    15.1 为什么只下载 bitstream 后会看到之前的 Hello World？ 21

15.2 为什么偶尔会看到两次 Hello World？ 21


15.3 串口最前面只有一个空 RX / 换行正常吗？ 21

16. 最终成功配置检查表 21

1. 先理解：PH1P35 的 MCU、bit、HPF、ELF 分别是什么


PH1P35 不是“纯 FPGA + 软核”结构。PH1P35 器件内部集成了一个 RISC-V MCU 硬核，官方数据手册说明该 MCU 支持 RV32 I/M/A/F/C/P/B 指令集、Cache/DLM、JTAG 调试、UART、GPIO、I2C、QSPI、DMA，以及到 Fabric 的 AHB/APB 接口。

对象	由谁生成	作用	是否包含 CPU 程序
bit / bitstream	TD	配置 FPGA Fabric、PLL、MCU 外部连接、复位/总线等硬件环境	通常不应把它理解为“包含当前 ELF”
HPF	TD 导出	Hardware Platform File。告诉 FD：芯片/处理器/硬件平台是什么	否
BSP / Platform	FD 根据 HPF 生成	板级支持包、驱动、链接脚本和编译环境	否
ELF	FD 编译 Application	包含可执行代码、符号表和调试信息	是
bit + ELF	TD + FD	前者准备硬件，后者提供 MCU 软件	组合后完成运行



2. 硬件与软件准备

项目	本次实测配置	说明
开发板	HX1P35A	核心器件 PH1P35MDG324
FPGA 器件	PH1P35MDG324-3	TD 工程中必须选对封装/速度等级
TD	6.2.1	负责 FPGA/IP/bitstream/HPF
FD	FutureDynasty 2026.2	负责 Platform/BSP/Application/编译/GDB
调试接口	板载 USB-JTAG	用于 TD 下载 bit；本次 MCU 调试最终也通过此链路工作
串口	板载 USB-UART	115200 8N1，RXD=J1，TXD=H1
输入时钟	50 MHz	板载晶振，FPGA 引脚 C4




3. TD：创建工程与选择器件

1. 新建 TD 工程，器件选择 PH1P35MDG324-3。

2. 顶层文件建议命名为 hx1p35a_mcu_top.v。

3. 建立 Constraints/ADC 约束文件。


4. 后续 IP 统一放在 al_ip 目录，由 TD IP Catalog 生成，不手改安装目录下的原始 IP 模型。



4. TD：配置 PLL

开发板提供 50 MHz 时钟。MCU Core Clock 需要 300 MHz，Timer Clock 需要 100 MHz，所以先在 TD 的 IP Catalog 中生成 PLL。

PLL 项	本教程值	用途
输入时钟	50 MHz	来自开发板 C4
输出 0	300 MHz	MCU core_clk
输出 1	100 MHz	MCU timer_clk
LOCK	必须使用	用于生成可靠上电复位




关于 APB 时钟：PH1P35 数据手册列出的 MCU APB clock 规格为 50 MHz。若后续真正使用 MCU→Fabric APB，建议单独按规格提供 APB 时钟；本次 Hello World 主要验证 UART/JTAG，不依赖自定义 APB 从设备。

5. TD：配置 RISC-V MCU IP

打开 IP Catalog 中的 RISC-V MCU IP。下表按当前界面逐项解释。

选项	含义	什么时候用	本教程建议
Component Name	IP 实例名称	保持默认或改成易识别名称	推荐保持 TD 自动命名，避免后续脚本/HPF 引用混乱
QSPI1	启用额外 QSPI1 接口	需要 MCU 直接访问第二路 QSPI 时	Hello World 不勾
UART0	启用 UART0	需要串口输出/输入时	本教程必须勾
UART1	启用 UART1	需要第二路串口时	本教程不勾
I2C	启用 MCU I2C	需要 MCU 直接控制 I2C 外设时	本教程不勾
AHB	导出 MCU→Fabric AHB 主接口	访问高带宽/低延迟 Fabric 从设备时	本次为后续扩展而勾选；只做 Hello World 可不勾
APB	导出 MCU→Fabric APB 主接口	访问 LED、寄存器等低速控制外设时	本次为后续扩展而勾选；只做 Hello World 可不勾
JTAG	导出 MCU JTAG 相关端口，并影响 MCU_JTAG_SEL	只有明确需要 Fabric/PIB 侧 JTAG 时再启用	不勾
GPIO0~GPIO7	把 MCU GPIO 通道导出到 Fabric	需要 MCU 通过硬核 GPIO 驱动/读取 Fabric 时	按需单独勾；本教程全不勾
Reset Vector(hex)	MCU 复位后取指地址	必须与 BSP/链接脚本/启动方式匹配	0x20E00000
Core Clock FREQ	MCU 核时钟频率	决定性能，必须与实际 core_clk 匹配	300 MHz
Timer Clock FREQ	MCU Timer 时钟	必须与实际 timer_clk 匹配	100 MHz
AHB Div	AHB 时钟分频	启用 AHB 时有效	2；生成参数 AHB_FREQ=150 MHz
QSPI0 Div	QSPI0 分频	使用 QSPI0 时决定频率	本教程保持 6
QSPI1 Div	QSPI1 分频	仅 QSPI1 启用时有效	本教程灰置/无需改
UART0 Baud Rate	UART0 波特率	必须与上位机串口一致	115200
UART1 Baud Rate	UART1 波特率	UART1 启用时有效	本教程无需改




对 HX1P35A 当前 MCU IP 的 JTAG 不勾选。此时 MCU_JTAG_SEL=0，选择 PAD JTAG 路径，不导出 jtag_tck/tms/tdi/tdo 到 FPGA Fabric。板载 JTAG 配合 FD/OpenOCD 可正常访问 MCU Debug Module，因此不需要在顶层额外连接 MCU JTAG 信号。

6. TD：顶层连接、复位与总线处理

顶层的目标是：给 MCU 提供正确时钟和复位，把 UART0 接到板载 USB-UART；若 AHB/APB 暂未挂实际从设备，则必须给 MCU 返回“立即完成、无错误”的默认响应，防止总线悬空。

信号	方向（相对 MCU IP）	建议连接
core_clk	输入	PLL 300 MHz
timer_clk	输入	PLL 100 MHz

信号	方向（相对 MCU IP）	建议连接
core_reset	输入	高有效 MCU 复位
por_reset	输入	高有效上电复位
uart0_rx	输入	顶层 uart0_rx → 板载 RXD/J1
uart0_tx	输出	顶层 uart0_tx → 板载 TXD/H1
nmi	输入	不用时固定 0
clic_irq[22:0]	输入	不用时固定 0
hrdata/hresp/hready	AHB 返回	无 AHB 从设备时：0 / OKAY / ready=1
prdata/pready/pslverr	APB 返回	无 APB 从设备时：0 / ready=1 / error=0



7. TD：引脚约束

HX1P35A 开发板手册给出的关键映射如下。使用 TD 的约束/Pin Planner 将顶层端口锁定到对应 FPGA 管脚即可。

顶层端口	FPGA 管脚	板上功能	方向
clk_50m	C4	50 MHz 有源晶振	输入
uart0_rx	J1	USB-UART RXD	输入到 FPGA/MCU
uart0_tx	H1	USB-UART TXD	输出到 USB-UART

```
set_pin_assignment {clk_50m}  { LOCATION = C4; IOSTANDARD = LVCMOS33; PULLTYPE = NONE; }
set_pin_assignment {uart0_rx} { LOCATION = J1; IOSTANDARD = LVCMOS33; PULLTYPE = PULLUP; }
set_pin_assignment {uart0_tx} { LOCATION = H1; IOSTANDARD = LVCMOS33; DRIVESTRENGTH = 8; PULLTYPE = NONE; }
```

8. TD：综合、布局布线、生成 bitstream 与导出 HPF

1. 运行 Synthesis/Optimize，确认无错误。


2. 运行 Physical / Place & Route，确认完成。

3. 运行 Generate Bitstream，得到最新 .bit。

4. 把最新 bitstream 下载到开发板。当前已验证流程中，这一步建议先在 TD 手工完成。

5. 导出 Hardware Platform File（HPF），建议文件名 MCU_startup.hpf，并在硬件改动后重新导出。

Name	Constraint	Status	Progress	Start Time	Elapsed Time	SWNS	HWNS	LUT	REG	SLICE	ERAM	DSP	PLL	GCLK	IO	HXT QUAD	PCIE
syn_1(active)	constraint_1	opt_gate complete	100%	09/21/26 16:02	00:00:03			21	16	22	0	0	1	1	3		
phy_1(active)	constraint_1	bitgen complete	100%	09/21/26 16:02	00:00:07	16.692ns	0.171ns	21	16	21	0	0	1	3	3		




何时必须重新导出 HPF：只改 main.c 不需要；只改 C 代码通常只重新 Build。只要 MCU IP 参数、硬件地址、总线、外设、时钟或硬件结构改变，就应重新导出 HPF 并在 FD 更新 Platform。

9. FD：创建 / 更新 Platform Project

PH1P35 在 FD 中使用“Platform + Application”流程。Platform 负责把 HPF 转成 BSP 和编译/链接环境。

9.1 第一次创建 Platform

1. 打开 FD，File → New → Platform Project。
2. 选择 TD 导出的 MCU_startup.hpf。
3. OS 选择 standalone。
4. Processor 选择 HPF 中识别到的 rpu。
5. 完成后项目名建议 MCU_startup。




9.2 硬件更新后如何更新 HPF

1. 双击 MCU_startup 下的 system.mss，进入 BSP Viewer。

2. 点击 Change Referenced HPF，选择最新 MCU_startup.hpf。

3. 点击 Re-generate BSP Sources。

4. 回 Application 执行 Clean Project → Build Project。



什么时候不用重建 Platform：同一芯片、同一处理器架构且只是硬件参数/外设更新时，优先 Change Referenced HPF；不必每次删掉 Platform 重建。

10. FD：创建 Application Project 与编译

1. File → New → Application Project。

2. Project Name：例如 ph1p35_hello。


3. Platform：选择 MCU_startup。

4. Language：C。Bit Width 保持 32-bit。

5. 第一次建议 Template 选择 HELLO_WORLD；需要完全空工程时再选 EMPTY。

6. Finish 后右键项目 → Build Project。

Template	用途
HELLO_WORLD	官方最小打印例程，最适合验证工具链/JTAG/UART
EMPTY	只有基础 main，便于自行开发
AHBDemo	演示 MCU→Fabric AHB 访问
RISCV_TIMER_DEMO	定时器示例
QSPI_XIP_FLASH	QSPI/XIP 示例
COREMARK_N	CoreMark 性能基准测试相关配置：更综合地测试嵌入式 CPU 的整数运算、分支、循环、链表、矩阵等典型工作负载性能
DHRYSTONE_N	Dhrystone 基准测试相关配置，主要测试整数运算、函数调用、条件判断、字符串处理和控制流性能
WHETSTONE_N	Whetstone 基准测试相关配置， 主要测试浮点运算、数学运算、函数调用和数值计算性能


New Application Projet
Project name is illegal
Project Name: ph1p35_hello
Use default Location
Location: D:/Tools/FDWork
Browse
CreateLinuxApp
Target Hardware
Platform: MCU_startup
ManagedBuildOn
Target Software
Language: C C++
Bit Width: 32-bit
Template List:
AHBDemo
COREMARK_N
DHRYSTONE_N
EMPTY
HELLOWORLD
QSPI_XIP_FLASH
RISCV_TIMER_DEMO
WHETSTONE_N
Template Description:
This project is a simple Hello World program designed to provide users with a basic code example, helping them quickly understand how to create and run a fundamental program in a bare-metal environment. The project contains only a `main` function, which implements a simple print function that outputs the string Hello World.
Finish
Cancel

```
Compling:  iseek.c.o
Compling:  isatty.c.o
Compling:  clock_settime.c.o
Compling:  fstat.c.o
Compling:  clock_gettime.c.o
Compling:  exit.c.o
Compling:  wait.c.o
Compling:  read.c.o
Compling:  link.c.o
Compling:  stat.c.o
Compling:  execve.c.o
Compling:  al_simp_printf.c.o
Compling:  al_printf.c.o
Compling:  al_log.c.o
make[1]: Leaving directory 'D:/Tools/FDWork/MCU_startup/ph1p35_fpsoc_cpu0'
   text    data     bss     dec     hex filename
  31228     600    3316   35144
8948    D:/Tools/FDWork/ph1p35_hello/build/ph1p35_hello.elf

17:44:04 Build Finished. 0 errors, 20 warnings. (took 2s.966ms)
```

ELF 在哪里：Build 成功后会生成 ph1p35_hello.elf；Debug 时 Load symbols / Load executable 均可直接选择 Use project binary。

11. FD：调试配置详解

入口：右键 Application → Debug As → Debug Configurations，选择 GDB OpenOCD Debugging → ph1p35_hello。新建 Application 后 FD 通常会自动生成一套配置。

11.1 Main 页

选项	含义	什么时候改
Project	当前调试的 Application 项目	一般保持 ph1p35_hello
C/C++ Application / Executable	调试的 ELF	一般使用当前项目 ELF
Build before launch	启动调试前先编译	开发阶段建议开启；若只想重复连接可关闭以节省时间

11.2 Debugger 页：OpenOCD Setup

选项	含义	本教程建议
Start OpenOCD locally	由 FD 在本机启动 OpenOCD	勾选

选项	含义	本教程建议
Executable path	OpenOCD 程序路径	保持 ${IDE_ROOT_PATH}/toolchain/openocd/...
GDB port	GDB 与 OpenOCD 通信端口	3333，默认
Telnet port	OpenOCD Telnet 控制端口	4444，默认
Rbb port	Remote Bitbang / hwserver 相关端口	5555，默认
Tcl port	OpenOCD Tcl 控制端口	6666，默认
Config options	加载芯片 target cfg	最终保持默认 ph1p35.cfg，不再强制 INIT_PARM
Allocate console for OpenOCD	显示 OpenOCD 控制台	建议保持自动/可用，排错时非常重要

```
-f "${IDE_ROOT_PATH}/toolchain/openocd/fpsoc/share/openocd/scripts/target/anlogic/ph1p35.cfg"
```


11.3 Debugger 页：GDB Client Setup

选项	含义	本教程建议
Start GDB session	让 FD 启动 GDB 客户端	勾选
Executable name	RISC-V GDB 路径	保持 FD 自动生成
Other options	附加 GDB 启动参数	不需要则留空
Commands	GDB 初始化命令	保持自动生成；set arch riscv:rv32 等不要随意删除
Start GDB CLI	额外打开命令行式 GDB	新手不勾；排高级问题时可开
Remote Target Host	OpenOCD 所在主机	本机 127.0.0.1
Remote Target Port	连接 GDB server	3333

11.4 Preflight 页

选项	含义	什么时候勾
Check WinUSB driver	启动前检查 WinUSB 驱动	建议勾；JTAG 枚举异常时首先看它
Check hwserver conflicts	检查是否有 hwserver 冲突	建议勾


选项	含义	什么时候勾
JTAG device	选择实际连接的 Cable	点击 Scan，选择扫描到的 JTAG Cable
Use PJTAG	使用 AL-LINK-FT 连接 PJTAG 口进行调试	HX1P35A 板载链路本次不勾；只有明确外接 PJTAG/AL-LINK-FT 时才勾
Use Jtag Boot	强制切换到 JTAG 启动模式	普通 Hello World 不勾；只有特定启动方案明确要求时才勾
Release Core	释放 lockdown 状态的核	普通单核不勾；确认核被锁定时再用
Enable SMP	SMP 多核调试	PH1P35 本教程单核，不勾



11.5 Startup 页

选项	含义	本教程/何时使用

选项	含义	本教程/何时使用
Program FPGA	调试前由 FD 自动下载 bitstream	本板当前最稳定流程：不勾，先在 TD 手工下载最新 bit；若后续验证 FD 自动下载完全稳定，再启用
Download Mode	Program FPGA 的后端	只有 Program FPGA 勾选时有效；Hwserver/OpenOCD 按环境选择
Bitstream File	FD 自动下载的 bit 文件	启用 Program FPGA 时必须确认是“最新” bit
Run Platform Init	调试前执行平台初始化	PH1P35 Hello World 本教程不勾；FD 手册特别说明 DR1 首次调试才要求
Fast Reattach	快速重新附加现有目标	普通首次调试不勾；重复连接且目标状态已知时再用
Initial Reset	连接后先复位目标	普通基线不勾；只有调试启动状态异常时尝试
Enable Arm semihosting	Arm 半主机输出	PH1P35 RISC-V 不使用，不勾
Load symbols	加载 ELF 符号表，支持源码断点/变量	必须勾
Use project binary (symbols)	符号来自当前项目 ELF	勾
Use file (symbols)	符号来自指定外部 ELF	只有调别的 ELF 时用
Symbols offset	符号地址偏移	普通链接地址正确时留空/0
Load executable	把 ELF 可加载内容下载到目标	本教程勾
Use project binary (executable)	下载当前项目 ELF	勾
Use file (executable)	下载外部 ELF	按需
Executable offset	执行映像偏移	普通情况留空/0
Load binary	加载纯 .bin	本教程不勾；只有明确需要裸 binary 时用



11.6 Profiling / Source / Common / SVD Path

页签	用途	新手处理
Profiling	性能分析/采样	Hello World 阶段不使用，保持默认
Source	GDB 源文件搜索路径	源码能正常打开时保持默认；找不到源码时再添加路径
Common	Eclipse 通用启动配置（保存、显示、后台启动等）	保持默认
SVD Path	外设寄存器描述文件路径	需要 Peripheral/Register View 时配置；Hello World 不需要

12. 第一次成功调试：停在 main() 并运行 Hello World

1. 确认 TD 已下载最新 bit。

2. 打开串口工具，115200 / 8 data bits / No parity / 1 stop bit。


3. 在 FD 点击 Debug。

4. 若弹出 “Confirm Perspective Switch”，点击 Switch。

5. 成功时 Debug 视图应显示 Thread #1 (Suspended: Breakpoint)，位置在 main.c。

6. 右侧 Variables 能看到 str = "Hello World From Anlogic!"。

7. 按 F8（Resume）继续运行，串口出现 Hello World 和 Anlogic ASCII Logo。





13. 推荐的日常工作流

13.1 只改 C 代码

```
修改 main.c → Build Project → Debug → F8
```

不需要重新综合 FPGA，也不需要重新导出 HPF。

13.2 改 MCU IP 参数 / PLL / 总线 / FPGA 逻辑

```
TD 修改硬件 → 重新 Generate Bitstream → 下载最新 bit → Export HPF
→ FD Change Referenced HPF → Re-generate BSP Sources
→ Clean + Build Application → Debug
```

13.3 每次上电后的稳妥顺序

1. 开发板上电。

2. TD 下载当前工程最新 bit。

3. 打开串口。

4. FD Debug。

5. 停在 main 后 F8。

14. 常见报错与排查方法

现象	含义	处理
OpenOCD failed with code (1)	OpenOCD 启动或目标检查失败	先看 OpenOCD Console，不要只看弹窗；确认 JTAG Cable、bit、ph1p35.cfg
IR capture error at bit 5; dtmcontrol is 0	JTAG 链能看到部分 TAP，但 RISC-V Debug Module 未正确工作	恢复本手册基线：MCU JTAG 不勾、默认 generated RTL、Use PJTAG/Jtag Boot 不勾、最新 bit
riscv0.cfg = 0xffffffff	OpenOCD 期待的 JTAG 链与实际状态不匹配	不要强制 INIT_PARM；恢复默认配置；确认 MCU IP JTAG 未误勾
只看到 riscv0.cpu，仍 Target not examined	链路模式不对或 MCU Debug 未进入有效状态	先恢复默认 FD 配置，不要继续叠加 -c set INIT_PARM
clock speed 100 kHz / 1000 kHz 都失败	频率不是根因	恢复默认 1000 kHz，避免把时间浪费在继续降频
Build Project 没反应	Platform/BSP/工程导入异常	先确认 Platform 存在、HPF 有效；必要时 Re-generate BSP Sources
找不到 ELF	Application 未成功 Build	看 CDT Build Console，确认 0 errors
Debug 成功但串口无输出	串口设置/引脚/程序未 Resume	115200 8N1；RXD=J1、TXD=H1；按 F8
修改硬件后仍表现像旧工程	bit 或 HPF 未更新	重新生成/下载 bit；Change Referenced HPF + Re-generate BSP
Debug 一直停在 main	这是默认断点，不是错误	按 F8 继续运行

```
Open On-Chip Debugger 0.1125.2+dev-gccb3a8a (2026-09-03-14:42)
Licensed under GNU GPL v2
For bug reports, read
        http://openocd.org/doc/doxygen/bugs.html
0x80
10000
adapter usb location: 1-13.4

0x0
Info : Using libusb driver
Info : clock speed 1000 kHz
Info : JTAG tap: riscv0.cpu tap/device found: 0x4808f0e7 (mfg: 0x073 (AMS(Austria Micro)), part: 0x808f, ver: 0x4)
Info : JTAG tap: riscv0.cfg tap/device found: 0xffffffff (mfg: 0x7ff (<invalid>), part: 0xffff, ver: 0xf)
Error: riscv0.cfg: IR capture error; saw 0xfe not 0x1
Warn : Bypassing JTAG setup events due to errors
Error: dtmcontrol is 0. Check JTAG connectivity/board power.
Warn : target riscv0.cpu examination failed
Info : starting gdb server for riscv0.cpu on 3333
Info : Listening on port 3333 for gdb connections
Error: Target not examined yet
```

15. FAQ

15.1 为什么只下载 bitstream 后会看到之前的 Hello World？

本次实测中，在成功 Debug/Load executable 之后，再次下载 bitstream 会触发 MCU 重新启动，串口可能立即出现此前的 Hello World。可以确定的是：bitstream 会重新建立 MCU 的时钟、复位和硬件环境；MCU Reset Vector 配置为 0x20E00000。此前调试所加载的程序映像仍可被 MCU 启动。

15.2 为什么偶尔会看到两次 Hello World？

最常见原因是程序被启动了两次：第一次在 bitstream 下载/MCU 复位释放后自动运行；第二次 FD 又执行 Load executable 并重新启动。若希望观察得更清楚，可清空串口后分别测试“只下载 bit”和“随后 Debug”。

15.3 串口最前面只有一个空 RX / 换行正常吗？

XCOM 开启时间戳后，如果收到的第一个分组只有 CR/LF 等不可见字符，也会显示一条 RX 时间戳，看起来像空消息。只要后续文本完整、无乱码，一般不影响。

16. 最终成功配置检查表

检查项	成功基线
器件	PH1P35MDG324-3
输入时钟	50 MHz @ C4

检查项	成功基线
PLL	300 MHz Core + 100 MHz Timer
MCU UART0	勾选，115200
MCU AHB	勾选（为后续扩展；Hello World 可不必）
MCU APB	勾选（为后续扩展；Hello World 可不必）
MCU JTAG	不勾
GPIO0~7	不勾
Reset Vector	0x20E00000
Core Clock FREQ	300 MHz
Timer Clock FREQ	100 MHz
AHB Div	2 → 150 MHz
UART RX/TX	J1 / H1
FD Platform	standalone / rpu
Preflight	Use PJTAG=Off；Use Jtag Boot=Off；Release Core=Off；SMP=Off
Debugger Config options	仅默认 ph1p35.cfg
Startup Program FPGA	Off（先由 TD 下载最新 bit）
Run Platform Init	Off
Load symbols	On
Load executable	On
串口	115200 8N1
成功判据	main() 断点 + Variables 可读 + F8 后 Hello World