u-boot 1.1.2 Porting Guide for PXA27x

v 0.01

2005.12.21

김기오 (gurugio@gmail_nospam.com) http://www.asmlove.co.kr http://wiki.kldp.org/wiki.php/gurugio

알림.

이 문서는 개인적인 참고 자료의 모음과 연구실 내부에서 신입생교육에 사용될 개인적인 자료입니다. 혹시 저작권이나 기타 위반 사항 등이 발견되면 언제라도 연락 주시면 즉시 바로잡도록 하겠습니다. 이 문서는 개인 적인 참고 용도로만 사용될 수 있습니다.

김기오 (gurugio@gmail_nospam.com.nospam)

update.

2005년 12월 18일 kldp.wiki 등록 2005년 12월 20일 레지스터 설명, 관련 코드 추가 v. 0.01

플래시 프로그래머 포팅

먼저 인텔에서 jflashmm 프로그램을 다운받는다. 이 프로그램은 윈도우 전용이다. 먼저 윈도 우에 설치해서 보드를 인식하는지 테스트하고 소스를 리눅스로 옮기고 Makefile을 만들어서 포 팅한다.

JFlashmm 다운로드 주소

http://www.intel.com/design/pca/applicationsprocessors/swsup/JFlashMM.htm

인텔은 다운로드 주소를 수시로 바꾸므로 인텔 홈페이지에서 검색한다.


JFlash_MM_V5_01_007.exe 이라는 프로그램을 설치하면 디렉토리안에 Flash_88XX~~.dat 라는 설정 파일들과 Source.zip 소스 파일등이 있다. 프로그램을 설치한 후에 RelNode_JFlashmm.htm 을 읽으면서 giveio.inf 드라이버 파일을 윈도우에 설치한다. 그래야 프로그램이 정상적으로 작동된다. 그리고 보드를 만들 때 프로세서와 플래쉬, 램등 최소한의 장치만 조립하고 윈도우에 설치된 JFlashmm로 동작을 테스트한다. 그런데 한가지 빠진 파일이 있는데 bulbcx.dat 파일이다. http://www.linuxgazette.com/node/9786 문서는 2.4 커널을 mainstone 보드에 포팅하는 문서인데 bulbcx.dat 에 대해 다음과 같이 말하고 있다.

Connect the parallel port connector to MAIN JTAG (J4) and parallel port on your computer. Secondly copy the bulbcx.dat and blob-smc files to the folder where the jflash is installed.

Ex: C:\Program Files\Intel Corporation\JFlash_MM\

Bulbcx.dat: Has the information about the processor and the board. And it is provided by the board manufacturer.

이 파일을 인터넷에서 구해서 iflash 폴더에 복사한다. 그리고 다음과 같이 실행해본다.



i 옵션으로 실행해서 플래시와 프로세서를 인식하는지를 확인한다. 여기까지 된다면 프로세서와 플래시 메모리는 동작하는 것이다.

다음으로 Source.zip과 *.dat 설정 파일들을 리눅스로 복사한다.

- * jflashmm을 포팅하는 것은 수정할 양이 많으므로 일단 하이버스에서 제공한 시디에 있는 jflashmm을 사용한다. 추후 참고 자료를 구하거나 시간이 날 때 다시 분석한다. 하이버스에서 제공하는 설정파일 pxa27x32.dat는 bulbex.dat와 같은 파일이다. 따라서 bulbex.dat를 사용한다.
- ** 리눅스로 복사한 소스 중 Global_variable.h에서 41줄에 있는 CABLE_TYPES를 Parallel_Jtag에 서Insight_Jtag으로 수정한다. 원래 인텔에서 제공하는 jflashmm 소스를 보면 이 부분이 Insight_Jtag으로 되어있어서 이렇게 고친다. Parallel Jtag 타입으로 컴파일하면 인식을 못하고 JTag에서 나오는 신호가 다르다.

```
₽,
                         gurugio@gioserver:/home/SKKU/bulverde/jflashmm
     34 char flash_data_filename[MAX_IN_LENGTH] = "Flash_18_2_32.dat";
                                                                                     // G1 4
        obal variable for the flash data file
     35 char int_data_filename[MAX_IN_LENGTH] = "DBPXA250_INTEGRITY.DAT"; // glo
        bal integrity data file
     37 char VERSION LOCK[11] =
                                         "VL00000001":
     38 char FLASH_VERSION_LOCK[11] = "VLF00000001";
     40 /* fixed by HYBUS */
     41 //CABLE TYPES CableType = Parallel Jtag;
                                                               // Global variable for s
        pecifying the Cable type
     43 /* In original jflashmm sources, CABLE_TYPES is Insight_Jtag
         * fixed by Gi-Oh Kim */
     45 CABLE TYPES CableType = Insight Jtag;
     48 DWORD ChipSelect0 = 0;

49 DWORD ChipSelect1 = 0;

50 DWORD ChipSelect2 = 0;

51 DWORD ChipSelect3 = 0;


52 DWORD ChipSelect4 = 0;
                                                 // Global variable for chip select 0
                                                 // Global variable for chip select 1
                                                 // Global variable for chip select 2
                                                 // Global variable for chip select 3
                                                  // Global variable for chip select 4
                              = 0;
     53 DWORD ChipSelect5
                                                 // Global variable for chip select 5
                                                                      34,1
```

Jflash.cpp에는 다음과 같이 jtag케이블 타입에 대해 처리하는 부분이 있다. HYBUS에서 사용하는 jtag은 패러럴 케이블을 바로 보드에 연결하는 형태인데 프린터 포트의 5번이 nTRST, 2번이 TCK, 3번이 TDI, 11번이 TDO, 4번이 TMS로 사용되고 있지만 일반적으로 현재 연구실에서 사용하는 jtag케이블과 다른 것 같다.

```
362
                  // Compare the selected cable name with all supported cables
    363
                  if (!strcmp("INS", Cable_Type)){
    364
                      CableType = Insight_Jtag;
    365
                  } else if (!strcmp("PAR", Cable_Type)){
    366
                       CableType = Parallel_Jtag;
케이블 타입에 따라서 출력하는 신호가 다르다.
    938
             if(CableType == Parallel\_Jtag)
    939
    940
                  // TMS is D2, TDI is D1, and TCK is D0, so construct an output b y creating a
    941
                 // rising edge on TCK with TMS and TDI data set.
    942
                                                                  // TCK low
                 _outp(lpt_address, tms*4+tdi*2+8);
    943
    944
                 _outp(lpt_address, tms*4+tdi*2+1+8);
                                                                       // TCK high
    945
    946
                 // if we want to read the port, set TCK low because TDO is sampl
                                                                                      ed on the
                 // TCK falling edge.
    947
    948
                 /* fixed */
    949
                 if(rp == READ\_PORT)
    950
                     _outp(lpt_address, tms*4+tdi*2+8);
    951
                 if(rp == READ\_PORT)
    952
                      tdo = !((int)_inp(lpt_address + 1) >> 7); // get TDO data
    953
    954
             else if (CableType == Insight_Jtag)
    955
    956
                  // There's some bit clearing here that isn't needed. It should m
                                                                                  ake this
    957
                 // code easier to understand.
    958
    959
                  //defines for the INSIGHT IJC-1 JTAG cable
    960
    961
                  /* the output port (lpt_address) */
                  #define INSIGHT_DIN 0x01
    962
```


```
#define INSIGHT_CLK
963
                                           0x02
964
               #define INSIGHT_TMS_IN 0x04
 965
               /* Output Enable for the standard JTAG outputs
966
               (not TDO since this is an output from the
967
968
               chip we want to talk to */
969
               #define nINSIGHT_CTRL
                                            0x08
               #define nINSIGHT_PROG 0x10 /* This causes the TDO line to be
                                                                                             driven. We'll leave it high.*/
970
971
972
               /*the input port (lpt_address + 1)*/
973
                                                0x10
974
               #define TDO_INPUT
975
               #define TDO_INPUT_BITPOS
976
977
               int lpt_data;
978
               //form the data we want to write to the parallel port
979
980
               lpt_data = nINSIGHT_PROG; //Output to TDO off
               lpt_data &= ~nINSIGHT_CTRL; //Enable the outputs
981
982
               if(tms == 1) lpt_data |= INSIGHT_TMS_IN;
983
984
               if(tdi == 1) lpt_data |= INSIGHT_DIN;
985
986
               // construct an output by creating a
              // rising edge on TCK with TMS and TDI data set.
987
              lpt_data &= ~INSIGHT_CLK;
988
               _outp(lpt_address, lpt_data); // TCK low
989
990
991
               lpt_data |= INSIGHT_CLK;
992
               _outp(lpt_address, lpt_data); // TCK high
993
994
              // if we want to read the port, set TCK low because TDO is sampl
                                                                                     ed on the
995
              // TCK falling edge.
996
              if(rp == READ\_PORT)
997
998
                   lpt_data &= ~INSIGHT_CLK;
                   outp(lpt_address, lpt_data); // TCK high ??? Low?
tdo = ((int)_inp(lpt_address + 1) & TDO_INPUT) >> TDO_INPUT_
999
                                                                                             BITPOS; // get TDO data
1000
1001
1002
```


다음과 유사하게 출력되야 JFlashmm과 보드의 프로세서와 플래시 메모리가 동작한다는 것을 알수 있다.



JTAG 동작을 테스트하는 방법

1. 프린터 포트를 이용하여 jtag을 사용할 때 프린터 포트는 5V로 동작한다. jtag은 3V에서 동작하기 때문에 이것을 변환하는 회로가 필요하다. 다음은 삼성에서 만든 Secjtag의 회로도이다.





Modified Schematic for the JTAG Dongle Circuit Using 74LS541

그리고 다음은 falinux의 강좌 일부를 복사한 것이다.

0.2 JTAG 회로

이회로를 보통은 동글이라고 말합니다.

그림 0.2.a

JTAG에 대해선 설명하지 않겠습니다. 유영창님 강좌에 넘 잘나왔으니까...

대부분의 칩들은 동작 전압이 3.3V 입니다. PC의 프린터 포트는 5V 이구요.. 전압이 틀린것을 알수 있죠. 틀리 전압이 만나면 어떻게 될까요.. 쎈넘이 쎄다고 5V가 3.3V를 밀어냅니다. 1.7V 의 차만큼 3.3V 입장에서 마이너스 전원이 걸리는 셈이지요. 하지만 칩들은 TR의 집합이므로 이런 전원이 걸지지 않습니다. 하지만 데이타 라인은 약 4.3V 정도 걸리지요.. 문제는 이런것이 아니고 데이타 버스가 흔들리는 것입니다. 이런 흔들림에 의해서 인근의 라일들까지 잡음이 끼게 되지요 (높은 물과 낮은 물이 갑자기 만나면 물이 흔들리는 것과 같은 이치이지요.)

스코프를 찍어 보면 이런 파형이 나옵니다.

그림 0.2.b

동글은 전압이 다른 두 칩의 연결시 이런 잡음등으로 칩을 보호하는 회로입니다.

보통은 74HC245, 74HC125 등의 단전원 칩을 사용하기도 하고 3.3V, 5V 의 양전원이들어가는 74LV245 등을 쓰기도 합니다.

74HC245, 74HC125 는 3.3V 전원을 인가하는데 이것도 어차피 5V와 만나면서 잡음이 발생합니다.

여기서 잡음을 최소화 하기 위해 저항과 콘덴서를 연결합니다.

저항의 효과는 두전원의 전압차를 이 저항이 전압을 갖게되는 것이고 콘덴서는 항상 쓰는 방식대로 흔들림을 잡아주죠..

저항값을 200옴으로 쓰는 이유는 잘 모르구요.. 테스트한 결과 100~200 이 무난합니다. 다른 회로도 이값을 씁니다.

콘덴서 220pF 을 쓰는 이유는 프린터 포트의 속도가 최대 1.5usec 이므로 이 시간에서 큰값으로 설정한 것입니다.

어찌됬건 74HC 씨리즈는 CMOS 로 폭넓은 동작 전원을 가지고 있어 아주 유용합니다.

여담1:

저항을 그저 저항으로 생각하지 마시고...

전자라는 넘이 길을가다 거치른 저항을 만나면 힘이 빠집니다. 잡음의 폭이 그만큼 준다는 야그지요.. 왜 전압이 약간 떨어지니까..

글구 전자가 저항을 만나면 진행속도가 느려지죠.. 이건 파형이 그만큼 늘어진다는 야그고요

여담2:


예전 MP3 플레이어중 프린트포트를 사용하는 제품은 이잡음땜에 무지 고생했습니당.. ㅡ.ㅡ

다음 강좌는 DC/DC 전원에 대해 알아 보겠습니다. 그럼 전 휘리릭 ~~~~

[소유권]

이 문서 지적 소유권은 (주)제이닷디엔티에 있다.

문서에 관련된 문의 사항이 있다면 <u>freefrug@falinux.com</u>으로 연락 바란다



이렇게 살펴보고 jtag 케이블이 회로에 맞게 설계되었는지 전압이 올바르게 출력되는지를 확인한다.

2. TDI, TMS, TCLK의 신호가 발생하는가?\

예를 들어 보드를 켜지 않은 상태에서 jtab을 연결시키고 다음과 같은 명령을 실행한다면.

jflashmm bulbcx testfile.bin i

오실로스코프를 1ms 단위 정도로 조정하고 TDI와 TCLK을 측정하면 아주 짧게라도 신호가 나올 것이다. 이정도 신호가 나온다면 일단 jtag 케이블은 동작이 된다고 판단해도좋다.

- 3. Bulberde에서 nTRST에 high 신호가 인가되어 있는지 확인한다.
- 4. "jflashmm bulbcx testfile.bin i" 로 실행해서 identification이 되는지 확인한다.
- 5. 2005-11-25 현재 SKKU 보드를 이와 같은 방법으로 확인함

JTAG 동작 확인 후 하드웨어 테스트

JTAG이 동작한다는 것은 프로세서와 플래시 메모리가 동작한다는 것을 뜻한다. 여기서 보다확실하게 보드가 동작하는 지 또 JTAG이 프로그램을 정상적으로 퓨징할 수 있는지 확인하기위해서 간단하게 LED를 깜박이고 시리얼에 문자를 출력하는 프로그램을 만들어 본다. 꼭 LED가 있어야 하는건 아니고 GPIO 하나를 골라서 주기적으로 신호를 보내서 오실로스코프로 파형이 발생하는지 확인하면 된다. Falinux의 EZ-X5 보드는 4개의 LED를 달아서 실행 도중 오류에따라 다르게 LED를 깜박거린다. 따라서 어디에서 오류가 발생했는지 짐작할 수 있게 하였다. 보드를 설계할 때 이렇게 디버깅을 위한 고려도 하면 개발 시간을 아낄 수 있다.

가장 먼저 해야 할 일은 적당한 GPIO를 고르는 것이다. SKKU보드에는 따로 보드 동작을 위한 LED가 없으므로 임시로 현재 사용하지 않는 오디오 칩에 관련된 GPIO<30>을 사용한다.

PXA270의 GPIO는 입력과 출력으로 나눠지고 입력과 출력 각각에 따라 3가지 기능이 있다. 즉 하나의 GPIO 핀이 6가지의 기능을 가지고 있는 샘이다. GPIO를 사용하기 전에 어떤 기능으로 사용해야 할지를 결정해서 입출력을 결정하는 레지스터와 기능을 결정하는 레지스터를 설정해주면 된다. Intel PXA27x Processor Family Developer's Manual에 24장 General-Purpose I/O Controller에서 Table 24-2를 보면 핀 이름과 기능들이 나열되어 있다. 회로에 따라 여기서 기능을 선택하여 GPIO 설정 레지스터의 값들을 결정하면 된다.

GPIO를 설정하는 레지스터는 GPLR, GPDR, GPSR, GPCR, GRER, GFER, GEDR, GAFR이 있다. Intel PXA27x Processor Family Developer's Manual에서 테이블 24-41을 보면 끝부분에 96번 이상의 GPIO를 설정하는 레지스터가 따로 있는 것을 알 수 있다. 이는 PXA270에서 PXA250부터 사용된 GPIO 이외에 추가됐기 때문이다. 각 레지스터를 간략하게 설명하면 다음과 같다.

- GPLR: 읽기 전용 상태 레지스터, High/Low 상태를 알 수 있다.
- GPDR: 입출력 방향 설정
- GPSR: Set, 하이 신호 인가
- GPCR: Clear, 로우 신호 인가
- GRER/GFER: Rising Edge 디텍트, Falling Edge 디텍스. GEDR에 디텍트된 결과 값이 출력된다. 만약 Rising Edge 디텍트 기능을 사용한다면 해당 핀에 Rising edge가 발생할 때마다GEDR의 해당 비트가 1로 셋팅되고 이 비트에 1을 쓰면 0으로 클리어 하게 된다.
- GEDR : GRER/GFER에 설정한대로 Edge를 디텍트하면 1로 설정되고 1을 써주어서 셋팅된 값을 클리어 한다.
- GAFR: 하나의 GPIO마다 2비트씩 설정할 수 있다. 0은 GPIO로 사용하는 것이고 1~3은 테이블 24-2에 나온 기능들을 사용하도록 설정하는 것이다. 회로도에 따라 어떤 기능을 사용하는지 세심하게 결정해서 이 값을 결정해야 한다.

예를 들어 GPIO<30>에 관련된 설명을 보면 입력으로는 따로 사용되는 기능이 없고 출력으로는 I2S_SDATA_OUT, AC97_SDATA_OUT, USB_P3_2에 사용된다고 써있다. GAFRO_L 레지스터에서 28,29번 비트의 설정 값을 00으로 해주면 이런 기능들이 아니라 GPIO로 사용된다. 그리고 GPDR0의 30번 비트를 1로 셋팅해서 출력으로 설정해주면 된다. GPSR0의 30번 비트에 1을 써서하이 값을 출력하고 잠시 후에 GPCR0의 30번 비트에 1을 써서 로우 값을 출력하고 잠시 후에다시하이 값을 출력하고 잠시 후에 다시하이 값을 출력하는 일을 반복하면 된다. 현재 보드에는 오디오에 관련된 칩을 부착하지않고 오직 프로세서와 메모리, 전원관련 칩들만 부착했으므로 신경쓰지 말고 오실로스코프로오디오 칩의 AC97 SDATA OUT 핀을 찍어보면서 프로그램 동작을 확인하면 된다.


FFUART를 사용하기 위해서 테이블 24-2와 SKKU 보드의 회로도를 보면 GPIO<34> ~ GPIO<41>을 사용하는 것을 알 수 있다. GPIO<34> ~ GPIO<38>은 입력으로, GPIO<39> ~ GPIO<41>은 출력으로 사용된다. 각 핀의 사용법은 다음과 같다.

GPIO<34>: FFRXD
 GPIO<35>: FFCTS
 GPIO<36>: FFDCD
 GPIO<37>: FFDSR
 GPIO<38>: FFRI
 GPIO<39>: FFTXD
 GPIO<40>: FFDTR
 GPIO<41>: FFRTS


PXA270의 UART에는 SUART(Standard UART)와 FFUART(Full Function UART)가 있다. 이름에서 알 수 있듯이 SUART에는 TxD와 RxD만이 있다. Mainstone 보드에는 FFUART를 사용하므로 SKKU에도 동일하게 구성했다.

이후의 프로그램 소스와 컴파일 과정 등은 마이크로소프트 2003년 10월부터 유영창님께서 연재하신 'ARM 부트로더 제작기'를 참조하여 만들었다. gcc 버전에 따라 달라진 내용과 우리 보드에 맞게 수정한 내용을 주로 설명한다.

다음 그림은 오디오 칩 회로도의 일부를 나타낸 것이다. AC97_SDATA_OUT이 5번 핀으로 되어있다.



다음 그림은 UART 회로이다.



다음은 led.S 이다. 소스를 자세히 이해하기 위해서는 ARM 관련 서적을 참조해서 어셈블리명령어를 익혀야 한다. 그리고 GPIO 설정 레지스터의 주소 값은 Intel PXA27x Processor Family Developer's Manual에 24장 General-Purpose I/O Controller에서 24.6 Register Summary를 참조한다. 레지스터들의 물리 메모리 주소를 알 수 있다. 또 UART의 설정에 대해서는 Intel PXA27x Processor Family Developer's Manual의 10장 UARTs 를 읽어본다. 현재 소스는 간단한 동작만을 하므로 uboot 1.1.2에서 C로 작성된 초기화 함수와 한 문자 출력 함수를 보고 어셈블리로 변경만 해서 작성한 것이다.

GPIO관련 레지스터들의 시작 주소는 0x40e00000이다. Intel PXA27x Processor Family Developer's Manual에서 24.6 Register Summary에 있는 테이블에 보면 가장 먼저 GPLRO 레지스터가 있고 시작 주소가 0x40e00000인 것을 알 수 있다. 그리고 다른 레지스터들의 오프셋 값도 이 테이블을 참조하면 알 수 있다.

각 레지스터의 주소 값.GPIO<30>은 첫 번째 설정 레지스터에서 설정된다.

```
11 // GPIO Pin Direction register GPDR0/1/2/3
    12 #define GPDR0
                    0x40e0000c
    13 // GPIO Pin Output Set register GPSR0/1/2/3 => set high
     14 #define GPSR0 0x40e00018
     15 // GPIO Pin Output Clear register GPCR0/1/2/3 => set low
     16 #define GPCR0
                    0x40e00024
GPIO<34>~GPIO<41>은 각기 두 번째 레지스터에서 설정된다.
     18 #define GPDR1
                     0x40e00010
     19 #define GPSR1
                     0x40e0001c
    20 #define GPCR1
                     0x40e00028
    21 #define GAFR1_L 0x40e0005c
GPIO 출력 값을 설정하고 루프를 돌면서 대기하는 횟수
```

```
23 #define WAIT_TIME_NOCACHE
                                           0xf0000
GPIO 번호. 우리는 30번 GPIO를 이용하므로 GPDR0의 30번 비트를 사용한다. 따라서 1<<30으
로 값을 설정한다.
     24 #define DEBUG_LED (1<<30)
u-boot 1.1.2 소스에서 복사한 FFUART 설정 레지스터
     26 /* Full Function UART (FFUART) */
     27 #define FFUART 0x40100000
     28 #define FFRBR 0x40100000 /* Receive Buffer Register (read only) */
     29 #define FFTHR 0x40100000 /* Transmit Holding Register (write only) */
     30 #define FFIER 0x40100004 /* Interrupt Enable Register (read/write) */
     31 #define FFIIR 0x40100008 /* Interrupt ID Register (read only) *
     32 #define FFFCR 0x40100008 /* FIFO Control Register (write only) */
33 #define FFLCR 0x4010000C /* Line Control Register (read/write) */
34 #define FFMCR 0x40100010 /* Modem Control Register (read/write) */
     35 #define FFLSR 0x40100014 /* Line Status Register (read only) */
36 #define FFMSR 0x40100018 /* Modem Status Register (read only) */
     37 #define FFSPR 0x4010001C /* Scratch Pad Register (read/write) */
     38 #define FFISR 0x40100020 /* Infrared Selection Register (read/write) */
     39 #define FFDLL 0x40100000 /* Divisor Latch Low Register (DLAB = 1) (read/write) */
     40 #define FFDLH 0x40100004 /* Divisor Latch High Register (DLAB = 1) (read/write) */
클럭 설정 레지스터.FFUART에 들어가는 클럭을 활성화시킨다.
     42 #define CKEN 0x41300004 /* Clock Enable Register */
     43 #define CKEN6_FFUART (1<<6) /* CKEN[6] = FFUART unit clock enable
FFLCR의 설정 값
     45 #define LCR_WLS0 (1)
     46 #define LCR_WLS1 (1 << 1)
     47 #define LCR_DLAB (1 << 7)
기타 FFUART 설정값
Baudrate는 38400bps로 하고 8-N-1로 설정한다.
     49 #define QUOT 24 /* 38400 */
     50 #define IER_UUE (1 << 6)
      51
FFUART를 사용하기 위한 GPIO 설정 값. 반드시 한 비트씩 확인해서 이해할 것
     52 #define CFG_GPDR1_VAL 0x00000380
     53 #define CFG_GPSR1_VAL
54 #define CFG_GPCR1_VAL
                                   0x00000000
                                  0x00000380
     55 #define CFG_GAFR1_L_VAL 0x0000a950
     57 .text
     58
     59 .global _start
     60
     61 _start:
     62
     63
          b reset
         b undefined_instruction
     64
     65
         b software_interrupt
     66
          b prefetch_abort
     67
          b data_abort
     68
          b not used
          b IRO
     69
     70
         b FIQ
     71
     72
     73 reset:
GPIO<30>를 출력으로 지정
```

76 ldr r1, =DEBUG_LED

```
78
          // set direction of 4th bit as output
     79
          ldr r0, =GPDR0 // r0 = PXA_REG_GP_BASE
          str r1, [r0] // [r0+GPDR0] = r1
     80
     81
로우 신호 인가
     82 // set 4th bit as low -> turn on LED
          ldr r0, =GPCR0
     83
     84
          str r1, [r0] // [r0+GPCR0] = r1
     85
FFUART를 위한 GPIO 설정
     87 GPIO_init:
          /* GPIO<34-41> are used for FFUART */
          /* GPIO<34-41> are controlled by GPLR1, GPSR1, GPCR1, CPDR1,
               GRER1, GFER1, GEDR1, GAFR1_L */
     91
          /* GPIO<34-38> are used as INPUT, Function 1 */
     92
          /* GPIO<39-41> are used as OUTPUT, Function 2 */
          /* GPDR1 = 0x380 */
     93
     94
          /* GPSR1 = 0x0 */
     95
          /* GPCR1 = 0x380 */
          /* GRER1,GFER1,GPLR1 = don't care */
     96
          /* GAFR1_L = 0xa950 */
     97
     98
          ldr r0, =GPSR1
          ldr r1, =CFG_GPSR1_VAL
     99
    100
          str r1, [r0] 101
    102
          ldr r0, =GPCR1
          ldr r1, =CFG_GPCR1_VAL
    103
    104
          str r1, [r0]
    105
    106
          ldr r0, =GPDR1
    107
          ldr r1, =CFG_GPDR1_VAL
    108
          str r1, [r0]
    109
          ldr r0, =GAFR1_L
    110
    111
          ldr r1, =CFG_GAFR1_L_VAL
    112
          str r1, [r0]
    113
FFUART를 위한 초기화 과정
순서를 이대로 지켜서 해야 함
    114 serial_init:
    115 /* CKEN |= CKEN6_FFUART */
    116
          /* Enable FFUART clock */
    117
          ldr r0, =CKEN
    118
          ldr r1, [r0]
          ldr r2, =CKEN6_FFUART
    119
    120
          orr r1, r1, r2
    121
          str r1, [r0]
    122
    123
          /* FFIER = FFFCR = 0 */
          /* Disable interrupts and FIFOs */
    124
    125
          mov r0, #0
          ldr r1, =FFIER
    126
    127
          ldr r2, =FFFCR
          str r0, [r1]
    128
    129
          str r0, [r2]
    130
          /* FFLCR = LCR_WLS0 | LCR_WLS1 | LCR_DLAB */
    131
    132
          /* 8bit character, Access Divisor Latch registers (DLL, DLH) */
    133
          mov r1, #LCR_WLS0
          orr r1, r1, #LCR_WLS1
    134
          orr r1, r1, #LCR_DLAB
    135
    136
          ldr r0, =FFLCR
    137
          str r1, [r0]
```

```
138
    139
         /*FFDLL = QUOT & 0xff, low byte of baudrate */
   140
         mov r1, #QUOT
   141
         ldr r0, =FFDLL
   142
         str r1, [r0]
   143
         /* FFDLH = QUOT >> 8, high byte of baudrate */
    144
   145
         mov r1, #0
         ldr r0, =FFDLH
   146
   147
        str r1, [r0]
   148
        /* FFLCR = LCR_WLS0 | LCR_WLS1 */ 150 /* Clear DLAB bit */
   149
   151
        mov r1, #LCR_WLS0
        orr r1, r1, #LCR_WLS1
   152
   153
        ldr r0, =FFLCR
   154
        str r1, [r0]
   155
   156
FFUART 동작 시작
   157 /* FFIER = IER_UUE */
    158
        /* Enable UART unit */
   159
        mov r1, #IER_UUE
   160
        ldr r0, =FFIER
   161 str r1, [r0]
   162
원본 소스에는 mov 명령어를 사용하지만 30번 비트를 조작하므로 오퍼랜드 범위가 12비트를
넘는다. ARM에서 오퍼랜드의 크기는 12비트가 한계이므로 mov 명령어가 아니라 ldr 명령어를
사용한다.
   163 ldr r1, =DEBUG_LED
   164
일정 시간 딜레이
    165 B10:
    mov r4, #WAIT_TIME_NOCACHE // r4 = WAIT..
   167 B20:
   168 nop
   169
        subs r4, r4, #1 // r4 = r4 - 1 & effect CPSR
   170
   bne B20 // if NE(not equal) is set (r4 != 0), branch to B20
   172
GPIO<30>에 로우 신호 인가
   173 // set 4th bit as high -> turn off LED
   174
        ldr r0, =GPSR0
        str r1, [r0] // [r0+GPSR0] = r1
   175
   176
   177
        mov r4, #WAIT_TIME_NOCACHE // r4 = WAIT_TIME_NOCACHE
   178
   179 B30:
   180
        nop
   181
        nop
        subs r4, r4, #1
   182
   183
        bne B30
   184
GPIO<30>에 하이 신호 인가
   185 // turn on LED
        ldr r0, =GPCR0
   187
        str r1, [r0]
   188
시리얼에 '0' 출력
   189 // serial putc(0)
   190 mov r2, #0x30
        ldr r3, =FFTHR
   191
   192 str r2, [r3]
```

```
193
194
       b B10
195
196 error_loop:
197
198 undefined_instruction:
199 software_interrupt:
200 prefetch_abort:
201 data_abort:
202 not_used:
203 IRQ:
204 FIQ:
205
206
      b error_loop
207
208 // Here is end of program
```

다음은 로더를 위한 스크립트 파일 led-ld-script이다. 어셈블을 하고 코드의 시작 주소를 지정해주기 위해서 필요하다. ARM은 리셋 직후 0x0번지의 명령어를 실행하므로 프로그램 코드의 시작 주소가 0x0이 되도록 로더를 설정해야 한다.

```
1 OUTPUT_FORMAT("elf32-littlearm", "elf32-littlearm", "elf32-littlearm")
     2 OUTPUT_ARCH(arm)
     3 ENTRY(_start)
     4 SECTIONS
     5 {
         . = 0x000000000;
     6
     8
         . = ALIGN(4);
     9
        .text : { *(.text) }
    10
        . = ALIGN(4);
    11
    12
        .text : { *(.rodata) }
    13
    14
         . = ALIGN(4);
    15
        .text : { *(.data) }
    16
         . = ALIGN(4);
    17
    18
        .text : { *(.got) }
    19
         . = ALIGN(4);
    20
    21
        .text : { *(.bss) }
다음은 Makefile이다.
     2 CC = arm-linux-gcc
     3 LD = arm-linux-ld
     4 OC = arm-linux-objcopy
     6 INCLUDE = -nostdinc -I. -I$(TOPDIR)/include
     8 CFLAGS = $(INCLUDE)
     9 CFLAGS += -Wall -Wstrict-prototypes -Wno-trigraphs -O2
    10 CFLAGS += -fno-strict-aliasing -fno-common -pipe -mapcs-32
gcc 버전이 3이 넘어가면서 바뀐 옵션이 있다. short-load-bytes 옵션은 이름이 alignment-traps로 바
뀌고 디폴트로 설정된다. 또 -Wa,mxscale 옵션은 필요없다. PXA27x는 armv5 명령어 셋을 사용하
므로 다음과 같은 옵션들이 필요하다.
```

oat -fno-builtin

11 #CFLAGS += -march=armv5 -Wa,-mxscale -mtune=xscale -mshort-load-bytes -msoft-fl

12 # in gcc-3.x, short-load-bytes is renamed to alignment-traps and seted as defau

13 # -Wa,-mxscale option should be removed for gcc 3.x

```
14 CFLAGS += -march=armv5 -mtune=xscale -msoft-float -fno-builtin
16 START_LDFLAGS = -p -X -T ./led-ld-script
18 OCFLAGS = -O binary -R .note -R .comment -S
20 BOOT_IMAGE = ledtest_pxa270
22 \text{ SRCS} = \text{led.S}
23 \text{ OBJS} = \text{led.o}
25 TARGET = ledtest_org
26 PRE_TARGET = ledtest-elf32
28 %.o:%.S
     @echo "Assembler compiling $< ... "
30 $(CC) -c $(CFLAGS) -o $@ $<
32 #make image file
33
34 all:$(PRE_TARGET)
    $(OC) $(OCFLAGS) $(PRE_TARGET) $(TARGET)
    dd if=$(TARGET) of=$(BOOT_IMAGE) bs=1k conv=sync
38 $(PRE_TARGET):$(OBJS)
39 $(LD) $(START_LDFLAGS) -o $@ $(OBJS)
40
41 clean:
42 rm -f *.o
43 rm -f $(PRE_TARGET)
44 rm -f $(TARGET)
45
```

혹시 어셈블을 할 때 old and new-style option 이라는 에러가 나오면 새로운 버전의 gcc에 맞는 옵션이 아니라는 것이므로 옵션을 수정해야 한다. google에서 설정한 옵션들을 검색해보면 같은 에러에 관해 질문한 내용들이 많을 것이다. 찾아서 답변들을 읽고 고치거나 삭제하면 된다.

이제 다음과 같이 퓨징을 한다.

```
\Theta \Theta \Theta
                                                  gurugio@gioserver:/home/SKKU/bulverde/jflashmm
Flash 8803 2 32.dat Flash 8813 2 32.dat jflashmm27x16
Flash 8806 2 32.dat Flash 8814 2 32.dat jflashmm27x16
Flash 8807 2 32.dat Flash 8815 1 16.dat jflashmm27x32
Flash 8808 2 32.dat Flash 8815 2 32.dat jflashmm.dsp
Flash 880C 1 16.dat Flash 8816 2 32.dat jflashmm.dsw
Flash 880C 2 32.dat giveio.inf jflashmm.mak
Flash 880D 1 16.dat giveio.ini jflashmm.ncb
Flash 880D 2 32.dat giveio.sys jflashmm.skku
[root@gioserver jflashmm]# jflashmm bulbcx ledtest_pxa270 p
                                                                                                                              pxa27x16.dat
                                                                                                                              RelNote_JFlashmm.htm
                                                                                                                             SWLicense.pdf
testfile.bin
JFLASH Version 5.01.007
 COPYRIGHT (C) 2000 - 2003 Intel Corporation
PLATFORM SELECTION:
 Processor=
  Development System=
                                             1.00.002
PXA27x revision CO
 Found flash type: 28F128K3
The last 90 percent of image file is all zeros
Would you like to save time by not programming that area? [y/n]: y
Unlocking block at address O
Erasing block at address O
Starting programming
Using BUFFER programming mode...
Programming done
 Starting Verify
 verify error at address = 0 exp_dat = ea000006 act_dat = a000006
[root@gioserver jflashmm]#
[root@gioserver jflashmm]#
```

테스트 프로그램을 다운로드 한 후 보드를 리셋하고 이 핀을 확인해서 신호가 출력되고 시리 얼을 통해서 문자도 출력된다면 jflash도 정상적으로 동작하고 보드도 정상적이라는 것을 알 수 있다. 이제 최소한의 하드웨어 상태를 알았으니 부트 로더를 포팅할 준비가 끝났다.


2005-11-29 현재 왜 verify 에러가 발생하는지 알아내지 못함.

메모리관련 회로 이해

SKKU의 보드에서 부트 로더에 필요한 사항들을 살펴본다.

먼저 메모리에 대해서 살펴보면 SKKU 보드에는 2개의 플래시 롬과 2개의 SDRAM이 있다. 메모리 컨트롤에 관한 사항은 Intel PXA27x Processor Family Developer's Manual에서 chap 6 Memory Controller를 참조한다.


플래시 롬은 인텔의 Strata Flash 28F128K3를 사용한다. 이 플래시 메모리는 25ns 시간이 소모되는 비동기식 접근과 13ns 시간이 소모되는 동기식 접근이 지원된다. 흔히 사용하는 Strata Flash 28F128J3A는 비동기식 접근만 지원되는데 반해 이 플래시는 좀더 빠른 동기식 접근과 버스트 모드를 지원한다. 모델 번호에서 알 수 있듯이 128Mbit의 크기를 가지며 128블록으로 구성되어 있어서 한 섹터당 크기가 1Mbit, 즉 256Kbyte가 되고 NOR 플래시 이다. K3는 3volt 전원이 필요하다는 것을 나타낸다. 칩 하나의 크기가 128Mbit, 16Mbyte이고 두 개를 사용하므로 32Mbyte의 플래시 롬을 가지게 된다. 다음은 SKKU 보드의 플래시 회로이다.



하나의 28F128k3은 8M 개의 워드로 구성되므로 23개의 주소 핀이 필요하다. 그래서 A<24>의 연결을 선택할 수 있도록 했고 R113을 없애도 된다. 버스 폭이 32비트이므로 MA<1:0>은 주소지정에 필요 없으므로 MA<24:2>를 사용한다. SCDLK0을 클럭으로 사용하고 nCS0으로 칩 셀렉트를 하므로 플래시 롬의 시작 주소는 0x000000000이 된다. 즉 롬을 위한 뱅크 중에서 첫번째 뱅크로 지정된다. SKKU 보드에서는 비동기로 사용하므로 WAIT을 연결하지 않고 STS에 하이신호를 인가한다. 또 VPEN에 하이 신호를 인가해서 데이터를 프로그래밍할 수 있도록 한다.

SDRAM은 삼성의 K4S561632C-TL75를 사용한다. 하나의 칩이 4Mbit X 16bit X 4banks로 구성되어 있어서 크기가 256Mbit, 즉 32MByte가 된다. 하나의 칩의 데이터 폭이 16비트이고 4개의 뱅크로 이루어져있다. 매뉴얼을 확인하면 TL75가 최대 133MHz로 동작할 수 있다는 것을 나타낸

다고 알 수 있다. 매뉴얼에서 확인해야 할 사항들이 CAS latency가 2&3이고 64ms의 리프레시주기를 가지며 CL=3라는 것을 알아두어야 한다. SDRAM에 관한 기본적인 사항들은 http://kelp.or.kr/korweblog/stories.php?story=04/12/15/5293387&topic=30 에 조형기님의 강좌를 참조한다. 다음은 SKKU 보드의 회로도중 SDRAM에 관한 부분이다.



칩 셀렉트 핀인 nCS에는 SDCS1을 연결했다. SDCS0이 아니라 SDCS1을 연결한 특별한 이유 는 없다. 어쨌든 SDCS1을 연결했으므로 SDRAM의 시작 주소는 0xA4000000이 된다. PXA270의 SDCS0~3 핀은 SDRAM 파티션을 선택하기 위한 핀이다. SDCS0은 물리 주소 0xA0000000에서 시작하고 한 파티션의 크기는 64MByte이다. 따라서 다음 파티션 SDCS1은 0xA4000000이고 각 각 0x04000000씩 떨어져있다(Intel PXA27x Processor Family Developer's Manual에서 Figure 6-2 참조). 클럭은 SDCLK1이 연결되어 있고 주소 라인이 10번 핀부터 24번 핀이 연결되어 있다. 주소 라 인의 연결은 Intel PXA27x Processor Family Developer's Manual에서 테이블 6-3을 참조한다. 이 테 이블은 일반적인 주소 지정 방식을 사용하고 SDCLK<0>과 SDCLK<3>이 플래시에 사용되지 않 을 때, 즉 가장 일반적으로 사용되는 SDCLK가 SDRAM에만 사용되고 nCS가 플래시 롬에 사용 되는 상황에서의 주소 라인 사용에 대해서 나열되어 있다. 보드에 사용된 SDRAM의 매뉴얼에 서 A0~A12에 관한 내용을 찾아보면 ROW 비트가 RA0~RA12로 13개, COLUMN 비트가 CAO~CA8로 9개, 데이터 폭은 DQO~DQ15로 16비트, 뱅크 선택은 BAO~BA1로 2비트로 구성되어 있다는 것을 알 수 있다. 테이블 6-3에서 이런 특성을 찾아보면 테이블 가장 위에 MA<24:10>이 사용되야 한다는 것이 나와있고 MDCNFG라는 레지스터에서 STACK 항목의 값이 00이어야 한 다고 나와있다. MDCNFG 레지스터에 대한 내용은 부트 로더 설정에서 살펴본다. 테이블에서 진 하게 출력된 핀 번호 MA<24:23>이 뱅크 설정을 위한 BA0~BA1 핀이다. 즉 MA<24>를 BA1에 MA<32>을 BA0에 연결해야 한다. 자세한 주소 지정 방식은 Intel PXA27x Processor Family

Developer's Manual에서 6.4.2.3 SDRAM Memory Size Options을 참조한다. 현재 대부분의 PXA270, PXA25x보드가 삼성의 램을 사용하므로 비슷한 설정을 사용한다. 다른 보드들에 대한 자료를 찾아서 비교해보면 더 잘 이해할 수 있다. 그 외의 핀들에 대한 설명은 SDRAM의 매뉴얼과 Intel PXA27x Processor Family Developer's Manual의 chap 6을 참조한다. 반드시 각 핀에 대한 역할을 이해해야만 부트 로더 설정을 이해하고 필요한 값을 찾을 수 있다.

부트로더에 설정 파일 추가하기

u-boot를 사용하기 위해서는 u-boot와 u-boot를 컴파일하기 위한 크로스 컴파일러 패키지 ELDK를 준비해야 한다. ELDK에 대한 자세한 사항은 http://www.denx.de/wiki/DULG/ELDK를 참조한다.

u-boot: http://sourceforge.net/projects/u-boot/


ELDK: http://www.denx.de/wiki/view/DULG/ELDKAvailability

하이버스에서 제공하는 arm-linux-ld를 사용하면 'libgcc.a uses VFP instructions, whereas u-boot does not'이라는 에러가 생기면서 컴파일을 할 수 없었다. ELDK 사이트에 들어가서 arm버전 시디 이미지를 다운받는다. mount -o loop arm-버전.iso /media/cdrom 와 같이 mount 명령어로 마운트하고디렉토리에 들어가서 ./install -d /usr/local/ELDK 명령어로 설치한다. 간단하게 설치할 수 있어서 편하고 2.6 커널을 지원한다.

u-boot는 1.1.3 버전까지 개발됐고 우리는 1.1.2 버전을 사용한다.

먼저 컴파일이 잘 되는지 확인하기 위한 테스트로 lubbock를 위한 설정과 컴파일을 해본다. 다음 그림과 같이 먼저 원하는 보드 타입에 대한 설정을 해주고 그 다음에 컴파일을 실행하면된다. 우리는 board 디렉토리 밑에 skku 라는 디렉토리를 만들고 PXA270 프로세서와 우리 보드에 맞는 코드들을 추가할 것이므로 다음과 같은 명령어를 사용하게 된다.

make skku_config make



그 외에 make clobber가 있는데 이는 보드에 대한 설정 파일들까지 삭제하게 된다. make clean은 일반적으로 사용하는 것과 같이 컴파일된 목적 파일들을 지운다.

다음 그림과 같이 u-boot.bin 파일이 생성되면 컴파일이 정상적으로 완료된 것이다. 이 u-boo.bin 파일이 플래시 롬에 퓨징될 바이너리 코드이다. 이렇게 바이너리 코드가 이상없이 생성된다면 크포스 컴파일러가 정상적으로 설치된 것이므로 우리 보드에 대한 설정을 시작한다.

다음은 우리 보드에 맞는 설정을 추가해주는 것이다. 다음 과정을 순서대로 실행하면 된다.

1. Makefile 수정 Makefile을 열면 다음과 같은 부분이 있다.

```
3
                   gurugio@gioserver:/home/SKKU/bulverde/bootloader/u-boot-1.1.2
                                                                               \Theta \Theta \Theta
     41
     42 TOPDIR := $(shell if [ "$$PWD" != "" ]; then echo $$PWD; else pwd; fi)
     43 export TOPDIR
     44
     45 ifeq (include/config.mk, $(wildcard include/config.mk))
     46 # load ARCH, BOARD, and CPU configuration
     47 include include/config.mk
     48 export ARCH CPU BOARD VENDOR SOC
     49 # load other configuration
     50 include $(TOPDIR)/config.mk
     51
     52 ifndef CROSS_COMPILE
     53 ifeq ($(HOSTARCH),ppc)
     54 CROSS_COMPILE =
     55 else
     56 ifeq ($(ARCH),ppc)
     57 CROSS_COMPILE = ppc_8xx-
     58 endif
     59 ifeq ($(ARCH),arm)
     60 CROSS COMPILE = arm-linux-
     61 endif
     62 ifeq ($(ARCH), i386)
     63 ifeq ($(HOSTARCH), i386)
"Makefile" 1596L, 48636C
                                                                  52.1
                                                                                  2%
```

CROSS_COMPILE이 설정되지 않은 상태이다. 따라서 현재 설치된 크로스 컴파일러의 경로를 지정해준다.

```
gurugio@gioserver:/home/SKKU/bulverde/bootloader/u-boot-1.1.2_skku
42 TOPDIR := $(shell if [ "$$PWD" != "" ]; then echo $$PWD; else pwd; fi)
43 export TOPDIR
44
45 ifeq (include/config.mk, $(wildcard include/config.mk))
46 # load ARCH, BOARD, and CPU configuration
47 include include/config.mk
48 export ARCH CPU BOARD VENDOR SOC
49 # load other configuration
50 include $(TOPDIR)/config.mk
51
52 CROSS_COMPILE = arm-linux-
54 ifndef CROSS_COMPILE
55 ifeq ($(HOSTARCH),ppc)
56 CROSS COMPILE =
57 else
58 ifeq ($(ARCH),ppc)
59 CROSS_COMPILE = ppc_8xx-
60 endif
61 ifeq ($(ARCH),arm)
62 CROSS_COMPILE = arm-linux-
63 endif
64 ifeq ($(ARCH), i386)
                                                             42,1
```

그리고 필요없는 example 부분을 삭제한다.

#

```
\Theta \Theta \Theta
         gurugio@gioserver:/home/SKKU/bulverde/bootloader/u-boot-1.1.2
126
127 # The "tools" are needed early, so put this first
128 # Don't include stuff already done in $(LIBS)
129 SUBDIRS = tools \
examples \
     post \
131
       post/cpu
133 .PHONY : $ (SUBDIRS)
134
#
                                                       7%
          gurugio@gioserver:/home/SKKU/bulverde/bootloader/u-boot-1.1.2
                                                     \Theta \Theta \Theta
125
126
127 # The "tools" are needed early, so put this first
128 # Don't include stuff already done in $(LIBS)
129 SUBDIRS = tools \
     post \
130
       post/cpu
132 .PHONY : $ (SUBDIRS)
```

그 다음은 SKKU 보드에 대한 컴파일 설정을 추가한다. PXA250 프로세서를 사용하는 보드들에 대한 설정이 있는데 그 밑에 PXA270 프로세서를 사용하는 SKKU 보드에 대한 설정을 추가한


125,0-1

다. arm pxa270 skku라고 된 구문은 lib_arm/ 디렉토리를 컴파일하고 cpu/pxa270/ 을 컴파일 하고 skku_config를 생성하도록 하는 문장이다. cpu/pxa270 디렉토리는 직접 만들어줘야 한다. cpu/pxa 를 복사해서 만들고 수정해서 쓴다.

```
gurugio@gioserver:/home/SKKU/bulverde/bootloader/u-boot-1.1.2
                                               \Theta \Theta \Theta
 1390
       0./mkconfig $(0: config=) arm pxa wepep250
 1391
 1392 xaeniax_config : unconfig
      0./mkconfig $(0:_config=) arm pxa xaeniax
 1394
 1395 xm250 config
                unconfig
      @./mkconfig $(@:_config=) arm pxa xm250
 1396
 1398 xsengine config : unconfig
      @./mkconfig $(@: config=) arm pxa xsengine
 1400
 1402 ## Bulverde Systems
 1404
 1405 skku config : unconfig
 1406
       0./mkconfig $(0:_config=) arm pxa270 skku
 1407
 1408 #-----
 1409 # i386
 1410 #===
 1412 ## AMD SC520 CDP
 : unconfig
 1414 sc520_cdp_config
 1415
      @./mkconfig $(@:_config=) i386 i386 sc520_cdp
 1416
 "Makefile" 1604L, 48886C written
                                        1402.11
                                                88%
```


2. cpu/pxa270/ 디렉토리 추가

cpu/pxa 디렉토리를 복사해서 pxa270 디렉토리를 만든다.




3. board/skku/ 디렉토리 추가

Makefile을 수정한 다음에는 SKKU 보드에 맞는 설정들을 추가한다. 보드 타입에 따른 파일들은 /board 디렉토리에 각 보드 이름의 디렉토리를 만들어서 저장하면 된다. u-boot 1.1.2 버전은 Mainstone 보드를 지원하지 않으므로 PXA250을 사용하는 가장 비슷한 보드인 Lubbock 보드의디렉토리를 복사해서 사용한다.



그리고 /board/skku/에 있는 lubbock.c 파일을 skku.c 로 바꾸고 Makefile도 lubbock.o를 skku.o 로 바꾼다.



skku.c를 열어보면 다음과 같이 보드 타입 번호를 지정하는 부분이 있다. LUBBOCK로 된 부분을 SKKU로 수정한다.

```
3
                  gurugio@gioserver:/home/SKKU/bulverde/bootloader/u-boot-1.1.2/board/skku
                                                                                        \Theta \Theta \Theta
     42
             /* so we do nothing here */
             /* arch number of SKKU-Board */
     45
             gd->bd->bi_arch_number = MACH_TYPE_SKKU;
     46
     47
             /* adress of boot parameters */
             gd->bd->bi_boot_params = 0xa0000100;
     48
"skku.c" 75L, 1984C written
                                                                          44.23-26
                                                                                          60%
```

4. board/skku/u-boot.lds 수정 cpu/pxa/start.o를 참조하도록 된 부분을 cpu/pxa270/start.o로 고친다.

```
\Theta \Theta \Theta
                     gurugio@gioserver:/home/SKKU/bulverde/bootloader/u-boot-1.1.2
     23
     24 OUTPUT FORMAT("elf32-littlearm", "elf32-littlearm", "elf32-littlearm")
     25 OUTPUT_ARCH(arm)
     26 ENTRY( start)
     27 SECTIONS
     28 {
             . = 0x000000000;
             . = ALIGN(4);
             .text
              cpu/pxa270/start.o
     34
                                      (.text)
               *(.text)
     38
             . = ALIGN(4);
             .rodata : { *(.rodata) }
"board/skku/u-boot.lds" 55L, 1356C written
                                                                                        57%
```

5. include/asm-arm/mach-type.h 수정

include/asm-arm/mach-types.h 파일을 열어보면 각 보드들에 대한 타입 번호와 보드 타입을 확인하기 위한 매크로들이 들어있다. 여기에 SKKU 보드를 추가한다. 보드 번호는 HYBUS 보드 번호를 사용했다. 이 번호는 리눅스 커널에 넘기기 위한 것이다.

```
gurugio@gioserver:/home/SKKU/bulverde/bootloader/u-boot-1.1.2/include/asm-arm
    625 #define MACH_TYPE_KB9200
    626 #define MACH TYPE SX1
    627 #define MACH TYPE SKKU
                                                   65280
    629
    630 #ifdef CONFIG_ARCH_SKKU
    631 # ifdef machine_arch_type
    632 # undef machine arch type
    633 # define machine_arch_type __machine_arch_type
    635 # define machine arch type MACH TYPE SKKU
    636 # endif
    637 # define machine is skku() (machine arch type == MACH TYPE SKKU)
    638 #else
    639 # define machine is skku()
    640 #endif
    641
    642
    643 #ifdef CONFIG ARCH EBSA110
    644 # ifdef machine_arch_type
645 # undef machine arch type
"mach-types.h" 7973L, 215306C written
                                                                    627,14
```

6. include/configs/skku.h 생성

include/configs/lubbock.h 를 skku.h로 복사한다. 이 파일이 u-boot를 위한 설정이 들어있는 파일이다. 일단 SKKU 보드를 위한 파일들을 모두 추가하고 그 다음에 이 설정을 보드에 맞춰서 하나씩 맞춰나간다. 지금은 일단 다음 그림과 같이 보드 이름만 수정하고 #define CONFIG_LCD 1 설정을 #undef CONFIG_LCD로 고친다.

7. include/asm-arm/arch-pxa270 생성

include/asm-arm/arch-pxa를 복사해서 include/asm-arm/arch-pxa/arch-pxa270 디렉토리를 만든다.

```
gurugio@gioserver:/home/SKKU/bulverde/bootloader/u-boot-1.1.2/include/asm-arm
                 arch-sal100
                                hardware.h
arch-arm925t
                                                   proc-armv
                                                                  types.h
arch-arm926eis
                 atomic.h
                                io.h
                                                   processor.h
                                                                  u-boot-arm.h
arch-at91rm9200 bitops.h
                                                  ptrace.h
                                                                  u-boot.h
                                mach-types.h
                               mach-types.h.bak setup.h
                 bvteorder.h
arch-ixp
[root@gioserver asm-arm] # cp -a arch-pxa arch-pxa270
[root@gioserver asm-arm]# ls
arch-arm720t
                 arch-pxa
                                bvteorder.h
                                               mach-types.h.bak setup.h
arch-arm920t
                 arch-pxa270
                                errno.h
                                               memory.h
arch-arm925t
                 arch-s3c44b0
                                global_data.h
                                               posix_types.h
                                                                  string.h
arch-arm926ejs
                 arch-sal100
                                hardware.h
                                               proc-armv
                                                                  types.h
                                                processor.h
arch-at91rm9200 atomic.h
                                io.h
                                                                  u-boot-arm.h
arch-ixp
                 bitops.h
                                mach-types.h
                                               ptrace.h
                                                                  u-boot.h
[root@gioserver asm-arm]#
```

8. 컴파일 옵션 수정

cpu/pxa270/config.mk 를 열어보면 PXA250을 위한 컴파일 설정이 들어있다. 이것을 gcc 3.3.3 버전에 맞고 PXA270에 맞도록 다음과 같이 수정한다.

```
gurugio@gioserver:/home/SKKU/bulverde/bootloader/u-boot-1.1.2
                                                                            \Theta \Theta \Theta
12 # the License, or (at your option) any later version.
13 #
14 # This program is distributed in the hope that it will be useful,
15 # but WITHOUT ANY WARRANTY; without even the implied warranty of
16 # MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
17 # GNU General Public License for more details.
18 #
19 # You should have received a copy of the GNU General Public License
20 # along with this program; if not, write to the Free Software
21 # Foundation, Inc., 59 Temple Place, Suite 330, Boston,
   # MA 02111-1307 USA
23 #
25 PLATFORM_RELFLAGS += -fno-strict-aliasing -fno-common -ffixed-r8 \
       -msoft-float
28 PLATFORM CPPFLAGS += -mapcs-32 -march=army5 -mtune=xscale
                                                                              Bot
```

9. 이미지 생성

make skku_config 명령으로 SKKU 보드 관련 설정을 실행시키고 make 로 컴파일을 시작한다.

보드 하드웨어에 맞게 부트 로더 설정 하기

Lubbock 보드의 파일들을 복사해서 사용하므로 Lubbock 보드의 사양에 맞게 설정되어 있다. 메모리 맵 설정과 메모리 컨트롤러 설정, 네트워크 디바이스 등을 주의해서 설정 파일들을 수정해야 한다. 또 프로세서 초기화 코드들이 PXA250에 맞게 작성되어 있다. PXA270 프로세서도 코어는 PXA250 코어를 사용하므로 크게 달라진 부분은 없지만 프로세서 속도가 빨라졌고 이에따라 클럭 관련 코드를 수정해 주어야 한다.

결론적으로 다음 설정 파일들을 수정하게 된다.

board/skku/config.mk include/configs/skku.h

이 설정 파일들을 수정하고 PXA250에 맞게 작성된 프로세서 초기화 코드를 PXA270에 맞게 약간만 수정하면 포팅이 끝난다.

이 파일들을 수정하기 전에 다음 사항들에 대해 이해해야 한다.

- SDRAM의 시작 주소와 크기
 - 시작 주소 : 0xA400 0000, nSDCS1으로 파티션을 선택하므로 0xA000 0000 이 아니라 그 다음 파티션인 0xA400 0000이 된다.
 - ∃기: 0x0400 0000 (64MByte = 32MB X 2개)
- SDRMA의 속도 설정
 - **6**8
- 플래시 메모리의 시작 주소와 크기
 - 시작 주소 : 0x0000 0000, nCS0을 사용해서 첫번째 파티션이 된다.
 - ∃기: 0x0200 0000 (32MByte = 16MB X 2개)
- 플래시 메모리의 속도 설정
- 부트 로더가 플래시에 써지는 시작 주소와 크기
 - 0x0000 0000
- 부트 로더가 램으로 복사되는 시작 주소와 크기
 - 0xA408 0000 ~ 0xA40995F4, BSS ~0xA40C DF0C
- 부팅 파라미터가 리눅스 커널로 넘겨지는 주소
 - 0xa000 0100
- 커널이 복사되는 시작 주소
 - 0xA400 8000, 0x0004 0000
- 28F128K3 플래시의 CFI 인식 번호
 - 0x8802

프로세서의 속도에 대한 설정은 Intel PXA27x Processor Family Developer's Manual에서 Table 3-7을 본다. Core Turbo Freq를 520MHz로 맞추기 위한 설정들이 나와있다. 이 테이블에 따라서 레지스터들을 설정해주면 된다.

가장 먼저 include/configs/skku.h 를 수정한다. 기본적으로 Lubbock 보드에 맞게 되어있지만 이것을 한줄씩 SKKU 보드에 맞게 수정해야 하고 PXA250용 레지스터 설정들을 PXA270에 맞게 고

쳐야 한다. 몇가지 새로 추가해야 하는 설정들은 뒤에서 소스들을 살펴보면서 이야기한다. 다음은 skku.h의 내용이다. lubbock.h와 비교하면서 보면 이해하기 더 쉽다.

```
* (C) Copyright 2006
 * SungKyunKwan Univ. Embedded LAb. gurugio@gmail.com
 * (C) Copyright 2006
 * Configuation settings for the SKKU board.
 * See file CREDITS for list of people who contributed to this
 * project.
 * This program is free software; you can redistribute it and/or
 * modify it under the terms of the GNU General Public License as
 * published by the Free Software Foundation; either version 2 of
 * the License, or (at your option) any later version.
 * This program is distributed in the hope that it will be useful,
 * but WITHOUT ANY WARRANTY; without even the implied warranty of
 * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.
                                                                    See the
 * GNU General Public License for more details.
* You should have received a copy of the GNU General Public License
 * along with this program; if not, write to the Free Software
* Foundation, Inc., 59 Temple Place, Suite 330, Boston,
 * MA 02111-1307 USA
#ifndef __CONFIG_H
#define __CONFIG_H
* If we are developing, we might want to start armboot from ram
* so we MUST NOT initialize critical regs like mem-timing ...
start.S 파일을 열어보면 CONFIG_INIT_CRITICAL가 선언되어 있다면 cpu_init_crit 함수를 호출하
는 부분이 있다. 이 함수는 프로세서의 속도나 메모리 컨트롤러등을 설정하는 일을 하므로 반
드시 호출해주어야 한다.
#define CONFIG_INIT_CRITICAL
                                      /* undef for developing */
* High Level Configuration Options
* (easy to change)
특별히 하는 일은 없다. 프로세서 종류와 보드 이름을 선언한다.
#define CONFIG_PXA270
                                                /* This is an PXA270 CPU
                                      1
#define CONFIG_SKKU
                                                1
                                                         /* on an SKKU Board
#define BOARD_LATE_INIT
IRO 설정 코드를 실행시키지 않는다. 부트 로더에서는 굳이 IRO가 필요없다.
#undef CONFIG_USE_IRQ
                                                /* we don't need IRQ/FIQ stuff */
* Size of malloc() pool
전역 변수를 저장하기 위해서 미리 약간의 메모리 영역을 지정해놓는다. start.S 에서 SDRAM을
위한 매모리 맵을 설정하는 부분이 있다. 부트 로더 자신을 SDRAM으로 복사하고 그 외에 환
```

```
#define CFG_MALLOC_LEN
                          (CFG_ENV_SIZE + 128*1024)
include/asm-arm/global_data.h에는 gd_t라는 구조체가 있다. 이 구조체는 부트 로더 초기 설정을
기록하기 위해 사용된다. 이 구조체가 저장되는 영역의 크기를 결정한다.
#define CFG_GBL_DATA_SIZE 128 /* size in bytes reserved for initial data */
* Hardware drivers
*/
SKKU 보드는 네트워크 장치로 CS8900를 사용한다. 칩 셀렉트 핀에 nCS1을 사용하므로 0x0400
0000 번지로 접근할 수 있다. drivers/ 를 보면 다양한 이데넷 칩의 드라이버가 있다.
#define CONFIG DRIVER CS8900 1
#define CS8900_BASE 0x04000000
#define CS8900_BUS16
* select serial console configuration
시리얼 통신 설정
#define CONFIG_FFUART
                                 /* we use FFUART on SKKU */
#define CONFIG_BAUDRATE
                                115200
/* allow to overwrite serial and ethaddr */
#define CONFIG_ENV_OVERWRITE
u-boot에서 지원하는 명령어 설정. README 파일을 읽어보면 가능한 명령어들에 대한 목록이
있다.NAND,DHCP등 다양한 명령들이 있다.CONFIG_CMD_DFL은 디폴트 명령들을 설정한다.
#define CONFIG COMMANDS
                                (CONFIG_CMD_DFL | CFG_CMD_FAT)
/* this must be included AFTER the definition of CONFIG_COMMANDS (if any) */
#include <cmd_confdefs.h>
대기 시간
#define CONFIG_BOOTDELAY 5
네트워크 설정
#define CONFIG_ETHADDR
                                12:34:56:78:9a:bc
#define CONFIG_NETMASK
                                255.255.255.0
#define CONFIG_IPADDR
                                10.51.15.132
#define CONFIG_SERVERIP
                                10.51.15.126
대기 시간이 지나면 실행하는 명령. 커널 주소를 지정해주면 자동으로 커널로 점프한다. 주석으
로 남기면 자동으로 부팅하지 않고 프롬프트를 출력한다.
#define CONFIG_BOOTCOMMAND
                               "bootm 40000"
부팅 옵션. 리눅스의 부팅 옵견과 동일하게 설정된다.
#define CONFIG_BOOTARGS
                                "root=/dev/mtdblock2 rootfstype=jffs2 console=ttyS0,115200"
#define CONFIG_CMDLINE_TAG
#if (CONFIG_COMMANDS & CFG_CMD_KGDB)
#define CONFIG_KGDB_BAUDRATE
                                230400
                                                /* speed to run kgdb serial port */
#define CONFIG_KGDB_SER_INDEX
                                                /* which serial port to use */
#endif
* Miscellaneous configurable options
*/
README 참조.
#define CFG_HUSH_PARSER
#define CFG_PROMPT_HUSH_PS2
#define CFG_LONGHELP
                                                /* undef to save memory
```

#ifdef CFG_HUSH_PARSER

경 설정이나 전역 변수등에 대한 영역, 스택 메모리등의 영역을 설정하는데 사용된다.

```
#define CFG_PROMPT
                       "SKKU2005>"
                                              /* Monitor Command Prompt */
#else
                       "=> "
#define CFG_PROMPT
                                      /* Monitor Command Prompt */
#endif
#define CFG_CBSIZE
                                      /* Console I/O Buffer Size
                       256
#define CFG_PBSIZE (CFG_CBSIZE+sizeof(CFG_PROMPT)+16) /* Print Buffer Size */
#define CFG_MAXARGS
                                              /* max number of command args
                               16
                               CEG_CBSIZE
#define CFG BARGSIZE
                                              /* Boot Argument Buffer Size
#define CFG_DEVICE_NULLDEV 1
몇가지 보드들은 메모리 테스트를 한다.Lubbock 보드는 실행하지 않음.
0xa4080000/* 0 ~ 8 MB in DRAM */
#define CFG_MEMTEST_END
#undef CFG_CLKS_IN_HZ
                              /* everything, incl board info, in Hz */
리눅스 커널을 SDRAM으로 로드하는 주소
                               0xa4008000/* default load address */
#define CFG_LOAD_ADDR
/* interrupt.c -> get_tbclk(). number of time ticks per second */
cpu/pxa/interrupt.c에는 udelay_masked라는 함수가 있다. 이 함수는 us 단위로 대기하는 일을 한다.
이 함수에 CFG_HZ 값이 사용되는데 이 값을 OSCR 값과 비교해서 시간이 측정한다. OSCR은
Intel PXA27x Processor Family Developer's Manual의 22.5.5 OSCR0의 설명에서 보듯이 3.25MHz 클
럭에 따라 값이 증가한다. 결국 1초에 3250000 증가하고 1us에는 3이 증가하므로 이 값과 비교
하면 us 단위로 딜레이를 구현할 수 있다.
#define CFG_HZ
                              3250000
                                              /* incrementer freq: 3.25 MHz */
cpu/pxa/start.S 파일에서 CCCR 레지스터를 이 값으로 설정한다. Intel PXA27x Processor Family Developer's
Manual의 3.8.2.1 CCCR을 참조한다. 매뉴얼의 Table 3-7에 따라 프로세서를 520MHz로 동작시키
기 위해서는 CCCR[L] = 16, CCCR[2N] = 5, CCCR[A] = 1이 되어야 한다.
#define CFG_CPUSPEED
                               0x08000290
                                             /* set core clock to 520 MHz */
/* ADDED BY GIO for start.S */
start.S에 PXA270의 터보 모드 진입에 관한 코드를 추가해야 한다. PXA250에는 없는 코드이므로
기타 다른 부트 로더를 참조하여 코드를 추가한다. Table 3-7에 따라 레지스터 비트들을 셋팅하
면 된다. CLKCFG 레지스터는 Coprocessor14에 속한 레지스터이므로 일반 레지스터와는 약간 다
르게 다루어야 한다.
#define CFG_CLKCFG_VAL
                               0x0000000b /* B=1, HT=0, T=1 F=1 in CP14*/
                                              /* valid baudrates */
#define CFG_BAUDRATE_TABLE { 9600, 19200, 38400, 57600, 115200 }
* Stack sizes
* The stack sizes are set up in start.S using the settings below
C 코드에서 함수 호출등을 위해 사용될 스택의 크기 설정
#define CONFIG_STACKSIZE (128*1024) /* regular stack */
#ifdef CONFIG_USE_IRQ
#define CONFIG STACKSIZE IRO
                              (4*1024) /* IRO stack */
#define CONFIG_STACKSIZE_FIQ(4*1024) /* FIQ stack */
#endif
* Physical Memory Map
SKKU 보드에서는 nSDCS1을 사용해서 SDRAM의 파티션을 선택하므로 2번째 뱅크가 사용된다.
#define CONFIG_NR_DRAM_BANKS 1
```

/* we have 1 banks of DRAM */

프롬프트 텍스트 설정

```
0xa0000000 /* SDRAM Bank #1 */
#define PHYS_SDRAM_1
#define PHYS_SDRAM_1_SIZE
                           0x00000000 /* No SDRAM at 1st partition */
#define PHYS_SDRAM_2
                                    0xa4000000 /* SDRAM Bank #2 */
#define PHYS_SDRAM_2_SIZE
                           0x04000000 /* 64 MB */
#define PHYS_SDRAM_3
                                    0xa8000000 /* SDRAM Bank #3 */
#define PHYS_SDRAM_3_SIZE
                           0x00000000 /* 0 MB */
#define PHYS_SDRAM_4
                                    0xac000000 /* SDRAM Bank #4 */
#define PHYS_SDRAM_4_SIZE
                          0x00000000 /* 0 MB */
* SKKU uses two '28F128K3', 128Mbit = 16MB
* 128Blocks X 1Mbit(128KB)
28F128J3A와 28F128K3는 128KB의 섹터 크기를 가지며 128개의 블록으로 이루어져있다. ARM
계열의 프로세서들은 리셋후 메모리의 0번지를 참조하므로 반드시 0번지에 롬을 붙여야 한다.
#define PHYS_FLASH_1
                                    0x00000000 /* Flash Bank #1 */
                                    0x04000000 /* Flash Bank #2 */
#define PHYS_FLASH_2
                                    0x02000000 /* 32 MB */
#define PHYS_FLASH_SIZE
                                    0x02000000 /* 32 MB Banks */
#define PHYS_FLASH_BANK_SIZE
#define PHYS_FLASH_SECT_SIZE
                                    0x00040000 /* 256 KB sectors (x2) */
#define CFG_DRAM_BASE
                                    PHYS_SDRAM_2
                                    PHYS_SDRAM_2_SIZE
#define CFG DRAM SIZE
#define CFG_FLASH_BASE
                                    PHYS_FLASH_1
* FLASH and environment organization
#define CFG_MAX_FLASH_BANKS 1 /* max number of memory banks */
#define CFG_MAX_FLASH_SECT 128 /* max number of sectors on one chip
#define FPGA_REGS_BASE_PHYSICAL 0x08000000
* GPIO settings
*/
GPIO 사용 설정. 부트로더에서는 FFUART와 최소한의 장치만 사용한다.
#define CFG_GPSR0_VAL
                                    0x00008004
#define CFG_GPSR1_VAL
                                    0x00020080
#define CFG_GPSR2_VAL
                                    0x0001FFFF
                                    0x00000000
#define CFG GPCR0 VAL
#define CFG_GPCR1_VAL
                                    0x00000380
#define CFG_GPCR2_VAL
                                    0x00000000
#define CFG_GPDR0_VAL
                                    0x0060A800
#define CFG_GPDR1_VAL
                                    0x00000380
#define CFG GPDR2 VAL
                                    0x0001C000
                                    0x98400000
#define CFG_GAFR0_L_VAL
#define CFG_GAFR0_U_VAL
                                    0x00002950
#define CFG_GAFR1_L_VAL
                                    0x0000a950
                                    0x0005AAAA
#define CFG_GAFR1_U_VAL
#define CFG_GAFR2_L_VAL
                                    0xA0000000
                                    0x00000002
#define CFG_GAFR2_U_VAL
PSSR[RDH] = 0, PSSR[PH] = 0 GPIO를 활성화시킨다. PSSR[BFS] = 1 배터리 폴트가 발생하면 프로
세서를 슬립 모드로 바꾼다.
#define CFG_PSSR_VAL
                                    0x20
* Memory settings
nCS<1:0>으로 연결된 플래시 메모리에 대한 설정
#define CFG_MSC0_VAL
                                    0x788912b3 /* for Flash */
```

```
nCS<5:2>에는 아무것도 연결되지 않음
#define CFG_MSC1_VAL
#define CFG_MSC2_VAL
                                       0x00000000
   SDRAM partition 1 enable,
* 2 banks X 13 ROWs X 9 Column X 16 bit width X 2 chips
* 4 internal banks per 1 chips

* tRP=3, CL=3, tRCD=3, tRAS=7, tRC=11
* Normal addressing mode
* MA<24:10> are used
#define CFG_MDCNFG_VAL
                                       0x08000bca /* for SDRAM */
* SRAM uses SDCLK<1>
* Flash uses SDCLK<0>
 * According to CCCR, CLK_MEM is 208MHz,
 * thus it should be divided by 2 to be used for SDRAM(104Mhz) -> K1DB2=1
#define CFG_MDREFR_VAL
                                       0x0103801e
/* These value is dummy value.
 * There value does not affect SDRAM setting */
#define CFG_MDMRS_VAL
                                       0x00000000
/* Asynchronous flash memory for SKKU */
비동기 방식으로 플래시를 사용하므로 모두 0으로 설정한다.
#define CFG_SXCNFG_VAL 0x00000000
* PCMCIA and CF Interfaces
                                       0x00000000 /* No PC Card */
#define CFG_MECR_VAL
#define CFG_MCMEM0_VAL
                                       0x00010504
#define CFG_MCMEM1_VAL
                                       0x00010504
#define CFG_MCATT0_VAL
                                       0x00010504
#define CFG_MCATT1_VAL
                                       0x00010504
#define CFG_MCIO0_VAL
                                       0x00004715
#define CFG_MCIO1_VAL
                                       0x00004715
/* timeout values are in ticks */
                                       (25*CFG_HZ) /* Timeout for Flash Erase */
#define CFG_FLASH_ERASE_TOUT
#define CFG_FLASH_WRITE_TOUT
                                       (25*CFG_HZ) /* Timeout for Flash Write */
/* FIXME */
#define CFG_ENV_IS_IN_FLASH 1
#define CFG_ENV_ADDR
                                       (PHYS_FLASH_1 + 0x1C000)
                                                                   /* Addr of Environment Sector
#define CFG_ENV_SIZE
                                       0x4000 /* Total Size of Environment Sector */
/* clock */
메모리 컨트롤러, 48MHz 클럭, OS Timer, FFUART 클럭 활성화
#define CFG_CKEN_VAL
#endif /* __CONFIG_H */
```

board/skku/config.mk의 내용은 다음과 같다. 부트 로더가 SDRAM에 로드될 주소를 정해주면 된다. 0xA4008000에 커널이 로드되므로 이보다 충분히 큰 크기가 되야 한다.

프로세서와 메모리 초기화를 위한 레지스터 이해

프로세서와 메모리를 초기화하기 위한 코드들에서 설정한 레지스터들에 대해 간단하게 살펴본다. Intel PXA27x Processor Family Developer's Manual에서 다룬 순서를 따른다.

- 1. 클럭 설정 레지스터
- CCCR: 프로세서의 코어 클럭 설정
 - L: 런 모드 클럭과 오실레이터의 비율
 - 2N: 터보 모드의 클럭과 런 모드 클럭의 비율
 - A: 메모리 컨트롤러 클럭 설정
 - CLKCFG[B] = 1, CCCR[A] = 0, L = 16일 때, 메모리 컨트롤러는 13MHz * L / 2 = 104MHz 로 동작한다.
- CKEN: 프로세서 내부 모듈의 클럭 활성화
 - <22>: 메모리 컨트롤러 클럭
 - <16>:LCD 컨틀롤러 클럭
 - <11>: USB 클라이언트, 48MHz 클럭
 - <6>: FFUART 클럭
- CLKCFG: 클럭 모드 변경, Coprocesor 14에 들어있슴.
 - T: 터보 모드 활성화
 - F: 클럭 주기 변경 시작
 - HT: 하프 터보 모드
 - B : 시스템 버스 클럭을 런 모드 클럭 주기와 같게 한다. 520MHz 터보 모드에서 런 모드 클럭은 208MHz이다.
 - 2. 메모리 컨트롤러 레지스터

SDRAM을 컨트롤하는 레지스터

- MDCNFG: SDRAM의 파티션에 대한 설정을 한다. 0/1 파티션과 2/3 파티션으로 나눠서 각 각 설정한다.
 - DE0:SDRAM 파티션 0 활성화
 - DE1: SDRAM 파티션 1 활성화
 - DWID0:0/1 파티션에서 데이터 버스 폭
 - DCAC0:0/1 파티션에서 주소 비트의 열 개수
 - DRAC0:0/1 파티션에서 주소 비트의 행 개수
 - DNB0:0/1 파티션에서 뱅크의 개수
 - DTC0 : SDRAM의 AC 타이밍을 설정. 삼성에서 출시하는 대부분의 32MB 크기의 SDRAM은 0b11이나 0b10 둘 다 사용될 수 있다.
 - DADDR0: 주소 지정 모드
 - DSA1110_0:SA-1110 주소 지정 방식 호환 모드
 - STACK0:STACK1 비트와 함께 메모리에 사용될 주소 핀을 설정한다.
- MDMRS: MDCNFG 레지스터를 설정한 다음에 MDMRS 레지스터를 설정해야 한다. 대부분의 비트가 메모리의 동작 상태를 나타내는 읽기 전용 비트이므로 MDCNFG 레지스터에 대한 설정을 끝낸 직후에 MDMRS 레지스터에 0x000000000값을 써주는 것이 일반적인 사용법이다.
- MDREFR: SDRAM의 리프레시 시간과 동작 클럭을 설정한다. SDCLK, SDCKE를 설정한다.

- DRI: SDRAM은 한번에 한 행씩 리프레시를 해준다. 이 리프레시의 시간 간격을 지정한다. 16/32MB의 SDRAM은 리프레시 시간이 64ms가 되야 한다. 따라서 CLK_MEM이 104MHz일 때, 매뉴얼에 나온 공식대로 (64ms / 13rows * 104MHz 31) / 32 = 15로 설정하면 된다.
- KORUN: SDCLK<0>/<3>의 활성화. SDCLK<0>은 주로 동기 플래시 롬에 사용된다. 만약 비동기 플래시 롬만을 사용한다면 필요가 없다.
- K0DB2:SDCLK<0>/<3>의 속도 설정
- E1PIN: SDCKE 활성화
- K1RUN:SDCLK<1> 활성화
- K1DB2:SDCLK<1> 속도 설정
- K2RUN:SDCLK<2> 활성화
- K2DB2:SDCLK<2> 속도 설정
- APD : Auto power down 활성화. 램이 없거나 사용하지 않을 때 램 관련 동작들을 멈춰서 전력 소모를 줄인다. 보통 사용하지 않는다.
- SLFRSH: SDRAM의 Self-refresh를 활성화한다.
- K0FREE: SDCLK<0>/<3>의 동작 제어.1로 설정하면 동작함.

플래시 메모리 관련 설정

- SXCNFG: 동기 플래시 메모리를 사용하는 경우에 설정한다.
 - SXEN0:0번 파티션을 동기 플래시 메모리로 설정
 - SXEN1:1번 파티션을 동기 플래시 메모리로 설정
- MSCx : 비동기 플래시 메모리 설정. nCS<5:0>으로 플래시 파티션을 선택하는데 MSCx 레 지스터 한 개가 두개의 nCS를 설정한다. 즉 MSC0이 nCS<1:0>을 설정하게 된다. MSC0을 중심으로 설명한다.
 - RT0:nCS0의 디바이스 타입.
 - RBW0:nCS0의 버스 폭
 - RDF0: nOE, nWE의 신호가 Assert 되는 길이.
 - RDN0: 버스트 모드일 때 사용된다. nOE, new가 Deassert된 후 다시 Assert될 때까지의 클럭 수. 보통 RDF와 같다.
 - RRRO : 논버스트 모드에서 nCSO이 액티브되고 다음에 액티브될 수 있는 최소 클럭 수
 - RBUFF0: 플래시를 사용할 때는 0으로 설정한다.
 - 3. GPIO 설정 레지스터

다음은 Intel PXA27x Processor Family Developer's Manual에서 24장 General Purpose I/O Controller에 있는 테이블24-2를 가져온 것이다. SKKU 보드에서 사용하는 GPIO와 사용되는 기능을 노락색으로 색칠을 했다. GPIO 관련 설정을 하기 위해서는 이렇게 프로세서에 있는 GPIO들을 놓고 어떤 핀이 어떤 기능으로 사용될지를 먼저 결정하고 그에 맞춰서 레지스터들의 설정값들을 계산하면된다.

Table 24-2. GPIO Alternate Functions (Sheet 1 of 4)

GPIO Pin	Pin Name	Alternate Function 1 (In)	Alternate Function 2 (ln)	Alternate Function 3 (In)	Alternate Function 1 (Out)	Alternate Function 2 (Out)	Alternate Function 3 (Out)	
0	GPIO<0>							
1	GPIO<1>/ nRESET_GPIO ⁴							
2	SYS_EN ⁵							
3	GPIO<3>/ PWR_SCL							
4	GPIO<4>/ PWR_SDA							
5	PWR_CAP<0>5							
6	PWR_CAP<1>5							
7	PWR_CAP<2>5							
8	PWR_CAP<3>5							
9	GPIO<9>			FFCTS	HZ_CLK		CHOUT<0>	
10	GPIO<10>	FFDCD		USB_P3_5 ⁷	HZ_CLK		CHOUT<1>	
11	GPIO<11>	EXT_SYNC<0>	SSPRXD2	USB_P3_1	CHOUT<0>	PWM_OUT<2>	48_MHz	
12	GPIO<12>	EXT_SYNC<1>	CIF_DD<7>		CHOUT<1>	PWM_OUT<3>	48_MHz	
13	GPIO<13>	CLK_EXT	KP_DKIN<7>	KP_MKIN<7>	SSPTXD2			
14	GPIO<14>	L_VSYNC	SSPSFRM2			SSPSFRM2	UCLK	
15	GPIO<15>				nPCE<1>	nCS<1>		
16	GPIO<16>	KP_MKIN<5>				PWM_OUT<0>	FFTXD	
17	GPIO<17>	KP_MKIN<6>	CIF_DD<6>			PWM_OUT<1>		
18	GPIO<18>	RDY						
19	GPIO<19>	SSPSCLK2		FFRXD	SSPSCLK2	L_CS	nURST	
20	GPIO<20>	DREQ<0>	MBREQ		nSDCS<2>			
21	GPIO<21>				nSDCS<3>	DVAL<0>	MBGNT	
22	GPIO<22>	SSPEXTCLK2	SSPSCLK2EN	SSPSCLK2	KP_MKOUT<7>	SSPSYSCLK2	SSPSCLK2	
23	GPIO<23>		SSPSCLK		CIF_MCLK	SSPSCLK		
24	GPIO<24>	CIF_FV	SSPSFRM		CIF_FV	SSPSFRM		
<mark>25</mark>	GPIO<25>	CIF_LV			CIF_LV	SSPTXD		
26	GPIO<26>	SSPRXD	CIF_PCLK	FFCTS				
27	GPIO<27>	SSPEXTCLK	SSPSCLKEN	CIF_DD<0>	SSPSYSCLK		FFRTS	
28	GPIO<28>	AC97_BITCLK	I2S_BITCLK	SSPSFRM	I2S_BITCLK		SSPSFRM	
29	GPIO<29>	AC97_ SDATA_IN_0	I2S_SDATA_IN	SSPSCLK	SSPRXD2		SSPSCLK	
30	GPIO<30>				I2S_SDATA_OUT	AC97_ SDATA_OUT	USB_P3_2	
31	GPIO<31>				I2S_SYNC	AC97_SYNC	USB_P3_6	
32	GPIO<32>				MSSCLK	MMCLK		

Table 24-2. GPIO Alternate Functions (Sheet 2 of 4)

GPIO Pin	Pin Name	Alternate Function 1 (In)	nction 1 Function 2 Function 3 Function 1 (In) (In) (In) (Out)		Function 1	Alternate Function 2 (Out)	Alternate Function 3 (Out)	
33	GPIO<33>	FFRXD	FFDSR		DVAL<1>	nCS<5>	MBGNT	
34	GPIO<34>	FFRXD	KP_MKIN<3>	SSPSCLK3	USB_P2_2		SSPSCLK3	
35	GPIO<35>	FFCTS	USB_P2_1	SSPSFRM3		KP_MKOUT<6>	SSPTXD3	
36	GPIO<36>	FFDCD	SSPSCLK2	KP_MKIN<7>	USB_P2_4	SSPSCLK2		
37	GPIO<37>	FFDSR	SSPSFRM2	KP_MKIN<3>	USB_P2_8	SSPSFRM2	FFTXD	
38	GPIO<38>	FFRI	KP_MKIN<4>	USB_P2_3	SSPTXD3	SSPTXD2	PWM_OUT<1>	
39	GPIO<39>	KP_MKIN<4>		SSPSFRM3	USB_P2_6	FFTXD	SSPSFRM3	
40	GPIO<40>	SSPRXD2		USB_P2_5	KP_MKOUT<6>	FFDTR	SSPSCLK3	
41	GPIO<41>	FFRXD	USB_P2_7	SSPRXD3	KP_MKOUT<7>	FFRTS		
42	GPIO<42>	BTRXD	ICP_RXD				CIF_MCLK	
43	GPIO<43>			CIF_FV	ICP_TXD	BTTXD	CIF_FV	
44	GPIO<44>	BTCTS		CIF_LV			CIF_LV	
45	GPIO<45>			CIF_PCLK	AC97_SYSCLK	BTRTS	SSPSYSCLK3	
46	GPIO<46>	ICP_RXD	STD_RXD			PWM_OUT<2>		
47	GPIO<47>	CIF_DD<0>			STD_TXD	ICP_TXD	PWM_OUT<3>	
48	GPIO<48>	CIF_DD<5>			BB_OB_DAT<1>	nPOE		
49	GPIO<49>					nPWE		
50	GPIO<50>	CIF_DD<3>		SSPSCLK2	BB_OB_DAT<2>	nPIOR	SSPSCLK2	
51	GPIO<51>	CIF_DD<2>			BB_OB_DAT<3>	nPIOW		
52	GPIO<52>	CIF_DD<4>	SSPSCLK3		BB_OB_CLK	SSPSCLK3		
53	GPIO<53>	FFRXD	USB_P2_3		BB_OB_STB	CIF_MCLK	SSPSYSCLK	
54	GPIO<54>		BB_OB_WAIT	CIF_PCLK		nPCE<2>		
55	GPIO<55>	CIF_DD<1>	BB_IB_DAT<1>			nPREG		
56	GPIO<56>	nPWAIT	BB_IB_DAT<2>		USB_P3_4			
57	GPIO<57>	nIOIS16	BB_IB_DAT<3>				SSPTXD	
58	GPIO<58>		LDD<0>			LDD<0>		
59	GPIO<59>		LDD<1>			LDD<1>		
60	GPIO<60>		LDD<2>			LDD<2>		
61	GPIO<61>		LDD<3>			LDD<3>		
62	GPIO<62>		LDD<4>			LDD<4>		
63	GPIO<63>		LDD<5>			LDD<5>		
64	GPIO<64>		LDD<6>			LDD<6>		
65	GPIO<65>		LDD<7>			LDD<7>		
66	GPIO<66>		LDD<8>			LDD<8>		
67	GPIO<67>		LDD<9>			LDD<9>		
68	GPIO<68>		LDD<10>			LDD<10>		

Table 24-2. GPIO Alternate Functions (Sheet 3 of 4)

GPIO Pin	Pin Name	Alternate Function 1 (In)	Alternate Function 2 (In)	Alternate Function 3 (In)	Alternate Function 1 (Out)	Alternate Function 2 (Out)	Alternate Function 3 (Out)	
69	GPIO<69>		LDD<11>			LDD<11>		
70	GPIO<70>		LDD<12>			LDD<12>		
71	GPIO<71>		LDD<13>			LDD<13>		
72	GPIO<72>		LDD<14>			LDD<14>		
73	GPIO<73>		LDD<15>			LDD<15>		
74	GPIO<74>					L_ <mark>FCLK</mark> _RD		
75	GPIO<75>					L_LCLK_A0		
76	GPIO<76>					L_PCLK_WR		
77	GPI0<77>					L_BIAS		
78	GPIO<78>				nPCE<2>	nCS<2>		
79	GPIO<79>				PSKTSEL	nCS<3>	PWM_OUT<2>	
80	GPIO<80>	PIO<80> DREQ<1>				nCS<4>	PWM_OUT<3>	
81	GPIO<81>		CIF_DD<0>		SSPTXD3	BB_OB_DAT<0>		
82	GPIO<82>	SSPRXD3	BB_IB_DAT<0>	CIF_DD<5>			FFDTR	
83	GPIO<83>	SSPSFRM3	BB_IB_CLK	CIF_DD<4> SSPSFRM3		FFTXD	FFRTS	
84	GPIO<84>	SSPCLK3	BB_IB_STB	CIF_FV	SSPCLK3		CIF_FV	
85	GPIO<85>	FFRXD	DREQ<2>	CIF_LV	nPCE<1>	BB_IB_WAIT	CIF_LV	
86	GPIO<86>	SSPRXD2	LDD<16>	USB_P3_5	nPCE<1>	LDD<16>		
87	GPIO<87>	nPCE<2>	LDD<17>	USB_P3_1	SSPTXD2	LDD<17>	SSPSFRM2	
88	GPIO<88>	USBHPWR<1>	SSPRXD2	SSPSFRM2			SSPSFRM2	
89	GPIO<89>	SSPRXD3		FFRI	AC97_SYSCLK	USBHPEN<1>	SSPTXD2	
90	GPIO<90>	KP_MKIN<5>	USB_P3_5	CIF_DD<4>		nURST		
91	GPIO<91>	KP_MKIN<6>	USB_P3_1	CIF_DD<5>		UCLK		
92	GPIO<92>	MMDAT<0>			MMDAT<0>	MSBS		
93	GPIO<93>	KP_DKIN<0>	CIF_DD<6>		AC97_ SDATA_OUT			
94	GPIO<94>	KP_DKIN<1>	CIF_DD<5>		AC97_SYNC			
95	GPIO<95>	KP_DKIN<2>	CIF_DD<4>	KP_MKIN<6>	AC97_RESET_n			
96	GPIO<96>	KP_DKIN<3>	MBREQ	FFRXD		DVAL<1>	KP_MKOUT<6>	
97	GPIO<97>	KP_DKIN<4>	DREQ<1>	KP_MKIN<3>		MBGNT		
98	GPIO<98>	KP_DKIN<5>	CIF_DD<0>	KP_MKIN<4>	AC97_SYSCLK		FFRTS	
99	GPIO<99>	KP_DKIN<6>	AC97_ SDATA_IN_1	KP_MKIN<5>			FFTXD	
100	GPIO<100>	KP_MKIN<0>	DREQ<2>	FFCTS				
101	GPIO<101>	KP_MKIN<1>						
102	GPIO<102>	KP_MKIN<2>		FFRXD	nPCE<1>			
103	GPIO<103>	CIF_DD<3>				KP_MKOUT<0>		

Table 24-2. GPIO Alternate Functions (Sheet 4 of 4)

GPIO Pin	Pin Name	Alternate Function 1 (In)	Alternate Function 2 (In)	Alternate Function 3 (In)	Alternate Function 1 (Out)	Alternate Function 2 (Out)	Alternate Function 3 (Out)
104	GPIO<104>	CIF_DD<2>			PSKTSEL	KP_MKOUT<1>	
105	GPIO<105>	CIF_DD<1>			nPCE<2>	KP_MKOUT<2>	
106	GPIO<106>	CIF_DD<9>				KP_MKOUT<3>	
107	GPIO<107>	CIF_DD<8>				KP_MKOUT<4>	
108	GPIO<108>	CIF_DD<7>			CHOUT<0>	KP_MKOUT<5>	
109	GPIO<109>	MMDAT<1>	MSSDIO		MMDAT<1>	MSSDIO	
110	GPIO<110>	MMDAT<2>/ MMCCS<0>			MMDAT<2>/ MMCCS<0>		
111	GPIO<111>	MMDAT<3>/ MMCCS<1>			MMDAT<3>/ MMCCS<1>		
112	GPIO<112>	MMCMD	nMSINS		MMCMD		
113	GPIO<113>			USB_P3_3	I2S_SYSCLK	AC97_RESET_n	
114 ¹	GPIO<114>	CIF_DD<1>			UEN	UVS0	
115 ²	GPIO<115>	DREQ<0>	CIF_DD<3>	MBREQ	UEN	nUVS1	PWM_OUT<1>
116 ³	GPIO<116>	CIF_DD<2>	AC97_ SDATA_IN_0	UDET	DVAL<0>	nUVS2	MBGNT
117	GPIO<117>	SCL			SCL		
118	GPIO<118>	SDA			SDA		
119	GPIO<119>	USBHPWR<2>					
120	GPIO<120>					USBHPEN<2>	

다음은 GPIO 관련 레지스터들의 설명이다.

- GPDR: 입출력 방향을 결정한다.
 - GPDR0<0>은 GPIO<1>을 설정한다. 마찬가지로 GPDR1<0>은 GPIO<32>를 설정한다. 즉 한 비트에 한 핀을 설정한다.
 - SKKU 보드에서 설정한 값은 다음과 같다.
 - GPDR<0>: 0xC0F393E4
 - GPDR<1>: 0xFCEFAB83
 - GPDR<2>: 0xE2F1FFFF
 - \blacksquare GPDR<3>: 0xFE1FFFE5
- GPSR:GPIO 핀 셋팅 레지스터
 - GPIO 핀이 출력으로 설정되어 있고 GPSR에서 해당 핀이 1로 설정되면 하이 신호를 내보낸다.
 - SKKU 보드에서 설정한 값은 다음과 같다.
 - GPSR<0>: 0x00008004
 - \blacksquare GPSR<1>: 0x00020080
 - GPSR<2>: 0x16C14000
 - \blacksquare GPSR<3>: 0x0003E000
- GPCR:GPIO 핀 클리어 레지스터
 - GPIO 핀이 출력으로 설정되어 있고 GPSR에서 해당 핀을 1로 설정하면 로우 신호를 내보낸다.
 - SKKU 보드에서 설정한 값은 다음과 같다.
 - \blacksquare GPCR<0>: 0x0
 - GPCR<1>: 0x00000380, FFUART에서 로우 신호가 필요하다.
 - $\blacksquare \qquad GPCR<2>:0x0$
 - \blacksquare GPCR<3>: 0x0

※GPCR과 GPSR에 값을 쓸 때는 가장 마지막으로 설정한 값을 따른다. 즉 GPCR<0>과 GPSR<0>을 둘 다 1로 설정해줘도 GPCR<0>을 나중에 써줬으면 로우 신호가 나가고 GPSR<0>을 나중에 써주면 하이 신호가 출력된다.

- GRER: 상승 엣지 확인 활성화
 - 해당 핀에서 상승 엣지가 검출되면 GEDR 레지스터의 해당 비트를 1로 설정한다.
 - SKKU 보드에서 설정한 값은 다음과 같다.
 - $\blacksquare \qquad \mathsf{GRER} < 0 > : 0 \times 0$
 - \blacksquare GRER<1>: 0x0
 - GRER<2>: 0x00080000, MMC CD에서 필요하다.
 - \blacksquare GRER<3>: 0x0
- GFER: 하강 엣지 확인 활성화
 - 해당 핀에서 하강 엣지가 검출되면 GEDR 레지스터의 해당 비트를 1로 설정한다.
 - SKKU 보드에서 설정한 값은 다음과 같다.
 - GFER<0>: 0x00000001, On/Off 스위치에 사용됨.
 - \blacksquare GFER<1>: 0x0
 - GFER<2>: 0x04000000, PCMCIA의 인터럽트에 사용
 - GFER<3>: 0x00000008, USB의 인터럽트에 사용
- GAFR: GPIO 핀의 기능 설정
 - GPIO 핀이 일반 입출력이 아니라 프로세서 내부의 유닛에 의해 사용되도록 설정한다. 보통 세가지의 기능을 선택할 수 있고 일반 GPIO로 사용할 수 있으므로 총 4가지 경우가 있다. 따라서 한 핀당 두 개의 비트로 설정한다.
 - 예를 들어, GPIO<0>은 GAFR0_L<1:0>으로 설정할 수 있고 GPIO<16>은 GAFR0 U<1:0>으로 설정한다. 또 GPIO<32>는 GAFR1 L<1:0>으로 설정한다.
 - GAFR0_L: 0x830C0000
 - GAFR0 U: 0xA520051A
 - GAFR1_L: 0x999A955A
 - \blacksquare GAFR1_U: 0xAAA5A0AA
 - GAFR2_L: 0x6A8AAAAA
 - GAFR2_U: 0x0109A002
 - GAFR3_L: 0x5400100A ■ GAFR3 U: 0x00001409
- GPLR: 핀 상태 확인
 - 현재 핀의 신호 레벨을 알 수 있다. 읽기 전용 레지스터이다.
- GEDR: 엣지 검출 상태
 - GRER이나 GFER의 설정에 따라 엣지가 검출되면 1로 셋팅된다.

프로세서와 메모리 초기화

Intel PXA27x Processor Family Developer's Manual은 PXA27x 프로세서로 개발하기 위한 모든 사항을 담고 있는 문서이다. 그 중에서도 몇 가지 챕터를 골라서 요약하고 중요한 부분들을 한글로 번역해서 정리한다. 프로세서 초기화와 SDRAM, 플래시 메모리의 초기화 과정을 이해하도록한다.

1. 프로세서 속도

page 3-20 Table 3-7

Table 3-7. Clock Frequencies

Note: Refer to the Intel® PXA27x Processor Family Specification Update for any changes to the supported frequency points in Table 3-7.

		11			<i>-</i> 1												
Core Run Freq (MHz)	CLKCFG[T]	Core Turbo Freq (MHz)	CLKCFG[T]	ськоя сы	CCCR[L]	CCCR[2N]	System Bus (MHz)	CLKCFG[B]	CLK_MEM (MHz)	CCCR[A]		SDCLK<2:1> SDRAM Clocks (MHz)	MDREFR[KxDB2] ^{††††}	Synchronous Flash (MHz)	MDREFR[K0DB4]	MDREFR[K0DB2]	(MHz)
13 [†]	х	_	Х	Х	Х	Х	13	Х	13	Х		13	х	13	Х	Х	13 or 26 ^{††}
91†††	0	_	_	0	7	2	45	0	91	0	l	45	1	22.5	1	1	91
104	0	104	1	0	8	2	104	1	104	1		104	0	52	0	1	52
156	0	156	1	1	8	6	104	1	104	1		104	0	52	0	1	52
208	0	208	1	0	16	2	104	0	104	0		104	0	52	1	Х	104
208	0	208	1	0	16	2	208	1	208	1		104	1	52	1	Х	104
208	0	312	1	0	16	3	104	0	104	0		104	0	52	1	Х	104
208	0	312	1	0	16	3	208	1	208	1		104	1	52	1	Х	104
208	0	416	1	0	16	4	208	1	208	1		104	1	52	1	Х	104
208	0	520	1	0	16	5	208	1	208	1		104	1	52	1	Х	104
208	0	624 ^{†††††}	1	0	16	6	208	1	208	1		104	1	52	1	Х	104

NOTES:

- † Not a PLL clock frequency. Refer to Section 3.5.7.7.
- †† Use CCCR[LCD_26] to control this setting. See Table 3-31.
- ††† L = 7 (Core = 91.0 MHz) is used for hardware boot-up frequency only and must not be used for normal operation.
- †††† KxDB2 represents K1DB2 and K2DB2
- ††††† 624 MHz is available on the PXA270 processor only. See the Intel® PXA270 Processor Electrical, Mechanical, and Thermal Specification and Intel® PXA27x Processor Family Electrical, Mechanical, and Thermal Specification for supported frequency product points.

이 테이블에서 터보 모드로 진입하기 위해서는 CLKCFG[T] = 1, CLKCFG[HT] = 0, CCCR[L] = 16, CCCR[2N] = 5로 설정해주면 된다. 그 다음은 프로세서의 모드 이외에 관련 클럭들의 설정이다. 예를 들어, CLKCFG[B] = 1이면 시스템 버스가 208MHz가 되고 0으로 설정하면 104MHz가된다. 마찬가지로 CCCR[A]가 1이면 메모리 클럭 설정에 관련된 CLK_MEM가 208MHz가 되는식이다. SDRAM을 104MHz로 동작시키기 위해서는 CCCR[A] 와 MDREFR[KxDB2]가 1이 되어야한다. 현재 SKKU 보드에서는 CCCR[A] = 0, MDREFR[KxDB2] = 0으로 설정해서, CLK_MEM을 104MHz로 동작시키고 SDRAM을 52MHz로 동작시킨다.

일반적으로 PXA270은 520MHz로 동작하는 터보 모드를 사용한다. 이런 터보 모드를 사용하기 위해 필요한 레지스터 설정을 주의해서 봐야 한다. 다음 장에 설명하는 시피유와 메모리 컨트롤러 초기화 코드를 세밀하게 살펴보고 해당 레지스터의 설정에 주의해야 한다.

PXA270에 맞게 초기화 코드 수정하기

u-boot 1.1.2 를 포팅하기 위해서는 보통 다음 파일들을 수정해야 한다. 그 외에 코드들은 큰 흐름만 파악하고 있으면 별다른 문제없이 보드에 포팅할 수 있다.

- board/skku/memsetup.S : 메모리 컨트롤러 설정. SDRAM의 속도와 리프레시 주기, 플래시 메모리 동작에 대한 설정을 한다.
- board/skku/skku.c : 특정 보드에 맞는 하드웨어 설정을 한다. 커널에 넘기기 위한 부팅 파라미터의 주소를 설정하고 SDRAM의 시작 주소와 크기를 설정한다. ARM용 리눅스 커널에서는 주로 SDRAM의 시작 주소 + 0x100 번지에 파라미터를 넘긴다.
- board/skku/flash.c: 보드에서 사용하는 플래시 메모리의 동작에 관련된 함수들. u-boot에서 는 flash_init, flash_erase, flash_print_info, write_buff을 공통적으로 작성해야 한다. 이 함수들은 보드마다 공통적으로 존재해야 하고 그 내부 코드는 보드에 사용된 플래시에 따라 다르게 작성해주면 된다. common/flash.c와 common/cmd_flash.c 파일에서 이 소스에 작성된 함수들을 사용한다.
- cpu/pxa270/start.S : 프로세서의 속도 설정과 SDRAM으로 부트 로더 자신을 복사하는 일을 한다.

실행되는 순서는 start.S에서 memsetup.S 파일을 호출한다. 그리고 메모리 컨트롤러 설정이 끝나면 부트 로더 자신을 SDRAM으로 복사하고 SDRAM으로 점프한다. 그러면 lib_arm/board.c 파일에 들어있는 start_armboot 함수가 실행되고 include/configs/skku.h에서 설정한 내용에 따라 나머지 하드웨어들에 대한 설정을 하고 사용자의 명령을 기다린다. 사용자가 커널을 로드하도록 명령하면 lib_arm/armlinux.c에 있는 do_bootm_linux 함수가 호출되고 커널 이미지를 로드하고 커널로 점프한다.

다음은 SKKU 보드를 위해 Lubbock 보드의 코드를 수정해서 만든 소스들이다.

cpu/pxa270/start.S

```
armboot - Startup Code for XScale
    Copyright (C) 1998
                            Dan Malek <dmalek@jlc.net>
    Copyright (C) 1999
                            Magnus Damm < kieraypc01.p.y.kie.era.ericsson.se>
                            Wolfgang Denk <wd@denx.de>
    Copyright (C) 2000
    Copyright (C) 2001
                            Alex Zuepke <azu@sysgo.de>
    Copyright (C) 2002
                            Kyle Harris < kharris@nexus-tech.net>
    Copyright (C) 2003
                          Robert Schwebel < r.schwebel@pengutronix.de>
                          Kai-Uwe Bloem < kai-uwe.bloem@auerswald.de>
    Copyright (C) 2003
 * See file CREDITS for list of people who contributed to this
 * project.
 * This program is free software; you can redistribute it and/or
 * modify it under the terms of the GNU General Public License as
 * published by the Free Software Foundation; either version 2 of
 * the License, or (at your option) any later version.
 * This program is distributed in the hope that it will be useful,
 * but WITHOUT ANY WARRANTY; without even the implied warranty of
 * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.
                                                                             See the
 * GNU General Public License for more details.
 * You should have received a copy of the GNU General Public License
 * along with this program; if not, write to the Free Software
 * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
 * MA 02111-1307 USA
#include <config.h>
#include <version.h>
.globl _start
start: b reset
         ldr
                   pc, undefined instruction
                  pc, _software_interrupt
         1dr
                  pc, _prefetch_abort
         1dr
         ldr
                  pc, _data_abort
                  pc, _not_used
         ldr
         ldr
                  pc, _irq
         ldr
                  pc, _fiq
_undefined_instruction: .word undefined_instruction
software interrupt:
                            .word software_interrupt
_prefetch_abort:
                  .word prefetch_abort
                            .word data abort
data abort:
_not_used:
                            .word not used
                            .word irq
_irq:
```

```
fig:
                      .word fig
       .balignl 16,0xdeadbeef
 * Startup Code (reset vector)
 * do important init only if we don't start from RAM!
 * - relocate armboot to ram
 * - setup stack
 * - jump to second stage
_TEXT_BASE:
              TEXT_BASE
       .word
.globl _armboot_start
_armboot_start:
       .word _start
 * These are defined in the board-specific linker script.
.globl _bss_start
_bss_start:
       .word __bss_start
.globl _bss_end
_bss_end:
       .word _end
#ifdef CONFIG_USE_IRQ
/* IRQ stack memory (calculated at run-time) */
.globl IRQ_STACK_START
IRQ_STACK_START:
       .word
              0x0badc0de
/* IRQ stack memory (calculated at run-time) */
.globl FIQ_STACK_START
FIQ_STACK_START:
       .word 0x0badc0de
#endif
*/
/* the actual reset code
```

reset:

```
r0,cpsr
                                                /* set the cpu to SVC32 mode
         mrs
         bic
                   r0.r0.#0x1f
                                                /* (superviser mode, M=10011)
                   r0.r0.#0x13
         orr
                   cpsr,r0
         msr
           * we do sys-critical inits only at reboot,
           * not when booting from ram!
#ifdef CONFIG_INIT_CRITICAL
                   cpu_init_crit
                                                /* we do sys-critical inits
                                                                                  */
         bl
#endif
                                       /* relocate U-Boot to RAM
relocate:
                                       /* r0 <- current position of code
                                                                         */
         adr
                   r0, _start
                   r1, _TEXT_BASE
                                                /* test if we run from flash or RAM */
         ldr
                                               /* don't reloc during debug
         cmp
                    r0, r1
         beq
                   stack_setup
         ldr
                   r2, _armboot_start
                   r3, _bss_start
         ldr
                   r2, r3, r2
                                       /* r2 <- size of armboot
                                                                            */
         sub
                   r2, r0, r2
                                       /* r2 <- source end address
                                                                            */
         add
copy_loop:
                                                /* copy from source address [r0]
                                                                                     */
                   r0!, {r3-r10}
         ldmia
                                                /* copy to target address [r1]
                   r1!, {r3-r10}
         stmia
                                                /* until source end addreee [r2]
                   r0, r2
                                                                                    */
         cmp
         ble
                   copy_loop
                                                                                  */
         /* Set up the stack
stack_setup:
                   r0, _TEXT_BASE
                                                /* upper 128 KiB: relocated uboot
         ldr
                   r0, r0, #CFG_MALLOC_LEN
                                                          /* malloc area
         sub
                   r0, r0, #CFG_GBL_DATA_SIZE /* bdinfo
         sub
#ifdef CONFIG_USE_IRQ
                   r0, r0, \#(CONFIG\_STACKSIZE\_IRQ + CONFIG\_STACKSIZE\_FIQ)
         sub
#endif
                   sp, r0, #12
                                                /* leave 3 words for abort-stack
         sub
clear_bss:
                   r0, _bss_start
                                                /* find start of bss segment
         ldr
                   r1, _bss_end
         ldr
                                                /* stop here
                   r2, #0x00000000
                                                /* clear
         mov
clbss_l:str
                                       /* clear loop...
                                                                             */
                   r2, [r0]
                   r0, r0, #4
         add
         cmp
                   r0, r1
         bne
                   clbss 1
         ldr
                   pc, _start_armboot
```

start armboot: .word start armboot

```
/* CPU_init_critical registers
                                                            */
                                                                   */
/* - setup important registers
                                                            */
/* - setup memory timing
                                                            */
                                                                   */
/* Interrupt-Controller base address
IC BASE:
                       0x40d00000
                .word
#define ICMR
              0x04
/* Reset-Controller */
                     0x40f00030
RST_BASE:
              .word
#define RCSR
              0x00
/* Operating System Timer */
OSTIMER_BASE: .word
                     0x40a00000
#define OSMR3
             0x0C
#define OSCR
              0x10
#define OWER
              0x18
#define OIER
              0x1C
                                                            */
/* Clock Manager Registers
#ifdef CFG_CPUSPEED
CC_BASE:
                     0x41300000
              .word
#define CCCR
              0x00
              CFG_CPUSPEED
cpuspeed:.word
#else
#error "You have to define CFG_CPUSPEED!!"
#endif
       /* RS: ???
                                                                   */
       .macro CPWAIT
       mrc p15,0,r0,c2,c0,0
       mov r0,r0
       sub pc,pc,#4
       .endm
cpu_init_crit:
       /* mask all IRQs
             r0, IC_BASE
       ldr
              r1. #0x00
       mov
              r1, [r0, #ICMR]
       str
```

```
#if defined(CFG_CPUSPEED)
         /* set clock speed */
         ldr
                   r0, CC_BASE
         ldr
                   r1, cpuspeed
                   r1, [r0, #CCCR]
         str
         //mov
                   r0, #2
                                                         /* for Turbo mode */
         ldr r0, =CFG_CLKCFG_VAL
                   p14, 0, r0, c6, c0, 0 /* enter the frequency change sequence */
         /* NOW Turbo-mode is on! */
setspeed_done:
#endif
          * before relocating, we have to setup RAM timing
          * because memory timing is board-dependend, you will
          * find a memsetup.S in your board directory.
          */
         mov
                   ip,
                            lr
         bl
                   memsetup
         mov
                   lr,
                             ip
         /* Memory interfaces are working. Disable MMU and enable I-cache.
                                                                                */
                                                                                  */
                   r0, =0x2001
                                                /* enable access to all coproc.
         ldr
                   p15, 0, r0, c15, c1, 0
         mcr
         CPWAIT
                   p15, 0, r0, c7, c10, 4
                                                /* drain the write & fill buffers
                                                                                  */
         mcr
         CPWAIT
                   p15, 0, r0, c7, c7, 0 /\ast flush Icache, Dcache and BTB
                                                                                  */
         mcr
         CPWAIT
                   p15, 0, r0, c8, c7, 0 /* flush instuction and data TLBs
         mcr
         CPWAIT
                                                                                           */
         /* Enable the Icache
                   p15, 0, r0, c1, c0, 0
         mrc
                   r0, r0, #0x1800
         orr
                   p15, 0, r0, c1, c0, 0
         mcr
         CPWAIT
                   pc, lr
```

mov

```
/**********************
                                                                           */
/* Interrupt handling
                                                                           */
                                                                           */
/* IRQ stack frame
                                                                   */
#define S_FRAME_SIZE
                       72
#define S_OLD_R0
                       68
#define S PSR
                       64
#define S PC
                       60
#define S LR
                       56
#define S_SP
                       52
                       48
#define S IP
#define S_FP
                       44
                       40
#define S_R10
#define S_R9
                       36
#define S_R8
                       32
                       28
#define S_R7
#define S_R6
                       24
                       20
#define S_R5
#define S_R4
                       16
#define S_R3
                       12
#define S_R2
                       8
#define S_R1
                       4
                       0
#define S_R0
#define MODE_SVC 0x13
        /* use bad_save_user_regs for abort/prefetch/undef/swi ...
               bad_save_user_regs
        .macro
        sub
               sp, sp, #S_FRAME_SIZE
                sp, {r0 - r12}
                                               /* Calling r0-r12
                                                                   */
        stmia
               r8, sp, #S_PC
        add
        ldr
               r2, _armboot_start
               r2, r2, #(CONFIG_STACKSIZE+CFG_MALLOC_LEN)
        sub
               r2, r2, #(CFG_GBL_DATA_SIZE+8) @ set base 2 words into abort stack
        sub
        ldmia
               r2, \{r2 - r4\}
                                               /* get pc, cpsr, old_r0
                                               /* restore sp_SVC
        add
               r0, sp, #S_FRAME_SIZE
        add
               r5, sp, #S_SP
        mov
               r1, lr
               r5, {r0 - r4}
                                               /* save sp_SVC, lr_SVC, pc, cpsr, old_r */
        stmia
        mov
               r0, sp
        .endm
```

```
/* use irq_save_user_regs / irq_restore_user_regs for
        /* IRQ/FIQ handling
                                                                              */
               irq_save_user_regs
        .macro
                sp, sp, #S_FRAME_SIZE
        sub
                sp, \{r0 - r12\}
                                                /* Calling r0-r12
        stmia
        add
                r8, sp, #S_PC
        stmdb
                r8, {sp, lr}^
                                                /* Calling SP, LR
                lr, [r8, #0]
                                                /* Save calling PC
        str
                r6, spsr
        mrs
                r6, [r8, #4]
                                                /* Save CPSR
                                                                              */
        str
                r0, [r8, #8]
                                                /* Save OLD_R0
                                                                              */
        str
        mov
                r0, sp
        .endm
        .macro
                irq_restore_user_regs
                                                @ Calling r0 - lr
        ldmia
                sp, \{r0 - lr\}^{\wedge}
        mov
                r0, r0
                                                @ Get PC
        ldr
                lr, [sp, #S_PC]
        add
                sp, sp, #S_FRAME_SIZE
        subs
                pc, lr, #4
                                        @ return & move spsr_svc into cpsr
        .endm
        .macro get_bad_stack
        ldr
                r13, _armboot_start
                                        @ setup our mode stack
                r13, r13, #(CONFIG_STACKSIZE+CFG_MALLOC_LEN)
        sub
                r13, r13, #(CFG_GBL_DATA_SIZE+8) @ reserved a couple spots in abort stack
        sub
                lr, [r13]
                                        @ save caller lr / spsr
        str
        mrs
                lr, spsr
                lr, [r13, #4]
        str
        mov
                r13, #MODE_SVC
                                                @ prepare SVC-Mode
        msr
                spsr_c, r13
        mov
                lr, pc
        movs
                pc, lr
        .endm
                                                @ setup IRQ stack
        .macro get_irq_stack
                sp, IRQ_STACK_START
        ldr
        .endm
        .macro get_fiq_stack
                                                @ setup FIQ stack
        ldr
                sp, FIQ_STACK_START
        .endm
*/
/* exception handlers
                                                                             */
```

```
.align
undefined instruction:
         get_bad_stack
         bad_save_user_regs
                   do_undefined_instruction
         .align
software_interrupt:
         get_bad_stack
         bad_save_user_regs
                   do_software_interrupt
         .align
prefetch_abort:
         get\_bad\_stack
         bad_save_user_regs
                   do\_prefetch\_abort
         .align
data_abort:
         get_bad_stack
         bad_save_user_regs
                   do\_data\_abort
         .align
not_used:
         get_bad_stack
         bad_save_user_regs
                  do_not_used
#ifdef CONFIG_USE_IRQ
         .align
                   5
irq:
         get_irq_stack
         irq_save_user_regs
                  do_irq
         irq_restore_user_regs
         .align
                   5
fiq:
         get_fiq_stack
                                     /* someone ought to write a more
         irq_save_user_regs
                                               /* effiction fiq_save_user_regs
                                                                                          */
                   do_fiq
         irq_restore_user_regs
#else
         .align
                   5
irq:
         get_bad_stack
```

```
bad_save_user_regs
               do irq
       .align
fiq:
       get_bad_stack
       bad_save_user_regs
               do_fiq
#endif
/* Reset function: the PXA250 doesn't have a reset function, so we have to */
/* perform a watchdog timeout for a soft reset.
.align
               5
.globl reset_cpu
       /* FIXME: this code is PXA250 specific. How is this handled on
                                                                     */
                other XScale processors?
reset_cpu:
       /* We set OWE:WME (watchdog enable) and wait until timeout happens */
               r0, OSTIMER_BASE
       ldr
               r1, [r0, #OWER]
       ldr
                                              /* bit0: WME
               r1, r1, #0x0001
                                                                        */
       orr
               r1, [r0, #OWER]
       str
       /* OS timer does only wrap every 1165 seconds, so we have to set
       /* the match register as well.
               r1, [r0, #OSCR]
                                              /* read OS timer
       ldr
       add
               r1, r1, #0x800
                                              /* let OSMR3 match after
       add
               r1, r1, #0x800
                                              /* 4096*(1/3.6864MHz)=1ms
               r1, [r0, #OSMR3]
       str
reset_endless:
       b
               reset_endless
```

board/skku/memsetup.S

```
* Most of this taken from Redboot hal platform setup.h with cleanup
 * NOTE: I haven't clean this up considerably, just enough to get it
 * running. See hal_platform_setup.h for the source. See
 * board/cradle/memsetup.S for another PXA250 setup that is
 * much cleaner.
 * See file CREDITS for list of people who contributed to this
 * project.
 * This program is free software; you can redistribute it and/or
 * modify it under the terms of the GNU General Public License as
 * published by the Free Software Foundation; either version 2 of
 * the License, or (at your option) any later version.
 * This program is distributed in the hope that it will be useful,
 * but WITHOUT ANY WARRANTY; without even the implied warranty of
 * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
 * GNU General Public License for more details.
 * You should have received a copy of the GNU General Public License
 * along with this program; if not, write to the Free Software
 * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
 * MA 02111-1307 USA
 */
#include <config.h>
#include <version.h>
#include <asm/arch/pxa-regs.h>
DRAM_SIZE: .long
                        CFG_DRAM_SIZE
/* wait for coprocessor write complete */
    .macro CPWAIT reg
   mrc p15,0,\reg,c2,c0,0
   mov \reg,\reg
   sub pc,pc,#4
    .endm
         Memory setup
.globl memsetup
memsetup:
                r10. lr
    mov
```

```
/* Set up GPIO pins first ----- */
                r0,
                        =GPSR0
ldr
                r1,
                        =CFG_GPSR0_VAL
                r1,
                     [r0]
str
ldr
                r0,
                        =GPSR1
ldr
                r1,
                        =CFG_GPSR1_VAL
                r1,
                     [r0]
str
ldr
                r0,
                        =GPSR2
ldr
                r1,
                        =CFG_GPSR2_VAL
                r1,
                     [r0]
str
                        =GPCR0
                r0,
ldr
                r1,
                        =CFG_GPCR0_VAL
                r1,
                     [r0]
str
                r0,
                        =GPCR1
ldr
ldr
                r1,
                        =CFG_GPCR1_VAL
str
                r1,
                     [r0]
                r0,
                        =GPCR2
ldr
ldr
                r1,
                        =CFG_GPCR2_VAL
                     [r0]
str
                r1,
                r0,
                        =GPDR0
ldr
                        =CFG_GPDR0_VAL
ldr
                r1,
                     [r0]
str
                r1,
                r0,
ldr
                        =GPDR1
ldr
                r1,
                        =CFG_GPDR1_VAL
                r1,
                     [r0]
                r0,
                        =GPDR2
ldr
                r1,
                        =CFG_GPDR2_VAL
ldr
                     [r0]
str
                r1,
                r0,
                        =GAFR0_L
ldr
                r1,
                        =CFG_GAFR0_L_VAL
ldr
                     [r0]
                r1,
str
ldr
                r0,
                        =GAFR0_U
ldr
                r1,
                        =CFG_GAFR0_U_VAL
                     [r0]
                r1,
str
ldr
                r0,
                        =GAFR1_L
                r1,
                        =CFG_GAFR1_L_VAL
ldr
                r1,
                     [r0]
str
ldr
                r0,
                        =GAFR1_U
ldr
                r1,
                        =CFG_GAFR1_U_VAL
```

```
ldr
                       r0.
                              =GAFR2 L
                       r1.
                              =CFG_GAFR2_L_VAL
       ldr
                            [r0]
       str
                       r1.
       ldr
                       r0.
                              =GAFR2_U
       ldr
                       r1,
                              =CFG_GAFR2_U_VAL
                       r1,
                           [r0]
       str
                                      /* enable GPIO pins */
       ldr
               r0,
                       =PSSR
       ldr
                              =CFG_PSSR_VAL
                       r1,
                       r1,
                           [r0]
       /* _____*/
       /* Enable memory interface
       /* The sequence below is based on the recommended init steps
       /* detailed in the Intel PXA250 Operating Systems Developers Guide, */
       /* Chapter 10.
       /* ------*/
       /* Step 1: Wait for at least 200 microsedonds to allow internal
                                                            */
                 clocks to settle. Only necessary after hard reset...
                                                            */
       /*
                 FIXME: can be optimized later
                                                                    */
       /* _____*/
                                      /* reset the OS Timer Count to zero */
       ldr r3, =OSCR
       mov r2, #0
       str r2, [r3]
                                      /* really 0x2E1 is about 200usec,
       1dr r4, =0x300
                                      /* so 0x300 should be plenty
1:
       ldr r2, [r3]
       cmp r4, r2
       bgt 1b
mem_init:
              r1, =MEMC_BASE
                                             /* get memory controller base addr. */
       /* _____*/
       /* Step 2a: Initialize Asynchronous static memory controller
       /* _____*/
       /* MSC registers: timing, bus width, mem type
       /* MSC0: nCS(0.1)
                  =CFG_MSC0_VAL
       ldr
              r2.
                   [r1, #MSC0_OFFSET]
       str
              r2,
```

r1,

str

[r0]

```
ldr
            [r1, #MSC0_OFFSET] /* read back to ensure
                                       /* that data latches
/* MSC1: nCS(2.3)
      r2, =CFG_MSC1_VAL
      r2, [r1, #MSC1_OFFSET]
str
      r2, [r1, #MSC1_OFFSET]
ldr
/* MSC2: nCS(4,5)
                                                                 */
      r2, =CFG_MSC2_VAL
      r2, [r1, #MSC2_OFFSET]
str
      r2, [r1, #MSC2_OFFSET]
/* ______*/
/* Step 2b: Initialize Card Interface
/* _____*/
/* MECR: Memory Expansion Card Register
       r2, =CFG MECR VAL
       r2, [r1, #MECR_OFFSET]
//str
       r2,
               [r1, #MECR_OFFSET]
//ldr
                                                             */
/* MCMEM0: Card Interface slot 0 timing
       r2, =CFG_MCMEM0_VAL
       r2, [r1, #MCMEM0_OFFSET]
//str
//ldr
               [r1, #MCMEM0_OFFSET]
       r2,
/* MCMEM1: Card Interface slot 1 timing
       r2, =CFG_MCMEM1_VAL
       r2, [r1, #MCMEM1_OFFSET]
//str
               [r1, #MCMEM1_OFFSET]
//ldr
       r2,
                                                         */
/* MCATT0: Card Interface Attribute Space Timing, slot 0
       r2, =CFG_MCATT0_VAL
//ldr
//str
       r2, [r1, #MCATT0_OFFSET]
//ldr
       r2,
               [r1, #MCATT0_OFFSET]
/* MCATT1: Card Interface Attribute Space Timing, slot 1
                                                         */
       r2, =CFG_MCATT1_VAL
//ldr
//str
       r2, [r1, #MCATT1_OFFSET]
//ldr
       r2,
               [r1, #MCATT1_OFFSET]
/* MCIO0: Card Interface I/O Space Timing, slot 0
                                                          */
//ldr
       r2, =CFG_MCIO0_VAL
//str
       r2, [r1, #MCIO0_OFFSET]
//ldr
       r2,
               [r1, #MCIO0_OFFSET]
/* MCIO1: Card Interface I/O Space Timing, slot 1
                                                          */
       r2, =CFG_MCIO1_VAL
//ldr
       r2, [r1, #MCIO1_OFFSET]
//str
//ldr
       r2.
              [r1, #MCIO1_OFFSET]
/* ______*/
```

```
/* Step 2c: Write FLYCNFG FIXME: what's that???
                                                          */
/* ______ */
/* Step 2d: Initialize Timing for Sync Memory (SDCLK0)
/* ______*/
/* Before accessing MDREFR we need a valid DRI field, so we set
/* this to power on defaults + DRI field.
//ldr
       r3,
             =CFG_MDREFR_VAL
             =0xFFF
//ldr
       r2,
//and
       r3, r3, r2
              =0x03ca4000
//ldr
       r4,
//orr
       r4,
              r4, r3
              [r1, #MDREFR OFFSET] /* write back MDREFR
//str
       r4,
       r4, [r1, #MDREFR OFFSET]
//ldr
                                                       */
/* Note: preserve the mdrefr value in r4
/* _____*/
/* Step 3: Initialize Synchronous Static Memory (Flash/Peripherals) */
/* _____*/
                                                    */
/* Initialize SXCNFG register. Assert the enable bits
/* Write SXMRS to cause an MRS command to all enabled banks of
/* synchronous static memory. Note that SXLCR need not be written
/* at this time.
/* FIXME: we use async mode for now
      r2, =CFG_SXCNFG_VAL
ldr
      r2, [r1, #SXCNFG_OFFSET]
str
              r2, [r1, #SXCNFG_OFFSET]
ldr
/* _____*/
/* Step 4: Initialize SDRAM
/* Codes for MDREFR are fixed by GIO according to bboot */
/* _____*/
              r3, =CFG_MDREFR_VAL
              r0, =(MDREFR_K0RUN | MDREFR_E0PIN | MDREFR_K0DB2)
ldr
and
              r3, r3, r0
ldr
              r2, [r1, #MDREFR_OFFSET]
ldr
              r0, =(0xFFF | MDREFR_APD | MDREFR_SLFRSH)
and
              r2, r2, r0
orr
              r0, r3, r2
              r3, [r1, #MDREFR_OFFSET]
str
ldr
              r3, [r1, #MDREFR_OFFSET]
```

```
nop
        nop
        nop
        ldr
                         r3, [r1, #MDREFR_OFFSET]
        ldr
                         r0, =CFG MDREFR VAL
                         r0, r0, #(MDREFR_K1RUN | MDREFR_K2RUN | MDREFR_K1DB2 |
        and
MDREFR_K2DB2)
                         r3, r3, r0
        orr
                         r3, [r1, #MDREFR_OFFSET]
        str
        ldr
                         r3, [r1, #MDREFR_OFFSET]
                         r3, r3, #MDREFR SLFRSH
                         r3, [r1, #MDREFR_OFFSET]
        str
        ldr
                         r3, [r1, #MDREFR_OFFSET]
        ldr
                         r0, =CFG MDREFR VAL
                         r0, r0, #MDREFR_E1PIN
        and
        orr
                         r3, r3, r0
                         r3, [r1, #MDREFR_OFFSET]
        str
                         r3, [r1, #MDREFR_OFFSET]
        ldr
                                                                                 */
        /* ------ FIX by GIO -----*/
        /* Step 4d: write MDCNFG with MDCNFG:DEx deasserted (set to 0), to */
                    configure but not enable each SDRAM partition pair.
                         =CFG_MDCNFG_VAL
                 r4,
        ldr
                                  #(MDCNFG_DE0|MDCNFG_DE1)
                 r4,
        bic
                       [r1, #MDCNFG_OFFSET]
        str
                r4,
                                                   /* write back MDCNFG
                                                                                 */
                        [r1, #MDCNFG_OFFSET]
        ldr
                r4,
        /* Step 4e: Wait for the clock to the SDRAMs to stabilize,
                                                                     */
                                                                               */
                    100..200 탎ec.
        ldr r3. =OSCR
                                           /* reset the OS Timer Count to zero */
        mov r2, #0
            str r2, [r3]
                                           /* really 0x2E1 is about 200usec,
        1dr r4, =0x300
                                           /* so 0x300 should be plenty
1:
            ldr r2, [r3]
            cmp r4, r2
            bgt 1b
        /* Step 4f: Trigger a number (usually 8) refresh cycles by
                             attempting non-burst read or write accesses to disabled */
```

```
documented in SDRAM data sheets. The address(es) used
                    for this purpose must not be cacheable.
        ldr
                r3.
                         =CFG_DRAM_BASE
                r2.
        str
                         [r3]
                r2.
                         [r3]
        str
                r2,
                         [r3]
        str
                r2,
        str
                         [r3]
        /* Step 4g: Write MDCNFG with enable bits asserted
                    (MDCNFG:DEx set to 1).
                 r3, [r1, #MDCNFG_OFFSET]
        //ldr
                                  #(MDCNFG_DE0|MDCNFG_DE1)
        //orr
        ldr r3, =CFG_MDCNFG_VAL
               r3, [r1, #MDCNFG_OFFSET]
                                                                              */
        /* Step 4h: Write MDMRS.
                r2, =CFG_MDMRS_VAL
        ldr
               r2, [r1, #MDMRS_OFFSET]
        str
        ldr r2, =CFG_MDREFR_VAL
        str r2, [r1, #MDREFR_OFFSET]
        /* We are finished with Intel's memory controller initialisation
        /* Disable (mask) all interrupts at interrupt controller
                                                                  */
        /* ______*/
initirqs:
                 r1, #0
                                 /* clear int. level register (IRQ, not FIQ) */
        mov
        ldr
                r2, =ICLR
               r1, [r2]
        str
               r2, =ICMR
                                 /* mask all interrupts at the controller
                                                                      */
        ldr
               r1, [r2]
        str
        /* ______*/
        /* Clock initialisation
```

SDRAM, as commonly specified in the power up sequence

```
initclks:
        /* Disable the peripheral clocks, and set the core clock frequency */
        /* (hard-coding at 398.12MHz for now).
        /* Turn Off ALL on-chip peripheral clocks for re-configuration
        /* Note: See label 'ENABLECLKS' for the re-enabling
               r1, =CKEN
        /* FIXED BY GIO for SKKU */
        /* enable memory controller, OS TIMER, FFUART, */
                        r2, =CFG_CKEN_VAL
                 r2, #0
        //mov
               r2, [r1]
        /* FIXED BY GIO for PXA270 */
        /* Every setting for Turbo mode is already done in start.S */
        /* -----*/
        /* default value in case no valid rotary switch setting is found
                r2, =(CCCR_L16|CCCR_LCD|CCCR_N25) /* 520Mhz, Turbo-mode */
        /* ... and write the core clock config register
        //ldr
                r1, =CCCR
        //str
                r2, [r1]
#ifdef RTC
        /* enable the 32Khz oscillator for RTC and PowerManager
                                                                     */
        ldr
               r1, =OSCC
               r2, #OSCC_OON
        mov
               r2, [r1]
        /* NOTE: spin here until OSCC.OOK get set, meaning the PLL
        /* has settled.
60:
        ldr
               r2, [r1]
        ands
               r2, r2, #1
        beq
#endif
        /* _____*/
        /* _____*/
        /* Save SDRAM size */
         r1, =DRAM_SIZE
    ldr
         str
                r8, [r1]
```

/* _____*/

```
/* Interrupt init: Mask all interrupts
                                                                          */
    ldr r0, =ICMR /* enable no sources */
         mov r1, #0
    str r1, [r0]
         /* FIXME */
#define NODEBUG
#ifdef NODEBUG
         /*Disable software and data breakpoints */
                  r0,#0
         mov
                 p15,0,r0,c14,c8,0 /* ibcr0 */
p15,0,r0,c14,c9,0 /* ibcr1 */
p15,0,r0,c14,c4,0 /* dbcon */
         mcr
         mcr
         mcr
         /*Enable all debug functionality */
                  r0,#0x80000000
         mov
                 p14,0,r0,c10,c0,0 /* dcsr */
         mcr
#endif
         /* -----*/
         /* End memsetup
/* -----*/
                                                                                    */
endmemsetup:
    mov
              pc, lr
```

board/skku/skku.c

```
* (C) Copyright 2002
 * Kyle Harris, Nexus Technologies, Inc. kharris@nexus-tech.net
 * (C) Copyright 2002
 * Sysgo Real-Time Solutions, GmbH < www.elinos.com>
 * Marius Groeger <mgroeger@sysgo.de>
 * See file CREDITS for list of people who contributed to this
 * project.
 * This program is free software; you can redistribute it and/or
 * modify it under the terms of the GNU General Public License as
 * published by the Free Software Foundation; either version 2 of
 * the License, or (at your option) any later version.
 * This program is distributed in the hope that it will be useful,
 * but WITHOUT ANY WARRANTY; without even the implied warranty of
 * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
 * GNU General Public License for more details.
 * You should have received a copy of the GNU General Public License
 * along with this program; if not, write to the Free Software
 * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
 * MA 02111-1307 USA
#include <common.h>
/* ______ */
 * Miscelaneous platform dependent initialisations
int board init (void)
         DECLARE GLOBAL DATA PTR;
         /* memory and cpu-speed are setup before relocation */
         /* so we do _nothing_ here */
         /* arch number of Lubbock-Board */
         gd->bd->bi_arch_number = MACH_TYPE_LUBBOCK;
         /* adress of boot parameters */
         /* FIX BY GIO */
         gd->bd->bi boot params = 0xa4000100;
```

```
return 0;
}

int board_late_init(void)
{
    setenv("stdout", "serial");
    setenv("stderr", "serial");
    return 0;
}

int dram_init (void)
{
    DECLARE_GLOBAL_DATA_PTR;

    /* ADD BY GIO */
    /* SKKU board has only one bank */
    gd->bd->bi_dram[0].start = CFG_DRAM_BASE;
    gd->bd->bi_dram[0].size = CFG_DRAM_SIZE;

    return 0;
}
```

board/skku/flash.c

```
* (C) Copyright 2001
 * Kyle Harris, Nexus Technologies, Inc. kharris@nexus-tech.net
 * (C) Copyright 2001
 * Wolfgang Denk, DENX Software Engineering, wd@denx.de.
 * See file CREDITS for list of people who contributed to this
 * project.
 * This program is free software; you can redistribute it and/or
 * modify it under the terms of the GNU General Public License as
 * published by the Free Software Foundation; either version 2 of
 * the License, or (at your option) any later version.
 * This program is distributed in the hope that it will be useful,
 * but WITHOUT ANY WARRANTY; without even the implied warranty of
 * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
 * GNU General Public License for more details.
 * You should have received a copy of the GNU General Public License
 * along with this program; if not, write to the Free Software
 * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
 * MA 02111-1307 USA
 */
#include <common.h>
#include linux/byteorder/swab.h>
flash_info_t flash_info[CFG_MAX_FLASH_BANKS]; /* info for FLASH chips
/* Board support for 1 or 2 flash devices */
#define FLASH PORT WIDTH32
#undef FLASH PORT WIDTH16
#ifdef FLASH PORT WIDTH16
#define FLASH_PORT_WIDTH
                                             ushort
#define FLASH_PORT_WIDTHV
                                             vu short
#define SWAP(x)
                                  swab16(x)
#else
#define FLASH_PORT_WIDTH
                                             ulong
#define FLASH_PORT_WIDTHV
                                             vu_long
#define SWAP(x)
                                  _swab32(x)
#endif
#define FPW
                     FLASH PORT WIDTH
#define FPWV
                FLASH PORT WIDTHV
#define mb() __asm__ _volatile__ ("" : : : "memory")
```

```
* Functions
 */
static ulong flash_get_size (FPW *addr, flash_info_t *info);
static int write data (flash info t *info, ulong dest, FPW data);
static void flash_get_offsets (ulong base, flash_info_t *info);
void inline spin_wheel (void);
 */
unsigned long flash_init (void)
         int i;
         ulong size = 0;
         for (i = 0; i < CFG\_MAX\_FLASH\_BANKS; i++) {
                  switch (i) {
                  case 0:
                            flash_get_size ((FPW *) PHYS_FLASH_1, &flash_info[i]);
                            flash_get_offsets (PHYS_FLASH_1, &flash_info[i]);
                            printf("%s %d\n", __FILE__, __LINE__);
                  case 1:
                            flash_get_size ((FPW *) PHYS_FLASH_2, &flash_info[i]);
                            flash_get_offsets (PHYS_FLASH_2, &flash_info[i]);
                  default:
                            panic ("configured too many flash banks!\n");
                            break;
                  size += flash_info[i].size;
         }
         /* Protect monitor and environment sectors
         flash_protect (FLAG_PROTECT_SET,
                            CFG_FLASH_BASE,
                            CFG_FLASH_BASE + monitor_flash_len - 1,
                            &flash_info[0]);
         flash_protect (FLAG_PROTECT_SET,
                            CFG_ENV_ADDR,
                            CFG_ENV_ADDR + CFG_ENV_SIZE - 1, &flash_info[0]);
         flash_print_info(&flash_info[0]);
         return size;
}
```

```
static void flash_get_offsets (ulong base, flash_info_t *info)
         int i;
         if (info->flash_id == FLASH_UNKNOWN) {
                  printf("flash_get_offsets() failed.. %s %d\n", __FILE__, __LINE__);
         }
         if ((info->flash_id & FLASH_VENDMASK) == FLASH_MAN_INTEL) {
                  for (i = 0; i < info->sector\_count; i++) {
                           info->start[i] = base + (i * PHYS_FLASH_SECT_SIZE);
                           info->protect[i] = 0;
                  }
         }
}
 */
void flash_print_info (flash_info_t *info)
         int i;
         if (info->flash_id == FLASH_UNKNOWN) {
                  printf ("missing or unknown FLASH type\n");
                  return;
         }
         switch (info->flash_id & FLASH_VENDMASK) {
         case FLASH_MAN_INTEL:
                  printf ("INTEL ");
                  break;
         default:
                  printf ("Unknown Vendor ");
                  break;
         }
         switch (info->flash_id & FLASH_TYPEMASK) {
         case FLASH_28F128J3A:
                  printf ("28F128J3A\n");
                  break;
         /* FIX BY GIO */
         case FLASH_28F128K3:
                  printf("28F128K3\n");
                  break;
         default:
                  printf ("Unknown Chip Type\n");
                  break;
         }
```

```
printf (" Size: %ld MB in %d Sectors\n",
                            info->size >> 20, info->sector count);
         printf (" Sector Start Addresses:");
         for (i = 0; i < info->sector count; ++i) {
                  if ((i \% 5) == 0)
                            printf ("\n
                  printf (" %081X%s",
                            info->start[i],
                            info->protect[i] ? " (RO)" : "
                                                             ");
         printf ("\n");
         return;
}
 * The following code cannot be run from FLASH!
static ulong flash_get_size (FPW *addr, flash_info_t *info)
{
         volatile FPW value;
         /* Write auto select command: read Manufacturer ID */
         addr[0x5555] = (FPW) 0x00AA00AA;
         addr[0x2AAA] = (FPW) 0x00550055;
         //addr[0x5555] = (FPW) 0x00900090;
         addr[0] = (FPW) 0x00900090;
         mb ();
         value = addr[0];
         switch (value) {
         case (FPW) INTEL_MANUFACT:
                  info->flash_id = FLASH_MAN_INTEL;
                   printf("info->flash_id = %x\n", info->flash_id);
                   break;
         default:
                  printf("flash_get_size() failed.. %s %d\n", __FILE__, __LINE__);
                  info->flash_id = FLASH_UNKNOWN;
                  info->sector_count = 0;
                  info->size = 0;
                  addr[0] = (FPW) 0x00FF00FF;
                                                        /* restore read mode */
                  return (0);
                                                        /* no or unknown flash */
         }
         mb ();
                                               /* device ID
         value = addr[1];
         switch (value) {
```

```
case (FPW) INTEL ID 28F128J3A:
                   info->flash id += FLASH 28F128J3A;
                   info->sector_count = 128;
                   info->size = 0x02000000;
                  break:
                                                        /* = > 16 \text{ MB}
         /* FIX BY GIO */
         case (FPW) INTEL_ID_28F128K3:
                   printf("28F128K3 detected.. %s %d\n", __FILE__, __LINE__);
                   info->flash_id += FLASH_28F128K3;
                   info->sector_count = CFG_MAX_FLASH_SECT;
                   info->size = CFG FLASH SIZE;
                   printf("id = \%x, sector_count = \%x, size = \%x\n",
                                info->flash id, info->sector count, info->size);
                   break;
         default:
                   info->flash_id = FLASH_UNKNOWN;
                   break;
         }
         if (info->sector_count > CFG_MAX_FLASH_SECT) {
                   printf ("** ERROR: sector count %d > \max (%d) **\n",
                            info->sector_count, CFG_MAX_FLASH_SECT);
                   info->sector_count = CFG_MAX_FLASH_SECT;
         }
         addr[0] = (FPW) 0xFFFFFFFF; /* 0x00FF00FF;*/
                                                                 /* restore read mode */
         printf("flash_get_size() completed.. %s %d\n", __FILE__, __LINE__);
         return (info->size);
}
 */
int flash_erase (flash_info_t *info, int s_first, int s_last)
         int flag, prot, sect;
         ulong type, start, last;
         int rcode = 0;
         if ((s\_first < 0) \parallel (s\_first > s\_last)) {
                  if (info->flash_id == FLASH_UNKNOWN) {
                            printf ("- missing\n");
                   } else {
                            printf ("- no sectors to erase\n");
                  return 1;
         }
```

```
type = (info->flash id & FLASH_VENDMASK);
if ((type != FLASH_MAN_INTEL)) {
         printf ("Can't erase unknown flash type %08lx - aborted\n",
                   info->flash_id);
         return 1:
}
prot = 0;
for (sect = s_first; sect <= s_last; ++sect) {
         if (info->protect[sect]) {
                   prot++;
          }
}
if (prot) {
         printf ("- Warning: %d protected sectors will not be erased!\n",
} else {
         printf ("\n");
start = get\_timer(0);
last = start;
/* Disable interrupts which might cause a timeout here */
flag = disable_interrupts ();
/* Start erase on unprotected sectors */
for (sect = s_first; sect <= s_last; sect++) {
         if (info->protect[sect] == 0) { /* not protected */
                   FPWV *addr = (FPWV *) (info->start[sect]);
                   FPW status;
                   printf ("Erasing sector %2d ... ", sect);
                   /* arm simple, non interrupt dependent timer */
                   reset_timer_masked ();
                   *addr = (FPW) 0x00500050; /* clear status register */
                   *addr = (FPW) 0x00200020; /* erase setup */
                   *addr = (FPW) 0x00D000D0;
                                                          /* erase confirm */
                   while (((status = *addr) & (FPW) 0x00800080) != (FPW) 0x00800080) {
                             if (get_timer_masked () > CFG_FLASH_ERASE_TOUT) {
                                       printf ("Timeout\n");
                                       *addr = (FPW) 0x00B000B0;/* suspend erase
                                       *addr = (FPW) 0x00FF00FF; /* reset to read mode */
                                       rcode = 1;
                                       break:
                             }
                   }
```

```
/* clear status register cmd.
                              *addr = 0x00500050;
                              *addr = 0xFFFFFFF; /* 0x00FF00FF;*//* resest to read mode */
                              printf (" done\n");
                    }
          }
          return rcode;
}
 * Copy memory to flash, returns:
 * 0 - OK
 * 1 - write timeout
 * 2 - Flash not erased
 * 4 - Flash not identified
int write_buff (flash_info_t *info, uchar *src, ulong addr, ulong cnt)
          ulong cp, wp;
          FPW data;
          int count, i, l, rc, port_width;
          if (info->flash_id == FLASH_UNKNOWN) {
                    return 4;
/* get lower word aligned address */
#ifdef FLASH_PORT_WIDTH16
          wp = (addr \& \sim 1);
          port_width = 2;
#else
          wp = (addr \& \sim 3);
          port_width = 4;
#endif
           * handle unaligned start bytes
          if ((1 = addr - wp) != 0) {
                    data = 0;
                    for (i = 0, cp = wp; i < l; ++i, ++cp) {
                              data = (data << 8) | (*(uchar *) cp);
                    for (; i < port_width && cnt > 0; ++i) {
                              data = (data << 8) | *src++;
                              --cnt;
                              ++cp;
                    for (; cnt == 0 \&\& i < port_width; ++i, ++cp) {
                              data = (data << 8) | (*(uchar *) cp);
```

```
}
                    if ((rc = write_data (info, wp, SWAP (data))) != 0) {
                              return (rc);
                    wp += port_width;
          }
           * handle word aligned part
           */
          count = 0;
          while (cnt >= port_width) {
                    data = 0;
                    for (i = 0; i < port_width; ++i) {
                              data = (data << 8) | *src++;
                    if ((rc = write_data (info, wp, SWAP (data))) != 0) {
                              return (rc);
                    wp += port_width;
                    cnt -= port_width;
                    if (count++>0x800) {
                              spin_wheel ();
                              count = 0;
                    }
          }
          if (cnt == 0) {
                    return (0);
          }
           * handle unaligned tail bytes
           */
          data = 0;
          for (i = 0, cp = wp; i < port_width && cnt > 0; ++i, ++cp) {
                    data = (data << 8) \mid *src++;
                    --cnt;
          for (; i < port_width; ++i, ++cp) {
                    data = (data << 8) | (*(uchar *) cp);
          }
          return (write_data (info, wp, SWAP (data)));
}
 * Write a word or halfword to Flash, returns:
 * 0 - OK
 * 1 - write timeout
 * 2 - Flash not erased
```

```
*/
static int write_data (flash_info_t *info, ulong dest, FPW data)
         FPWV *addr = (FPWV *) dest;
         ulong status;
         int flag;
         /* Check if Flash is (sufficiently) erased */
         if ((*addr & data) != data) {
                   printf ("not erased at %08lx (%lx)\n", (ulong) addr, *addr);
                   return (2);
         /* Disable interrupts which might cause a timeout here */
         flag = disable_interrupts ();
         *addr = (FPW) 0x00400040; /* write setup */
         *addr = data;
         /* arm simple, non interrupt dependent timer */
         reset_timer_masked ();
         /* wait while polling the status register */
         while (((status = *addr) & (FPW) 0x00800080) != (FPW) 0x00800080) {
                   if (get_timer_masked () > CFG_FLASH_WRITE_TOUT) {
                             *addr = (FPW) 0x00FF00FF; /* restore read mode */
                             return (1);
                   }
         }
         *addr = (FPW) 0xFFFFFFFF; /* 0x00FF00FF;*//* restore read mode */
         return (0);
}
void inline spin_wheel (void)
         static int p = 0;
         static char w[] = " \ \ ";
         printf ("\010%c", w[p]);
         (++p == 3) ? (p = 0) : 0;
}
```

기타 참고 사항 - 메모

- 부트로더가 플래시에 써지는 시작 주소,끝주소
 - HYBUS:
 - SKKU
- 부트로더가 램으로 복사되는 시작 주소,끝주소
 - HYBUS: 0xa3f00000 (64mb 1mb)
 - SKKU
- 부트 파라미터가 전달되는 주소
 - HYBUS : 0xa0000100 ■ SKKU : 0xa0000100
- 커널이 복사되는 주소
 - HYBUS:
 - SKKU
- PXA27x에서 nCS<0:5>는 다음과 같은 시작 주소값을 가진다.
- nCS0 : 0x00000000
- nCS1: 0x04000000
- nCS2: 0x08000000
- nCS3: 0x0c000000
- nCS4: 0x10000000
- nCS5: 0x14000000
- PCMCIA의 시작 주소
- CS8900의 시작 주소 : 0x04000300 (nCS0으로 설정했을 때)

#define CFI_CHIP_INTEL_28F128K3 #defineCFI_CHIPN_INTEL_28F128K3 0x8802 "28F128K3"

28f128k3는 Intel StrataFlash® Synchronous Memory (K3/K18) 28F640K3, 28F640K18, 28F128K3, 28F128K18, 28F256K3, 28F256K18 (x16) Datasheet 를 참조하면 128Mbit크기이고 128섹터로 이루어 져있으므로 한 섹터는 16Mbyte/128=128kbyte라는 것을 알 수 있다. SKKU보드는 2개의 플래시메모리를 사용하므로 한 섹터의 크기는 256Kbyte가 되고 총 메모리 크기는 32Mbyte가 된다.

linux-2.6.11/arch/arm/mach-pxa/mainstone.c 에 다음과 같이 추가해야 함.(sodiff 패치 참고)

```
+static struct resource cs8900_resources[] = {
+ [0] = {
+ start = PA_CS8900_BASE + 0x300, -> cs8900칩 레지스터 시작 주소
+ end = PA_CS8900_BASE + 0xfffff,
```

```
IORESOURCE_MEM,
                  .flags
         },
static struct map_desc mainstone_io_desc[] __initdata = {
- { MST_FPGA_VIRT, MST_FPGA_PHYS, 0x00100000, MT_DEVICE }, /* CPLD */
                  VA_CS8900_BASE, PA_CS8900_BASE,
                                                                          MT_DEVICE
                                                                                            },
                  MST_FPGA_VIRT,
                                    MST_FPGA_PHYS,
                                                       0x00100000,
                                                                          MT_DEVICE
                                                                                            },
         /* CPLD */
};
start.S에 bl memsetup 이라는 코드가 있다. board/memsetup.S로 점프한다.
start.S는 PXA250과 다른 코드가 없다. 프로세서 속도와 부트로더 시작 주소만 주의할 것.
start.S -> board/memsetup.S ->
```

configs/sodiff.h 에서 memset.S에서 사용되는 다음 변수들을 수정함. (blob-mainstone과 bboot을 참 조해서 값을 가져옴)

CFG_MDREFR_VAL CFG_MSC0_VAL CFG_MSC1_VAL

CFG_MDCNFG_VAL

CFG_MDMRS_VAL

→ 이 값들이 옳은 값인지를 알 수 없슴.

memsetup.S의 228라인에 SXCNFG와 SXMRS의 값을 쓰라고 나왔는데 코드는 없슴. memsetup.S에서 247라인에서 시작하는 init_sdram 코드는 고치기가 어렵다.

FFUART 동작하는 소스를 led test에 추가한다.

- . GPIO<34-41>이 FFUART에 사용되므로 이 GPIO들에 대한 설정 필요
- . CLK_REQ 레지스터 : 클럭의 소스 결정
- . CCRS, CKEN, CLKCFG 설정
- . Turbo mode로 들어가는 방법
- . 메모리 콘트롤러 각 레지스터에 대한 설명
- . GPIO 설정, 메모리 설정에 대한 설명
- . 설정하는 방법, 매뉴얼 읽는 방법