
# TEMA 1: INTRODUCCIÓN

Definición de ordenador/computadors maquina capar de recibir información de entrado, procesarla bajo el control de un programa y generar información atrales de medios de salida, sie intervención humana.



#### PARTES DE LA ARQUITECTURA

ALU : Arithmetic Logic Unit: Porte de la CPU encargada de realizar las operaciones aritméticas y lógicas.

CU = Control Unit: Su función es. buscar las instrucciones del programa en la nemoria principal, interpretarlas y ejecutarlas bajo la FU (Functional Unit), encargada de realizar las calculos y operaciones llanados por las programas

BLS de direcciones. A tracés de este bes, la CPU indica a la nenoria o a los perifericos E/S donde se encuentra la información a leer o escribir.


Bus de datas: Sobre este bus se transmite la información entre los diferentes elementes del compitador.

Bus de control. Contiene lineas encargadas de gestionar la tronsusion de información en el compitador.

Tecnicas para la ejecución de programas en lenguaje maguna: Traducción: Antes de ejecutar el programa LL, hay que traducirlo a las instrucciones en lenguaje LO.

Interpretación: El prograna Ll se enlía como entrada a un prograna LO Manado interprete que se encarga de ejecutarlo sin necesidad de traduarlo a LO.

#### MIVELES DE ABSTRACCIÓN



MIPS 64 = Millones de Instrucciones por Segundo

RISC = Reduced Instruction Set Computing = instrucciones simples y más rendimiento

CISC = Complex Instruction Set Computing = instrucciones complexes y facilidad programación

#### RENDIMIENTO

Metrica: nagnitud de cuantifica in aspecto nedible de un sistema.

Tienpo de respuesta = Tr: Tienpo que invierte el conputador en realizar una taxa.

Productividad = Tareas completadas
Tiempo de referencia

Productividad: 1º tareas completados por unidad tienpo

Fornas de Mejorar el rendimiento de procesador

1º Hay que cambiar — Dos opciones Procesador con mais núcleos 12

- En el priner caso las tareas tardan t/z en ejecutarse, por tanto la produdindad se diplica.
- Al no modificar el sistema iniciali para cada uno de los nucleos, la toreas sigueu teniendo tiempo t, pero la productividad se diplica.

Aceleración = ratio/diferencia que existe entre el rendimiento de un ordenador y otro.

Latercia: tienpo que ta-da el sistena en proporcionar las datos solicitados Ancho de banda: Cantidad de Información por unidad de tiempo

#### LEY DE AMDAHL

(M) Instrucciones de Prograna - Tipo de arquitectura

CPi - Organización internæ + couplejidad

T - Periodo - grecuencia CPU

Benchmark: Programa pensado para
evaluar el rendimiento de un Pos tipos

Carga real: rendimiento real, de reproduciro de reproduciro de reproduciro sintetica: Programas peg, condiciones reales, resul piados dejent

# Arquitectura MIPS64:

Es una arquitectura RISC basado en el modelo de magnina de carga/almacenamiento. Es una extensión de MIPS3C, con la que es totalmente compatible.

MIPS 64 tiene 32 registros desde RO hosta R31 para enteros de 64 bits. taubien hay que tener en cuenta que RO para instrucciones de salto, concretamente para almacenar su direccióno

Adenás exister otros 32 registros de proto flotarte, FPO... FP31

Tipos de datos:

Byte: es un número entero de 8 bits. (23)

Halyword: entero de 16 bits (2 Bytes) (23.2)

Word: entero de 32 bits (4 Bytes) (23.2.2)

Dword: entero de 64 bits (8 bytes) (23.2.2.2)

# Aluacenamiento coe/siu signo

Chando se produce la carga de un valor de menos de 64 bits (Byte, Halfword, Word) se prede realizar con o sie signo.

# Sie signo

Todo el registro se pone a O y després se pone el dato en la parte vás bajo del registro.

5- par ~ 10000 0000 0000/190BDF AS ajade en la parte table 0.

## CON SIGNO

Prince se copia el dato en la porte más baja del registro y después se replica el bit más significativo el los bite más significativos no modificados [FFFF FFFF FFFF 90BD] - TUDICA QUE ES CE 1111 000 111 100... 100 HEXADECIMAL

Accesos a nenoria coe tipos datos Todos los accesos de nás de 1 byte de nenoria deben estar afineados, la posición inicial debe ser nultiplo de 2,4 k 8 dependiendo del tipo de dato.

Ordenación al alnacenar en henoria

Big-endiano Se alnacevar los bytels más significativos en la dirección más pequeño, plas menos significativos en la más granda Little-endiano Se alnacenar los bytels menos significativos en la dirección más pequeña y los más significativos en la más granda.

Cittle 00.01100 A3 160+3=163 WORDS BF9A10A3,

Endiaus 00001110 9A 0

00001111 BF + 176+15=191

Big - 00... 1100 BF A 191

Endiau: 00... 1101 9A

00... 1110 10

100... 111 A3 163

Operandos y nodos de direccionamientos

Operandos elevento cobre el que se aplica una operación. (Variable, dato)

Los operandos

Preden estar en

REGISTROS CPLL = 1º de registros escaso

CÓDIGO INSTRUCCIÓN = Solo ctos, NO aluccenar resultado como valor inmediato.

Exister S nodos de direccionamiento:

\* Invediato: El volor del operando va en el código DOUBLE - Caddi +4, +8, -3 Inuchiata TU a- 18+(-3)

\* Registro: Se incluje el nº de registro dentro del código Mover rd. 15 rd + 15

\* Indexado por El operando está en el valor de una cte en un registro ld r12, 200(r0)

T12+1 200(10) de direccionamiento directo je que 10 sicupe tro = reupre (arga en r12 \* r13 la duord en 200(10)

Ld r12, 0(13)

12(+1) + 0(-3) habla de direccionamiento indirecto, la direccionamiento base. Carga en 18 y 13 la duord en 13

26/10/2022

\* Relativo al PC(Program conter): Sirve para colcular la dirección de salto schando el PC y una cte

Deg -2, -9, -5 condicional cude solo si AMBOS Licejistras solo

\* Pseudo directo: Sirve pare calalar saltos incondicionales 1 1000


29/10/2022

odificación		tipo	R (aritheticas y logicas)	ОР	rs1	rs2	rd mediato finción
Exister 3	tipos	) tipo	I (carga y aluocena unesto)	ОР	rs	rd	innediato
		/	J (salto incondicional)				

- \* Opo Existe en todos, representa el código de operación, identifica la operación realizada por la instrucción.
- \* Funcion: Indica la variante de la operación del caupo op, ejemplo: el op de dadd y deub es O, pero en coódigo de función es diferente, 2Ch y ZEh.
- \* TS/TS1: nº de registro que contiene el primer operando fuente.
- \* 152° 0° de registro que contiene el segundo operando fuenta.
- \* rdo no de registro donde se aluacenará el operando destino.
- \* innediato: Valores innediatas codificados junto con el resto de código.

# Etapas de ejecución de instrucciones

- 1. IF = Instruction Fetch: Se busca el código de instrucción en la nemoria, se lee desde la nemoria de instrucciones el código apentado por el PC (program conter) y se incrementa y posiciones para apentar a la signiente instrucción.
- 2. ID = Instruction Decode: Se decodifica la instrucción y se biscar los registros operandos, se actualiza el PC con la dirección destino de saltos incondicionales
- 3. EX= Execute: Ejecución del código en la ALL
- 40 MEM = MEMory: Las op de carga y descarga cecceder a nevoria, se actualiza el PC de saltos condicional calculado anteriomente
- S. UB = Write Bock: Se escribe en fichero registros.



## RIESGOS DE SEGMENTACIÓN

Estructurales: (vando el harduare no es capaz de ejecutar en paralelo una determinada combinación de instrucciones que requieren del uismo recurso.

Datos: Cando una instrucción referencia en dato (ya sea in regictio o posición de memoria) de una instrucción anterior. Hay diferentes tipos de depencencias de datos:

\*RAW: Aparece cuando una instrucción les in registro previouente escrito por la anterior instrucción. (Read After Write)

sd r3, 120(r0) Do hay deterción ya que en operandos en nenoria ld r5, 120(r0) Solo se accede a nenoria en la etapa MEM de ins de carge y aluacenamientos

030 A OPERANDOS EN REGISTROS

La ID no se completa latopa de decode y lectural hasta el WB

#### ARQUITECTURA DE COMPUTADORES

\*WAR: Sucede cuando antes de la etapa ID de l'ectura sucede ma etapa WB que modifica el volor del registro.

dedd (2) +3, +4

IF ID EX MEH WB

de dadd suediese antes que ID doub habria WAR

WAR = WRITE AFTER READ

\*5, se implementase ejecución frera de orden podrianos encontrar esta tipo de dependencia.

\* WAW: Sucede cuando dos instrucciones quieres escribir y la instrucción actual no piede porque la anterior aún no ha escrito.

dadd [1], -10, -2 IF ID EXA MEM UB
and F1, -3, -4

IF ID EX MEM UB

Si el UB de and se juse a ejector artes que el de dadd nabria WAW

WAW = viden y latencia en instruccionas para que se genere WRITE AFTER WRITE esta dependencia.

## RIESGOS DE CONTROL

Ocurren cuando hay cambios en el glujo de ejecución, talas como llamadas a judiones, excepciones, interrupciones o saltos. Es cuando se intenta tomar una decisión sobre ma condición aún no enalmada

#### PLANIFICAR INSTRUCCIONES

Es una tecnica que implica reordenar las instrucciones de joura que las dependencios de datos no produccas excepciones.

dadd +2, +3, +4

dsub +1, +10, +2

or +12, +11, +14

IF ID ID ID EX MEN UB
IF IF ID EX MEN UB

Dependencies RAW de r2 entre dadd y doub

30/10/2012

Solución: reorganizar las instrucciones six alterar la semantica del

programa.

dadd 12, 13, 14 17, 11, 11, 10 dsub 11,110,12

MEH WB IF ID EX

MEH WB EX

Al caubiar or ye no hay dependencia RAW extre dodd y dscb

WB

## RUTAS DE REEDUICO

Conoriones en el camino de datos para reducir las dependencies de tipo RAW, hay das tipas:

EX - EX MEM - EX

dadd 12, 13, 14 xo+ 16,11, 10 dsub +1,+10,(+2) P17111111 70

EX MEM (WB MEH WB EX ID ID ID IF IB

L(EX) MEM UR MEM

\* Sin retas de reenvio

dadd +2,+3,+4 XOT 16,111, NO ST, 017, 17 dueb 0- 112,111,-14

ID EX MENT WB IF ED EX UB MEM MEY WB EX ID EX MEM WB IF ID

\* Con rites de reenvio, salida nen - entrada ex

## REDOMBRADO DE REGISTROS

Para eliminar las dependencias de dates WAR y WAW existe la posibilidad de renoubrar registros en vez de reciclarlos.

Or1 r5, r0, 1 or 16, 10,3 duct (4) +6,+5 OTI (4) +0,7 Or1 16,10,6

Ori 14 no piede > covertar hasta que terune dul, RAW.

Pero si ori utilieose otro registro no habria dependencio

TIPOS DE REGISTROS

\* Asociado y en uso : su contador > O y estar asociadas a in registro arquitectorico.

\* Asociado y en desusos contador = 0 y asociado a un registro, inicialmente 170-1731,

\* Disposible: contador = O y siu asociar, incialmente son 1132-1163 y 1/32-1/63.

#### CÓDIGO COU RELOMBRADO DE REGISTROS

## EVALUACION AGRESIVA DE SALTOS

Tecnice para reducir la penalización en las saltos condicionales, adolantando la evaluación de los saltos. Cuando hay in salto condicional, las siguentes instrucciones se detienen hasta que la de solto termine la etapa MEMO

Con evaluación agresiva de soltos, tras la etapa ID, las siguentes instrucciones se ejecutarios con solo el ciclo de detención

Drez r8 loop IF ID EXA MEM J WB

XOT r20, r70, r20

IF IF IF IF ID EXA MEM UB

Crondo termina MEM se ejecta IF de Jonne conecta

(EXEMPLO SID EV. AGRESIVA)

3 Deterciones

Drez 18 loop IF ID EXA MEN UB

XOT 10,120,120 IF ID EX MEM UB

(ESEMPLO COD CON L'ACRESIVA)

L'ACRESIVA)

L'ACRESIVA)

L'ACRESIVA

## PREDICCION DE SALTOS

Hay dos predictores

\* Always not takens Sipone que la condicioù de salto no sea comple.

(vando llega a MEM de la inst de solto evalua si se comple

0 no, si no se comple acierta, si no se comple las ins ce

desachor.