Nome: Gustavo Pereira Chaves

Matrícula: 19/0014113

Turma: 03A Data: 26/03/2021

# Relatório do Experimento 6

#### Questão 1:

Documentação:


#### flipflopJK.vhd

```
-- Universidade de Brasília
     -- Laboratório de Sistemas Digitais
     -- Autor : Gustavo Pereira Chaves
     -- Matrícula: 19/0014113
     -- Data : 26/03/2021
     -- Implementação de um flip-flop JK gatilhado na borda de subida do clock.
     -- Circuito: Flip-Flop JK:
10
                          pr Entrada 1
clr Entrada 2
11
12
                         clk Entrada 3
13
                          J Entrada 4
14
                        K Entrada 5
Q Saida
15
16
17
18
19
     -- Package (Pacote)
     --constantes e bibliotecas
20
21
22
     library IEEE;
23
     use IEEE.std_logic_1164.all;
24
     use ieee.numeric std.all;
25
     --Entity (Entidade)
26
27
     --pinos de entrada e saída
28
     entity flipflopJK is
29
30
         port (
31
              pr, clr, clk, J, K :in std logic;
32
              Q : out std logic
33
34
     end flipflopJK;
35
36
     -- Architecture (Arquitetura)
37
     --implementacoes do projeto
38
     architecture flipflopJK_arch of flipflopJK is
39
40
41
     -- Sinal auxiliar para a interconexao
42
     signal JK :std_logic_vector(1 downto θ);
signal Q_buffer :std_logic := 'θ';
43
44
45
46
      -- a definicao inicia por
47
     begin
         JK <= J & K;
48
49
      -- Q = f(pr, clr, clk, J, K)
51
52
          process(pr, clr, clk)
53
              if pr = '1' then
54
              0_buffer <= '1';
elsif clr = '1' then
    0_buffer <= '0';</pre>
55
56
57
              elsif rising edge(clk) then
  if JK = "01" then Q buffer <= '0'; end if;
  if JK = "10" then Q buffer <= '1'; end if;
  if JK = "11" then Q buffer <= not(Q buffer); end if;</pre>
58
59
60
61
               end if;
62
          end process;
63
          Q <= Q buffer;
64
65
     end flipflopJK arch;
      -- a definicao termina por end
```


## tb\_flipflopJK.vhd

```
-- Universidade de Brasília
    -- Laboratório de Sistemas Digitais
    -- Autor : Gustavo Pereira Chaves
    -- Matrícula: 19/0014113
    -- Data : 26/03/2021
    -- Implementação de um flip-flop JK gatilhado na borda de subida do clock.
    -- Testbench para simulação funcional do
11
    -- Circuito: Flip-Flop JK:
                      pr Entrada 1
clr Entrada 2
12
13
                      clk Entrada 3
14
                      J Entrada 4
K Entrada 5
Q Saida
15
16
17
18
19
    -- entity (Entidade)
20
21
    -- tb_flipflopJK uma entidade sem pinos de entrada e saida
22
    entity tb flipflopJK is end;
    -- Package (Pacote)
    -- constantes e bibliotecas
27
   library ieee;
28
29
    use ieee.std_logic_1164.ALL;
30
    use std.textio.all:
31
    use ieee.numeric_std.all;
32
    -- Architecture (Arquitetura)
33
34
    architecture tb flipflopJK arch of tb flipflopJK is
35
36
     -- Declaracao do componente flipflopJK, referente a sua arquitetura descrita no arquivo flipflopJK.vhd
37
38
39
     component flipflopJK is
40
        port (
             pr, clr, clk, J, K :in std_logic;
42
             Q : out std_logic
43
44
      end component:
45
46
     -- Sinais auxiliares para a interconexao ao
     -- processo de estimulo
47
48
      signal s : std logic vector(1 downto θ);
49
      signal clk : std_logic := 'θ';
signal jk :std_logic_vector(1 downto θ);
50
51
52
     -- Instancia do componente flipflopJK e interconexao do componente ao processo de estimulo
53
55
        u1: flipflopJK PORT MAP (pr => s(1), clr => s(0), J => jk(1), K => jk(0), clk => clk, Q => open);
56
57
      -- Implementacao do processo de estimulo
59
     clk <= not clk after 5 ns;
60
      estimulo: process
61
62
        begin
            for i in 0 to 4 loop
63
                s <= std logic vector(to unsigned(i, 2));
64
                 jk <= "00";
65
                 wait for 10 ns;
66
                 jk <= "01";
67
                 wait for 10 ns;
68
69
70
                 wait for 10 ns;
72
             end loop;
             wait;
     -- Fim do processo de estimulo
76
      end process;
     -- Fim da definição da arquitetura
79
88
81 END;
```

## Compilação:



### Simulação do Código:



```
Cursor 1: Em 27,5 ns, pr = 0, clr = 0, clk = 1, J = 1, K = 1, Q = 1; Cursor 2: Em 37,5 ns, pr = 0, clr = 0, clk = 1, J = 1, K = 0, Q = 1; Cursor 3: Em 77,5 ns, pr = 0, clr = 1, clk = 1, J = 1, K = 0, Q = 0; Cursor 4: Em 97,5 ns, pr = 1, clr = 0, clk = 1, J = 0, K = 1, Q = 1; Cursor 5: Em 137,5 ns, pr = 1, clr = 1, clk = 1, J = 0, K = 1, Q = 1; Cursor 6: Em 167,5 ns, pr = 0, clr = 0, clk = 1, J = 0, K = 0, Q = 1; Cursor 7: Em 177,5 ns pr = 0, clr = 0, clk = 1, J = 0, K = 1, Q = 0;
```

#### Questão 2:

#### Documentação:


## reg\_bi.vhd

```
-- Universidade de Brasília
    -- Laboratório de Sistemas Digitais
    -- Autor : Gustavo Pereira Chaves
    -- Matrícula: 19/0014113
    -- Data : 26/03/2021
    -- Implementação de um registrador de deslocamento bidirecional de 4 bits gatilhado pela borda de subida do clock.
8
    q
    -- Circuito: Registrador de desclocamento bidirecional:
10
                       clk Entrada 1
11
12
                        rst
                              Entrada 2
                       load Entrada 3
13
                      dir Entrada 4
14
                              Entrada 5
                              Entrada 6
                       R
                              Entrada 7
                       Q Saida
19
20
    --Package (Pacote)
21
    --constantes e bibliotecas
22
23
    library IEEE:
24
    use IEEE.std logic 1164.all;
25
    use ieee.numeric std.all;
26
27
28
    --Entity (Entidade)
29
    --pinos de entrada e saída
30
     entity reg bi is
33
            clk, rst, load, dir, L, R :in std_logic;
34
             D : in std_logic_vector(3 downto Θ);
35
            Q : out std_logic_vector(3 downto 0)
       );
36
     end reg_bi;
37
38
    --Architecture (Arquitetura)
39
    --implementacoes do projeto
40
41
    architecture reg_bi_arch of reg_bi is
42
43
44
     -- Sinal auxiliar para a interconexao
45
    signal Q buffer :std logic vector(3 downto Θ);
     -- a definicao inicia por
48
     -- Q = f(clk, rst, load, dir, D, L, R)
51
52
         process(clk)
54
             if (rising_edge(clk)) then
55
                 if (rst = '1') then Q_buffer <= "0000";
elsif (load = '1') then Q_buffer <= D;
56
57
                 elsif (dir = '0') then Q_buffer <= std_logic_vector(unsigned(Q_buffer) sll 1); Q_buffer(0) <= L; elsif (dir = '1') then Q_buffer <= std_logic_vector(unsigned(Q_buffer) srl 1); Q_buffer(3) <= R;
58
59
                 end if;
60
             end if;
61
         end process;
62
         Q <= Q buffer;
63
64
     end reg_bi_arch;
     -- a definicao termina por end
```


```
tb_reg_bi.vhd
    -- Universidade de Brasília
    -- Laboratório de Sistemas Digitais
    -- Autor : Gustavo Pereira Chaves
    -- Matrícula: 19/0014113
     -- Data : 26/03/2021
     -- Implementação de um registrador de deslocamento bidirecional de 4 bits gatilhado pela borda de subida do clock.
     -- Testbench para simulação funcional do
11
    -- Circuito: Registrador de desclocamento bidirecional:
                    clk Entrada 1
rst Entrada 2
12
13
                      load Entrada 3
14
15
    . .
                      dir Entrada 4
                            Entrada 5
16
    - -
                      D
                            Entrada 6
    - -
17
                      L
                      R
                           Entrada 7
18
                            Saida
19
                      0
     .. **********************************
20
21
    -- entity (Entidade)
22
23
    -- tb reg bi uma entidade sem pinos de entrada e saida
24
    entity tb_reg_bi is end;
25
26
27
     --Package (Pacote)
28
    --constantes e bibliotecas
29
30
    library ieee;
31
    use ieee.std_logic_1164.ALL;
32
    use std.textio.all;
    use ieee.numeric std.all:
33
34
35
     -- Architecture (Arquitetura)
36
    architecture tb reg bi arch of tb reg bi is
37
38
     -- Declaracao do componente reg_bi, referente a sua arquitetura descrita no arquivo reg_bi.vhd
39
40
41
      component reg bi is
42
        port (
43
            clk, rst, load, dir, L, R :in std_logic;
44
            D : in std_logic_vector(3 downto Θ);
45
            Q : out std_logic_vector(3 downto 0)
46
47
      end component:
48
     -- Sinais auxiliares para a interconexao ao
49
50
     -- processo de estimulo
51
      signal clk : std logic := 'θ':
52
      signal rst, load, dir : std logic;
53
54
      signal LR : std logic vector(1 downto θ);
      signal d : std_logic_vector(3 downto θ);
55
56
     -- Instancia do componente flipflopJK e interconexao do componente ao processo de estimulo
57
58
59
        u\theta: reg bi port map (clk, rst, load, dir, LR(1), LR(θ), D, Q => open);
62
     -- Implementacao do processo de estimulo
63
     clk <= not clk after 5 ns;
64
65
      estimulo: process
66
        begin
            D <= "1010"; rst <= '1'; load <= '1';
67
            wait for 10 ns;
68
            rst <= '0';
69
            wait for 10 ns;
70
71
            dir <= '0'; load <= '0';
72
            for i in 0 to 3 loop
73
               LR <= std logic vector(to unsigned(i, 2));
74
                wait for 10 ns;
75
76
            end loop;
77
            dir <= '1';
78
             for i in 0 to 3 loop
80
               LR <= std_logic_vector(to_unsigned(i, 2));</pre>
                wait for 10 ns;
81
            end loop;
82
83
            rst <= '1':
84
85
            wait;
     -- Fim do processo de estimulo
86
    end process;
87
88
     -- Fim da definição da arquitetura
89
```

90

#### Compilação:



### Simulação do Código:



```
Cursor 1: Em 7,5 ns, clk = 1, rst = 1, load = 1, dir = 0, L = 0, R = 0, D = 1010, Q = 0000; Cursor 2: Em 17,5 ns, clk = 1, rst = 0, load = 1, dir = 0, L = 0, R = 0, D = 1010, Q = 1010; Cursor 3: Em 27,5 ns, clk = 1, rst = 0, load = 0, dir = 0, L = 0, R = 0, D = 1010, Q = 0100; Cursor 4: Em 37,5 ns, clk = 1, rst = 0, load = 0, dir = 0, L = 0, R = 1, D = 1010, Q = 1000; Cursor 5: Em 47,5 ns, clk = 1, rst = 0, load = 0, dir = 0, L = 1, R = 0, D = 1010, Q = 0001; Cursor 6: Em 57,5 ns, clk = 1, rst = 0, load = 0, dir = 0, L = 1, R = 1, D = 1010, Q = 0011; Cursor 7: Em 67,5 ns, clk = 1, rst = 0, load = 0, dir = 1, L = 0, R = 0, D = 1010, Q = 0001; Cursor 8: Em 77,5 ns, clk = 1, rst = 0, load = 0, dir = 1, L = 0, R = 1, D = 1010, Q = 1000; Cursor 9: Em 87,5 ns, clk = 1, rst = 0, load = 0, dir = 1, L = 1, R = 0, D = 1010, Q = 0100; Cursor 10: Em 97,5 ns, clk = 1, rst = 0, load = 0, dir = 1, L = 1, R = 1, D = 1010, Q = 1010; Cursor 11: Em 107,5 ns, clk = 1, rst = 1, load = 0, dir = 1, L = 1, R = 1, D = 1010, Q = 0000;
```