Nome: Gustavo Pereira Chaves

Matrícula: 19/0014113

Turma: 03A Data: 19/03/2021

# Relatório do Experimento 5

#### Questão 1:

Documentação:


#### questao1.vhd

```
-- Universidade de Brasília
    -- Laboratório de Sistemas Digitais
   -- Autor : Gustavo Pereira Chaves
    -- Matrícula: 19/0014113
    -- Data : 19/03/2021
    -- Implementação de um somador de palavras de 4 bits utilizando somadores completos
    -- Circuito: Somador de palavras de 4 bits:
10
11
                     A Entrada 1
12
                     B Entrada 2
                     S Saida
13
    14
    -- Package (Pacote)
16
    --constantes e bibliotecas
19
   library IEEE;
   use IEEE.std_logic_1164.all;
20
21
   use ieee.numeric_std.all;
22
23
    --Entity (Entidade)
    --pinos de entrada e saída
24
25
26
    entity questaol is
27
      port (
                :in std logic vector(3 downto 0);
           Α
28
               :in std logic vector(3 downto 0);
            В
29
           S
               :out std logic vector(4 downto 0)
30
31
        );
    end questaol;
32
33
34
    -- Architecture (Arquitetura)
35
    --implementacoes do projeto
36
37
    architecture rtl of questaol is
38
    -- Declaracao do componente SOMADOR, referente a sua arquitetura descrita no arquivo somador.vhd
39
        component SOMADOR is
40
41
            port (
                     :in std_logic;
:in std_logic;
:in std_logic;
42
               A
                В
43
                Cin
44
                S
                      :out std logic:
45
46
                     :out std logic
                Cout
47
            );
        end component;
48
     - Sinais auxiliares para a interconexao
    signal carry_signal :std_logic_vector(4 downto θ);
54
     -- a definicao inicia por
55
    begin
56
       carry_signal(0) <= '0';</pre>
57
     -- S = f(A, B)
58
       sum: for i in 0 to 3 generate
59
            -- Instancia do componente SOMADOR e interconexao do componente as portas de entrada:
60
           u0: SOMADOR PORT MAP (A(i), B(i), carry_signal(i), S(i), carry_signal(i+1));
61
        end generate;
62
63
        S(4) <= carry signal(4);
64
65
   -- a definicao termina por end
```


#### tb\_questao1.vhd

```
-- Universidade de Brasília
     -- Laboratório de Sistemas Digitais
    -- Autor : Gustavo Pereira Chaves
    -- Matrícula: 19/0014113
4
    -- Data : 19/03/2021
    -- Implementação de um somador de palavras de 4 bits utilizando somadores completos
a
    -- Testbench para simulação funcional do
10
11
    -- Circuito: Somador de palavras de 4 bits:
                     A Entrada 1
B Entrada 2
12
14
                     S Saida
     -- entity (Entidade)
17
    -- tb_questaol uma entidade sem pinos de entrada e saida
18
19
    entity tb_questaol is end;
20
21
    -- Package (Pacote)
22
    --constantes e bibliotecas
23
24
    library ieee;
use ieee.std_logic_1164.ALL;
25
26
27
    use std.textio.all;
28
     use ieee.numeric_std.all;
     -- Architecture (Arquitetura)
     architecture testbench of tb_questaol is
33
     -- Declaracao do componente questaol, referente a sua arquitetura descrita no arquivo questaol.vhd
34
35
     component questaol is
36
        port (
37
                :in std_logic_vector(3 downto 0);
:in std_logic_vector(3 downto 0);
38
            A
39
            В
40
           S :out std_logic_vector(4 downto 0)
       );
41
42
      end component;
43
44
     -- Sinais auxiliares para a interconexao ao
     -- processo de estimulo
      signal s : std_logic_vector(7 downto 0);
48
     -- Instancia do componente questaol e interconexao do componente ao processo de estimulo
50
     begin
51
        ul: questaol PORT MAP (
52
           A => s(3 downto 0),
B => s(7 downto 4),
53
54
            S => open
55
56
57
     -- Implementacao do processo de estimulo
59
      estimulo: process
60
        begin
            for i in 255 downto 0 loop
62
                wait for 5 ns;
63
                 s <= std_logic_vector(to_unsigned(i, 8));
64
             end loop;
65
66
     -- Fim do processo de estimulo
67
68
     end process:
69
70
     -- Fim da definição da arquitetura
73
     END:
```

#### · Compilação:



## Simulação do Código:



```
Cursor 1: Em 7,5 ns, A = 1111, B = 1111, S = 11110; Cursor 2: Em 17,5 ns, A = 1101, B = 1111, S = 11100; Cursor 3: Em 27,5 ns, A = 1011, B = 1111, S = 11010; Cursor 4: Em 37,5 ns, A = 1001, B = 1111, S = 11000; Cursor 5: Em 47,5 ns, A = 0111, B = 1111, S = 10110; Cursor 6: Em 57,5 ns, A = 0101, B = 1111, S = 10100; Cursor 7: Em 67,5 ns, A = 0011, B = 1111, S = 10010; Cursor 8: Em 77,5 ns, A = 0001, B = 1111, S = 10000; Cursor 9: Em 87,5 ns, A = 1111, B = 1110, S = 11101; Cursor 10: Em 97,5 ns, A = 1101, B = 1110, S = 11011;
```

## Questão 2:

## Documentação:


# questao2.vhd

```
-- Universidade de Brasília
   -- Laboratório de Sistemas Digitais
3 -- Autor : Gustavo Pereira Chaves
4 -- Matrícula: 19/0014113
    -- Data : 19/03/2021
   -- Implementação de um somador de palavras de 4 bits utilizando o operador '+'
8
    __ **************************
   -- Circuito: Somador de palavras de 4 bits:
10
11 --
                   A Entrada 1
                    B Entrada 2
12 --
                    S Saida
13
    __ ***********
14
15
16 -- Package (Pacote)
    --constantes e bibliotecas
17
18
19 library IEEE;
20 use IEEE.std_logic_1164.all;
21 use ieee.std_logic_arith.all;
22
23 --Entity (Entidade)
24 --pinos de entrada e saída
25
26
   entity questao2 is
27
        port (
         A :in std logic vector(3 downto θ);
28
29
           B :in std_logic_vector(3 downto θ);
          S :out std_logic_vector(4 downto θ)
30
31
        );
32 end questao2;
33
34 --Architecture (Arquitetura)
35
    --implementacoes do projeto
36
37
    architecture rtl of questao2 is
   -- a definicao inicia por
38
39
   begin
40
41
   -- S = f(A, B)
42
43
      S \leftarrow unsigned('0' \& A) + unsigned('0' \& B);
44
45 end rtl;
   -- a definicao termina por end
```


#### tb\_questao2.vhd

```
-- Universidade de Brasília
    -- Laboratório de Sistemas Digitais
    -- Autor : Gustavo Pereira Chaves
    -- Matrícula: 19/0014113
    -- Data : 19/03/2021
    -- Implementação de um somador de palavras de 4 bits utilizando o operador '+'
    0
    -- Testbench para simulação funcional do
10
11 -- Circuito: Somador de palavras de 4 bits:
                   A Entrada 1
12
                     B Entrada 2
13
                    S Saida
14
     .. **********************************
15
16
    -- entity (Entidade)
17
    -- tb_questao2 uma entidade sem pinos de entrada e saida
18
19
    entity tb_questao2 is end;
20
21
    -- Package (Pacote)
22
    --constantes e bibliotecas
23
24
    library ieee;
25
    use ieee.std logic 1164.ALL;
26
27
    use std.textio.all;
28
    use ieee.numeric std.all;
29
    -- Architecture (Arquitetura)
30
31
    architecture testbench of tb_questao2 is
32
33
    -- Declaracao do componente questao2, referente a sua arquitetura descrita no arquivo questao2.vhd
34
35
36
     component questao2 is
37
        port (
                :in std_logic_vector(3 downto 0);
38
           A
                :in std_logic_vector(3 downto 0);
39
           B
40
               :out std_logic_vector(4 downto 0)
41
     end component;
42
43
44
     -- Sinais auxiliares para a interconexao ao
45
    -- processo de estimulo
46
     signal s : std_logic_vector(7 downto 0);
47
48
49
     -- Instancia do componente questaol e interconexao do componente ao processo de estimulo
50
51
    begin
        ul: questao2 PORT MAP (
52
53
          A \Rightarrow s(3 \text{ downto } \theta),
54
            B => s(7 downto 4),
            S => open
55
56
57
     -- Implementacao do processo de estimulo
58
59
     estimulo: process
60
61
       begin
            for i in 255 downto 0 loop
62
               wait for 5 ns;
63
                s <= std_logic_vector(to_unsigned(i, 8));
64
            end loop;
65
            wait;
     -- Fim do processo de estimulo
67
68
69
     end process:
     -- Fim da definição da arquitetura
71
72
    END:
73
```

### · Compilação:



#### Simulação do Código:



```
Cursor 1: Em 7,5 ns, A = 1111, B = 1111, S = 11110;

Cursor 2: Em 17,5 ns, A = 1101, B = 1111, S = 11100;

Cursor 3: Em 27,5 ns, A = 1011, B = 1111, S = 11010;

Cursor 4: Em 37,5 ns, A = 1001, B = 1111, S = 11000;

Cursor 5: Em 47,5 ns, A = 0111, B = 1111, S = 10110;

Cursor 6: Em 57,5 ns, A = 0101, B = 1111, S = 10100;

Cursor 7: Em 67,5 ns, A = 0011, B = 1111, S = 10010;

Cursor 8: Em 77,5 ns, A = 0001, B = 1111, S = 10000;

Cursor 9: Em 87,5 ns, A = 1111, B = 1110, S = 11101;

Cursor 10: Em 97,5 ns, A = 1101, B = 1110, S = 11011;
```

#### Questão 3:

#### Documentação:


#### tb\_questao3.vhd

```
1 -- Universidade de Brasília
    -- Laboratório de Sistemas Digitais
    -- Autor : Gustavo Pereira Chaves
    -- Matrícula: 19/0014113
    -- Data : 19/03/2021
 7 -- Testbench que compara o dut (questão 1) com o golden module (questão 2)
9
10 -- Testbench para validação do
    -- Circuito: Somador de palavras de 4 bits:
11
                   A Entrada 1
12
                      B Entrada 2
13
                      S Saida
14
     -- Package (Pacote)
    --constantes e bibliotecas
19
20
    library ieee;
    use ieee.std_logic_1164.ALL;
21
22
    use std.textio.all;
23
    use ieee.numeric_std.all;
24
25
    -- Entity (Entidade)
    --pinos de entrada e saída
26
27
    entity tb questao3 is
28
29
         port (
            A :out std_logic_vector(3 downto 0);
B :out std_logic_vector(3 downto 0);
30
31
32
            dut :in std_logic_vector(4 downto 0);
33
            gm :in std_logic_vector(4 downto 0)
34
35
     end tb_questao3;
36
37
    -- Architecture (Arquitetura)
38
    architecture testbench arch of tb questao3 is
39
40
    -- Sinal auxiliar para a interconexao ao
41
42
    -- processo de estimulo
43
44
45
46
     -- Implementacao do processo de estimulo
47
48
49
         begin
50
             report "Iniciando teste ... " severity NOTE;
51
             for i in 0 to 16 loop
                A <= std_logic_vector(to_unsigned(i, 4));
52
                 for j in 0 to 16 loop
                    B <= std_logic_vector(to_unsigned(j, 4));
wait for 500 ns;</pre>
54
55
56
                    assert(dut = gm) report "Teste Falhou" severity ERROR;
57
                 end loop;
58
             end loop;
59
             report "Teste finalizado!" severity NOTE;
60
             wait;
61
     -- Fim do processo de estimulo
62
63
64
65
      -Fim da definição da arquitetura
    END;
```

#### top\_module.vhd

```
-- Universidade de Brasília
     -- Laboratório de Sistemas Digitais
     -- Autor : Gustavo Pereira Chaves
     -- Matrícula: 19/0014113
     -- Data : 19/03/2021
 7 -- TopModule para interconexão de todos os componentes
 Q
    -- TopModule do Circuito: Somador de palavras de 4 bits
10
                     A Entrada 1
11
                      B Entrada 2
12
                      S Saida
13
     14
15
16
    -- entity (Entidade)
     -- top module uma entidade sem pinos de entrada e saida
17
18
19
    entity top_module is end;
    --Package (Pacote)
21
     --constantes e bibliotecas
23
    library ieee;
24
25
    use ieee.std_logic_1164.ALL;
26
    use std.textio.all;
27
    use ieee.numeric_std.all;
28
     -- Architecture (Arquitetura)
29
30
     architecture topmodule arch of top_module is
31
32
     -- Declaracao do componente questaol, referente a sua arquitetura descrita no arquivo questaol.vhd
33
34
35
     component questaol is
36
         port (
37
                :in std_logic_vector(3 downto θ);
38
                :in std_logic_vector(3 downto 0);
39
             S
                :out std_logic_vector(4 downto 0)
40
41
      end component;
42
     -- Declaracao do componente questao2, referente a sua arquitetura descrita no arquivo questao2.vhd
43
44
      component questao2 is
45
46
         port (
            A :in std_logic_vector(3 downto θ);
47
                :in std_logic_vector(3 downto 0);
             В
48
             S :out std logic vector(4 downto 0)
49
50
      end component;
51
52
     -- Declaracao do componente tb_questao3, referente a sua arquitetura descrita no arquivo tb_questao3.vhd
53
      component tb_questao3 is
         port (
           A :out std_logic_vector(3 downto θ);
B :out std_logic_vector(3 downto θ);
58
             dut :in std_logic_vector(4 downto 0);
59
62
       end component;
63
64
     -- Sinais auxiliares para a interconexao ao
65
     -- processo de estimulo
66
67
      signal a, b :std logic vector(3 downto 0);
68
      signal s dut, s gm :std logic vector(4 downto θ);
     -- Instancias dos componentes questaol, questao2 e tb_questao3, e interconexao dos componentes
72
73
        U0: questao1 PORT MAP(a, b, s_dut);
74
        U1: questao2 PORT MAP(a, b, s_gm);
75
76
        U3: tb_questao3 PORT MAP(a, b, s_dut, s_gm);
     -- Fim da definição da arquitetura
78
79
80
     END:
```

## · Compilação:



#### Simulação:

