Nome: Gustavo Pereira Chaves

Matrícula: 19/0014113

Turma: 03A

Data: 26/02/2021

Relatório do Experimento 2

Questão 1:

• Documentação:


somador.vhd

```
-- Universidade de Brasília
    -- Laboratório de Sistemas Digitais
    -- Autor : Gustavo Pereira Chaves
    -- Data : 26/02/2021
    -- Implementação de um Somador Completo com 3 bits de entrada e 2 de saída, descrito por duas funções lógicas:
     -- ********************
   -- Circuito: Somador de 3 entradas:
-- A Entrada 1
10
                     B Entrada 2
11
                    Cin Entrada 3
12
                    S Saida 1
13
    -- Cout Saida2
14
15
16
17
    --Package (Pacote)
    --constantes e bibliotecas
18
19
    library IEEE;
20
    use IEEE.std_logic_1164.all;
21
22
    --Entity (Entidade)
23
24
    --pinos de entrada e saída
25
    entity SOMADOR is port (
26
27
28
           :in std_logic;
29
           :in std_logic;
30
    Cin :in std_logic;
31
           :out std_logic;
32
    Cout
          :out std_logic );
33
     end SOMADOR;
34
35
36
    --Architecture (Arquitetura)i
37
     --implementacoes do projeto
38
    architecture rtl of SOMADOR is
39
40
     -- a definicao inicia por
41
    begin
42
43
    -- S = f(A,B,Cin)
45
    S <= A xor B xor Cin;
46
47
48
     -- Cout = f(A,B,Cin)
49
    Cout <= (A and B) or (A and Cin) or (B and Cin);
50
51
52
    end rtl;
53
54
   -- a definicao termina por end
```

tb_somador.vhd

```
-- Universidade de Brasília
    -- Laboratório de Sistemas Digitais
    -- Autor : Gustavo Pereira Chaves
 3
    -- Data : 26/02/2021
     -- Testbench da Implementação de um Somador Completo com 3 bits de entrada e 2 de saída, descrito por duas funções lógicas
     -- Testbench para a simulacao Funcional do
    -- Circuito: Somador de 3 entradas:
                      A Entrada 1
12
                      B Entrada 2
13
                      Cin Entrada 3
14
                      S Saida 1
                      Cout Saida2
15
16
17
18
     -- entity (Entidade)
     -- testbenchl uma entidade sem pinos de entrada e saida
19
21
     entity testbench1 is end;
22
23
    --Package (Pacote)
24
     --constantes e bibliotecas
25
    library ieee;
26
     use ieee.std logic 1164.ALL;
27
28
    use std.textio.all;
     -- Architecture (Arquitetura)
33
     architecture tb_somador of testbench1 is
     -- Declaracao do componente somador, referente a sua arquitetura descrita no arquivo somador.vhd
35
36
      component SOMADOR is
37
      port(
38
               :in std logic;
39
40
               :in std_logic;
              :in std_logic;
41
        Cin
42
               :out std_logic;
43
        Cout :out std_logic
44
45
     end component;
46
     -- Sinais auxiliares para a interconexao ao
47
     -- processo de estimulo
48
49
         signal a : std_logic;
50
         signal b : std logic;
51
         signal cin : std_logic;
52
53
54
     -- Instancia do componente somador e interconexao do componente ao processo de estimulo
56
     begin
         somador1: SOMADOR PORT MAP (A => a, B => b, Cin => cin, S => open, Cout => open);
57
58
59
     -- Implementacao do processo de estimulo
60
      estimulo: process
61
62
         begin
63
         wait for 5 ns; a <= '0'; b <= '0'; cin <= '0';
64
         wait for 5 ns; cin <= '1';
65
         wait for 5 ns; b <= '1';
66
         wait for 5 ns; cin <= '0';
67
68
         wait for 5 ns; a <= '1';
         wait for 5 ns; cin <= '1';
         wait for 5 ns; b \le 0;
         wait for 5 ns; cin <= '0';
71
72
         wait:
73
74
     -- Fim do processo de estimulo
75
76
      end process;
77
     --Fim da definição da arquitetura
78
79
     END;
80
81
```

· Compilação:



Simulação do Código:



```
Cursor 1: Em 7,552 ns, A = 0, B = 0, Cin = 0, S = 0, Cout = 0; Cursor 2: Em 12,445 ns, A = 0, B = 0, Cin = 1, S = 1, Cout = 0; Cursor 3: Em 17,460 ns, A = 0, B = 1, Cin = 1, S = 0, Cout = 1; Cursor 4: Em 22,253 ns, A = 0, B = 1, Cin = 0; S = 1, Cout = 0; Cursor 5: Em 27,791 ns, A = 1, B = 1, Cin = 0, S = 0, Cout = 1; Cursor 6: Em 32,442 ns, A = 1, B = 1, Cin = 1, S = 1, Cout = 1; Cursor 7: Em 37,457 ns, A = 1, B = 0, Cin = 1, S = 0, Cout = 1; Cursor 8: Em 42,652 ns, A = 1, B = 0, Cin = 0, S = 1, Cout = 0;
```

Questão 2:


Documentação: mux.vhd

```
-- Universidade de Brasília
 1
    -- Laboratório de Sistemas Digitais
    -- Autor : Gustavo Pereira Chaves
    -- Data : 26/02/2021
    -- Implementação de um Multiplexador 4x1 (4 entradas de dados, 1 saída e 1 seletor de 2 bits)
    __ **************************
 8
 9
    -- Circuito: Multiplexador de 2 entradas:
                      D Entrada 1
10
    --
                      S Seletor
11
                      Y Saida
12
13
14
15
     -- Package (Pacote)
     --constantes e bibliotecas
16
17
    library IEEE;
18
19
    use IEEE.std_logic_1164.all;
20
21
     --Entity (Entidade)
22
     --pinos de entrada e saída
23
24
    entity mux is port (
25
    D :in std_logic_vector(3 downto 0);
26
     S :in std_logic_vector(1 downto 0);
27
28
         :out std logic);
    end mux;
29
30
31
32
     --Architecture (Arquitetura)i
    --implementacoes do projeto
33
    architecture rtl of mux is
35
36
    -- a definicao inicia por
37
38
39
    -- Y = f(S, D)
40
41
42
        process (D, S) is
43
        begin
           if S = "00" then
44
45
               Y \ll D(0);
            elsif S = "01" then
46
               Y \le D(1);
47
            elsif S = "10" then
48
               Y \le D(2);
49
            elsif S = "11" then
50
           y <= D(3);
end if;
51
52
53
        end process;
54
55
56
    -- a definicao termina por end
57
58
```


tb mux.vhd

```
-- Universidade de Brasília
1
    -- Laboratório de Sistemas Digitais
2
    -- Autor : Gustavo Pereira Chaves
3
    -- Data : 26/02/2021
4
5
    -- Implementação de um Multiplexador 4x1 (4 entradas de dados, 1 saída e 1 seletor de 2 bits)
6
    __ *************************
8
    -- Testbench para simulação funcional do
    -- Circuito: Multiplexador de 2 entradas:
10
                      D Entrada 1
11
12
                      S Seletor
                       Y Saida
13
    __ ***************************
14
15
16
    -- entity (Entidade)
    -- testbenchmux uma entidade sem pinos de entrada e saida
17
18
    entity testbenchmux is end;
20
    -- Package (Pacote)
21
     --constantes e bibliotecas
22
23
    library ieee;
use ieee.std_logic_1164.ALL;
24
25
    use std.textio.all;
26
27
28
29
    -- Architecture (Arquitetura)
31
    architecture tb_mux of testbenchmux is
32
    -- Declaracao do componente somador, referente a sua arquitetura descrita no arquivo somador.vhd
33
34
     component mux is
35
36
     port(
      D
37
             :in std_logic_vector(3 downto 0);
38
        S
            :in std_logic_vector(1 downto 0);
39
            :out std_logic
40
41
      end component;
42
     -- Sinais auxiliares para a interconexao ao
43
     -- processo de estimulo
44
45
         signal d : std_logic_vector(3 downto 0);
46
         signal s : std_logic_vector(1 downto 0);
47
48
     -- Instancia do componente somador e interconexao do componente ao processo de estimulo
49
50
51
         mux1: mux PORT MAP (D => d, S => s, Y => open);
52
53
54
     -- Implementacao do processo de estimulo
55
      estimulo: process
56
57
        begin
58
         wait for 5 ns; d <= "1010"; s <= "00";
59
        wait for 5 ns; s <= "01";
60
        wait for 5 ns; s <= "10";
61
        wait for 5 ns; s <= "11";
62
        wait for 5 ns; d <= "0101"; s <= "00";
63
        wait for 5 ns; s <= "01";
64
        wait for 5 ns; s <= "10";
65
         wait for 5 ns; s <= "11";
66
67
         wait:
68
     -- Fim do processo de estimulo
69
70
71
      end process;
72
73
     --Fim da definição da arquitetura
74
75
     END;
76
```

· Compilação:



Simulação do Código:



```
Cursor 1: Em 7,706 ns, D = 1010, S = 00, Y = 0; Cursor 2: Em 12,827 ns, D = 1010, S = 01, Y = 1; Cursor 3: Em 17,481 ns, D = 1010, S = 10, Y = 0; Cursor 4: Em 22,589 ns, D = 1010, S = 11, Y = 1; Cursor 5: Em 27,414 ns, D = 0101, S = 00, Y = 1; Cursor 6: Em 32,124 ns, D = 0101, S = 01, Y = 0; Cursor 7: Em 37,346 ns, D = 0101, S = 10, Y = 1; Cursor 8: Em 42,341 ns, D = 0101, S = 11, Y = 0;
```