Nome: Gustavo Pereira Chaves

Matrícula: 19/0014113

Turma: 03A

Data: 05/03/2021

Relatório do Experimento 3

Questão 1:


 Documentação: mux_8x1.vhd

```
1 -- Universidade de Brasília
   -- Laboratório de Sistemas Digitais
 3 -- Autor : Gustavo Pereira Chaves
    -- Matrícula: 19/0014113
    -- Data: 05/03/2021
    -- Implementação de um Multiplexador 8x1 (8 entradas de dados, 1 saída e 1 seletor de 3 bits)
 8
 9
    -- Circuito: Multiplexador de 2 entradas:
10
           D Entrada
                     S Seletor
12
13
                      Y Saida
14
15
   --Package (Pacote)
16
     --constantes e bibliotecas
17
18
19 library IEEE;
20 use IEEE.std_logic_1164.all;
21
    -- Entity (Entidade)
22
   --pinos de entrada e saída
23
24
    entity mux 8x1 is
25
26
        port (
          D :in std_logic_vector(7 downto 0);
27
           S :in std_logic_vector(2 downto 0);
            Y :out std_logic
29
30
        );
   end mux_8x1;
31
32
33
    -- Architecture (Arquitetura)
34
    --implementacoes do projeto
35
36
    architecture mux of mux_8x1 is
37
38
    -- a definicao inicia por
39
   begin
40
41
    -- Y = f(D, S)
42
      Y \leftarrow D(\theta) when (S = "\theta\theta\theta") else
43
            D(1) when (S = "001") else
44
            D(2) when (S = "010") else
45
            D(3) when (S = "011") else
46
            D(4) when (S = "100") else
47
            D(5) when (S = "101") else
48
            D(6) when (S = "110") else
49
            D(7) when (S = "111");
50
51
52
    end mux;
53
   -- a definicao termina por end
```

tb mux 8x1.vhd

```
-- Universidade de Brasília
    -- Laboratório de Sistemas Digitais
    -- Autor : Gustavo Pereira Chaves
    -- Matrícula: 19/0014113
     -- Data : 05/03/2021
    -- Implementação de um Multiplexador 8x1 (8 entradas de dados, 1 saída e 1 seletor de 3 bits)
10
    -- Testbench para simulação funcional do
11
    -- Circuito: Multiplexador de 2 entradas:
                     D Entrada
12
                       S Seletor
13
     -- Y Saida
14
15
16
17
     -- entity (Entidade)
    -- tb_mux_8x1 uma entidade sem pinos de entrada e saida
18
19
20 entity to mux 8x1 is end;
21
    -- Package (Pacote)
22
     --constantes e bibliotecas
23
24
25 library ieee;
26 use ieee.std_logic_1164.ALL;
    use std.textio.all;
27
28
29
     -- Architecture (Arquitetura)
30
31
     architecture testbench of tb_mux_8x1 is
33
     -- Declaracao do componente mux_8x1, referente a sua arquitetura descrita no arquivo mux_8x1.vhd
34
35
     component mux_8x1 is
36
37
         port(
             D :in std_logic_vector(7 downto 0);
S :in std_logic_vector(2 downto 0);
38
            D
39
40
            Y
                 :out std_logic
41
      end component:
42
43
     -- Sinais auxiliares para a interconexao ao
44
     -- processo de estimulo
45
46
      signal d : std_logic_vector(7 downto 0);
signal s : std_logic_vector(2 downto 0);
47
48
49
     -- Instancia do componente mux 8x1 e interconexao do componente ao processo de estimulo
50
51
52
         mux: mux_8x1 PORT MAP (D => d, S => s, Y => open);
53
54
     -- Implementacao do processo de estimulo
55
56
      estimulo: process
        begin
58
         wait for 5 ns; d <= "10110101"; s <= "000"; wait for 5 ns; s <= "001";
60
         wait for 5 ns; s <= "010";
         wait for 5 ns; s <= "011";
63
         wait for 5 ns; s <= "100";
64
         wait for 5 ns; s <= "101";
65
         wait for 5 ns; s <= "110";
66
         wait for 5 ns; s <= "111";
67
         wait:
68
69
     -- Fim do processo de estimulo
70
71
      end process;
72
73
     -- Fim da definição da arquitetura
74
75
    END;
76
```

· Compilação:



• Simulação do Código:



```
Cursor 1: Em 7,5 ns, D = 10110101, S = 000, Y = 1; Cursor 2: Em 12,5 ns, D = 10110101, S = 001, Y = 0; Cursor 3: Em 17,5 ns, D = 10110101, S = 010, Y = 1; Cursor 4: Em 22,5 ns, D = 10110101, S = 011, Y = 0; Cursor 5: Em 27,5 ns, D = 10110101, S = 100, Y = 1; Cursor 6: Em 32,5 ns, D = 10110101, S = 101, Y = 1; Cursor 7: Em 37,5 ns, D = 10110101, S = 110, Y = 0; Cursor 8: Em 42,5 ns, D = 10110101, S = 111, Y = 1;
```

Questão 2:

• Documentação:


decod 4x16.vhd

```
-- Universidade de Brasília
     -- Laboratório de Sistemas Digitais
     -- Autor : Gustavo Pereira Chaves
     -- Matrícula: 19/0014113
     -- Data : 05/03/2021
     -- Implementação de um Decodificador de 4 para 16 bits (1 vetor de 4 bits de entrada e 1 vetor de 16 bits de saida)
     -- Circuito: Decodificador de 1 entrada:
10
11
12
                        Y Saida
13
14
     --Package (Pacote)
15
     --constantes e bibliotecas
17
18
     library IEEE;
19
     use IEEE.std_logic_1164.all;
20
21
     --Entity (Entidade)
22
     --pinos de entrada e saída
23
24
     entity decod_4x16 is
25
         port (
26
           Α
                  :in std_logic_vector(3 downto 0);
27
              Υ
                  :out std_logic_vector(15 downto 0)
28
29
     end decod_4x16;
30
31
32
     --Architecture (Arquitetura)
33
     --implementacoes do projeto
34
     architecture decod of decod_4x16 is
35
36
     -- a definicao inicia por
37
38
     begin
39
40
     -- Y = f(A)
         with A select
41
             Y <= "00000000000000001" when "0000",
42
                    43
44
                    "00000000000001000" when "0011",
45
                    "0000000000010000" when "0100"
46
                    "0000000000100000" when "0101",
"0000000001000000" when "0110",
47
48
                    "00000000100000000" when "0111",
49
                    "00000001000000000" when "1000",
50
                    "0000001000000000" when "1001",
"0000010000000000" when "1010",
51
52
                    "00001000000000000" when "1011",
53
54
                    "00010000000000000" when "1100",
                    "00100000000000000 when "1101",
"01000000000000000 when "1110",
55
56
                    "10000000000000000" when "1111",
57
58
                    "000000000000000000" when others;
59
     end decod:
60
     -- a definicao termina por end
```


tb decod 4x16.vhd

```
-- Universidade de Brasília
1
    -- Laboratório de Sistemas Digitais
    -- Autor : Gustavo Pereira Chaves
3
    -- Matrícula: 19/0014113
    -- Data : 05/03/2021
    -- Implementação de um Decodificador de 4 para 16 bits (1 vetor de 4 bits de entrada e 1 vetor de 16 bits de saida)
    __ *******************************
    -- Testbench para simulação funcional do
11
    -- Circuito: Decodificador de 1 entrada:
                    A Entrada
12
    -- Y Saida
13
15
    -- entity (Entidade)
    -- tb_decod_4x16 uma entidade sem pinos de entrada e saida
17
18
    entity to decod 4x16 is end:
19
20
    -- Package (Pacote)
21
22
    --constantes e bibliotecas
23
24
    library ieee;
    use ieee.std_logic_1164.ALL;
25
    use std.textio.all;
27
    use ieee.numeric_std.all;
30
    -- Architecture (Arquitetura)
    architecture testbench of tb decod 4x16 is
33
    -- Declaração do componente decod 4x16, referente a sua arquitetura descrita no arquivo decod 4x16.vhd
34
35
    component decod 4x16 is
36
37
       port(
               :in std logic vector(3 downto 0);
38
               :out std_logic_vector(15 downto 0)
39
48
     end component;
41
42
43
    -- Sinais auxiliares para a interconexao ao
     -- processo de estimulo
45
46
     signal a : std_logic_vector(3 downto 0);
47
48
    -- Instancia do componente decod_4x16 e interconexao do componente ao processo de estimulo
49
50
        uut: decod_4x16 PORT MAP (A => a, Y => open);
51
52
     -- Implementacao do processo de estimulo
53
54
    estimulo: process
55
56
       begin
57
       for i in 0 to 15 loop
58
        wait for 5 ns;
59
            a <= std_logic_vector(to_unsigned(i, 4));
60
       end loop;
61
62
     -- Fim do processo de estimulo
64
66
     end process;
68
    --Fim da definição da arquitetura
79 END:
```

· Compilação:



Simulação do Código:



```
Cursor 1: Em 7,5 ns, A = 0000, Y = 00000000000000001;

Cursor 2: Em 17,5 ns, A = 0010, Y = 000000000000000000;

Cursor 3: Em 27,5 ns, A = 0100, Y = 0000000000000000;

Cursor 4: Em 37,5 ns, A = 0110, Y = 0000000010000000;

Cursor 5: Em 47,5 ns, A = 1000, Y = 00000001000000000;

Cursor 6: Em 57,4 ns, A = 1010, Y = 0000100000000000;

Cursor 7: Em 67,5 ns, A = 1100, Y = 0001000000000000;

Cursor 8: Em 77,5 ns, A = 1110, Y = 010000000000000000;
```