Nome: Gustavo Pereira Chaves

Matrícula: 19/0014113

Turma: 03A

Data: 12/03/2021

Relatório do Experimento 4

Questão 1:

Documentação: questao1.vhd

```
1 -- Universidade de Brasília
 2 -- Laboratório de Sistemas Digitais
    -- Autor : Gustavo Pereira Chaves
    -- Matrícula: 19/0014113
    -- Data: 12/03/2021
    -- Implementação das funções booleanas X = A'.B'.C' + A.B'.C' + A.B e Y = A'.B'+ A'.B.C' + A.B.C utilizando
   -- 2 multiplexadores como component
    __ *************************
10
11 -- Circuito: 2 funções booleanas de 3 entradas:
                     A Entrada 1
12 --
                      B Entrada 2
13
                     C Entrada 3
14
15
                     X Saida 1
                      Y Saida 2
16
17
    -- Package (Pacote)
19
    --constantes e bibliotecas
20
21
22 library IEEE;
23
    use IEEE.std_logic_1164.all;
    use ieee.numeric_std.all;
24
    -- Entity (Entidade)
26
    --pinos de entrada e saída
27
28
29
   entity questaol is
30
        port (
               :in std logic;
31
            B :in std_logic;
32
           C :in std_logic;
X :out std_logic;
33
34
35
               :out std logic
        );
36
37
    end questaol;
38
39
    -- Architecture (Arquitetura)
40
41
    --implementacoes do projeto
    architecture rtl of questaol is
43
44
    -- Declaracao do componente mux, referente a sua arquitetura descrita no arquivo mux.vhd
45
        component mux is
            port (
47
                    :in std_logic_vector(3 downto 0);
48
                D
                   :in std_logic_vector(1 downto 0);
                    :out std_logic
50
51
            );
        end component;
52
```


```
53
    -- Sinais auxiliares para a interconexao
54
55 signal d1_signal :std_logic_vector(3 downto θ);
    signal d2_signal :std_logic_vector(3 downto 0);
    signal s_signal :std_logic_vector(1 downto 0);
57
58
    -- a definicao inicia por
59
    begin
    -- Instancias do componente mux e interconexao do componente as portas de entrada:
61
    -- X = f(A, B, C)
63
        ul: mux PORT MAP (dl signal, s signal, X);
64
65
66
         d1_signal(0) <= '0';</pre>
         d1_signal(1) <= C;
67
        d1_signal(2) <= not C;
68
        d1_signal(3) <= '1';
69
        s_signal(1) <= A;
70
71
         s_{signal(0)} \le B;
72
    -- Y = f(A, B, C)
73
        u2: mux PORT MAP (d2_signal, s_signal, Y);
74
75
        d2_signal(0) <= '1';</pre>
76
77
         d2_signal(1) <= not C;
         d2_signal(2) <= '0';</pre>
78
         d2_{signal(3)} \leftarrow C;
79
80
    end rtl;
81
82 -- a definicao termina por end
```

tb_questao1.vhd


```
1 -- Universidade de Brasília
2 -- Laboratório de Sistemas Digitais
    -- Autor : Gustavo Pereira Chaves
    -- Matrícula: 19/0014113
    -- Data : 12/03/2021
5
    -- Implementação das funções booleanas X = A'.B'.C'+ A.B'.C' + A.B e Y = A'.B'+ A'.B.C' + A.B.C utilizando
7
   -- 2 multiplexadores como component
10
   -- Testbench para simulação funcional do
    -- Circuito: 2 funções booleanas de 3 entrada:
12
                      A Entrada 1
13
                     B Entrada 2
14
    - -
                     C Entrada 3
15
                      X Saida 1
                      Y Saida 2
17
18
    -- entity (Entidade)
20
    -- tb_questaol uma entidade sem pinos de entrada e saida
21
22
    entity tb_questaol is end;
23
24
25
    -- Package (Pacote)
    --constantes e bibliotecas
26
27
28 library ieee;
29
    use ieee.std_logic_1164.ALL;
    use std.textio.all;
30
31 use ieee.numeric_std.all;
33
    -- Architecture (Arquitetura)
35
    architecture testbench of tb questaol is
36
37
    -- Declaracao do componente questaol, referente a sua arquitetura descrita no arquivo questaol.vhd
38
     component questaol is
39
        port (
               :in std_logic;
            Α
41
42
            В
                :in std_logic;
               :in std logic;
43
44
            X
               :out std_logic;
45
                :out std logic
46
        );
47
     end component;
48
    -- Sinais auxiliares para a interconexao ao
49
    -- processo de estimulo
51
      signal s : std_logic_vector(2 downto 0);
52
53
```

```
54
    -- Instancia do componente questaol e interconexao do componente ao processo de estimulo
55
56
     begin
         ul: questaol PORT MAP (
57
58
             A => s(2),
             B => s(1),
59
            C \Rightarrow s(\theta),
60
             X => open,
61
62
             Y => open
63
         ):
     -- Implementacao do processo de estimulo
65
66
      estimulo: process
67
68
         begin
             for i in 0 to 7 loop
69
70
                 wait for 5 ns;
                 s <= std_logic_vector(to_unsigned(i, 3));</pre>
71
             end loop;
72
73
             wait:
74
     -- Fim do processo de estimulo
75
76
      end process;
77
     -- Fim da definição da arquitetura
78
79
     END;
80
```

Compilação:



• Simulação do Código:



```
Cursor 1: Em 7,5 ns, A = 0, B = 0, C = 0, X = 0, Y = 1; Cursor 2: Em 12,5 ns, A = 0, B = 0, C = 1, X = 0, Y = 1; Cursor 3: Em 17,5 ns, A = 0, B = 1, C = 0, X = 0, Y = 1; Cursor 4: Em 22,5 ns, A = 0, B = 1, C = 1, X = 1, Y = 0; Cursor 5: Em 27,5 ns, A = 1, B = 0, C = 0, X = 1, Y = 0; Cursor 6: Em 32,5 ns, A = 1, B = 0, C = 1, X = 0, Y = 0; Cursor 7: Em 37,5 ns, A = 1, B = 1, C = 0, X = 1, Y = 0; Cursor 8: Em 42,5 ns, Y = 1, Y = 1;
```

Questão 2:

Documentação:

questao2.vhd

```
-- Universidade de Brasília
    -- Laboratório de Sistemas Digitais
    -- Autor : Gustavo Pereira Chaves
   -- Matrícula: 19/0014113
    -- Data : 12/03/2021
   -- Implementação das função booleana: S = F.G + A.B.C.D.E'.F'.G + A'.B'.C'.D'.E'.F'.G + A.B'.C.E.F.G' +
                                          A'.B.C.D.E'.F.G' + A.B.C.D.E.F'.G' + A.B'.C'.D.E.F'.G',
8
9
    -- utilizando um decodificador de 4 para 16 bits e um multiplexador de 8 bits de entrada.
10
    __ ***************************
   -- Circuito: 1 função booleana de 7 entradas:
12
13
                    B Entrada 2
14
                     C Entrada 3
15 --
   --
16
                     D Entrada 4
                     E Entrada 5
17
18 --
                    F Entrada 6
                     G Entrada 7
19
20
                     S Saida
   __ ***********************
21
22
23
    -- Package (Pacote)
   --constantes e bibliotecas
24
26 library IEEE;
    use IEEE.std_logic_1164.all;
27
28 use ieee.numeric_std.all;
29
   --Entity (Entidade)
--pinos de entrada e saída
30
31
32
33 entity questao2 is
34
          A, B, C, D, E, F, G :in std_logic;
35
            S :out std_logic
37
        );
   end questao2;
38
39
40
    -- Architecture (Arquitetura)
    --implementacoes do projeto
42
43
44
    architecture rtl of questao2 is
45
    -- Declaracao do componente mux_8x1, referente a sua arquitetura descrita no arquivo mux_8x1.vhd
46
47
        component mux_8x1 is
            port (
48
              D :in std_logic_vector(7 downto 0);
49
50
               S :in std logic vector(2 downto θ);
51
                  :out std_logic
52
            );
53
        end component;
54
```


```
55
     -- Declaracao do componente decod_4x16, referente a sua arquitetura descrita no arquivo decod_4x16.vhd
          component decod 4x16 is
56
57
              port (
                       :in std logic vector(3 downto 0);
58
                       :out std logic vector(15 downto 0)
59
60
              );
61
          end component;
62
63
     -- Sinais auxiliares para a interconexao
    signal y_signal : std_logic_vector(15 downto 0);
64
     signal d_signal : std_logic_vector(7 downto 0);
66
67
     -- a definicao inicia por
    begin
68
     --S = f(A,B,C,D,E,F,G)
69
70
71
     -- Instancia do componente decod 4x16 e interconexao do componente as portas de entrada:
         u0: decod_4x16 PORT MAP (
72
73
              A(3) \Rightarrow A,
              A(2) => B,
74
              A(1) => C,
75
76
              A(0) \Rightarrow D,
77
              Y => y signal
78
          );
79
80
      -- Instancia do componente mux_8x1 e interconexao do componente as portas de entrada:
         ul: mux_8x1 PORT MAP (
81
              D => d_signal,
82
              S(2) => E,
83
84
              S(1) => F,
              S(0) \Rightarrow G
85
              Y => S
86
87
          );
88
         d_signal(0) <= '0';</pre>
89
         d_{signal(1)} \le y_{signal(0)} \text{ or } y_{signal(15)};
90
         d_signal(2) <= y_signal(7);
d_signal(3) <= '1';</pre>
91
92
         d_signal(4) <= y_signal(9) or y_signal(15);</pre>
93
94
         d_signal(5) <= '0';
          d_signal(6) <= y_signal(10) or y_signal(11);</pre>
95
         d_signal(7) <= '1';
96
97
    end rtl;
98
    -- a definicao termina por end
```

tb_questao2.vhd


```
-- Universidade de Brasília
    -- Laboratório de Sistemas Digitais
    -- Autor : Gustavo Pereira Chaves
   -- Matrícula: 19/0014113
    -- Data: 12/03/2021
    -- Implementação das função booleana: S = F.G + A.B.C.D.E'.F'.G + A'.B'.C'.D'.E'.F'.G + A.B'.C.E.F.G' +
                                            A'.B.C.D.E'.F.G' + A.B.C.D.E.F'.G' + A.B'.C'.D.E.F'.G',
 8
    -- utilizando um decodificador de 4 para 16 bits e um multiplexador de 8 bits de entrada.
 9
10
11
   -- Testbench para simulação funcional do
    -- Circuito: 1 função booleana de 7 entradas:
13
                      A Entrada 1
                     B Entrada 2
15
    - -
                     C Entrada 3
                      D Entrada 4
17
    - -
   --
                     E Entrada 5
18
                     F Entrada 6
19
   --
                     G Entrada 7
                     S Saida
21
22
23
   entity tb_questao2 is end;
24
25
    -- Package (Pacote)
26
    --constantes e bibliotecas
27
    library ieee;
29
30
    use ieee.std logic 1164.ALL;
    use std.textio.all;
31
    use ieee.numeric std.all;
32
33
    -- Architecture (Arquitetura)
34
35
   architecture testbench of tb questao2 is
36
    -- Declaracao do componente questao2, referente a sua arquitetura descrita no arquivo questao2.vhd
38
39
     component questao2 is
40
41
        A, B, C, D, E, F, G :in std_logic;
42
       S :out std_logic
43
44
        );
    end component;
45
46
     -- Sinais auxiliares para a interconexao ao
    -- processo de estimulo
48
50
     signal s : std_logic_vector(6 downto 0);
51
52
```

```
-- Instancia do componente questaol e interconexao do componente ao processo de estimulo
54
55
         ul: questao2 PORT MAP (
56
57
             A => s(6),
             B => s(5),
58
59
             C => s(4),
            D => s(3),
60
             E => s(2),
61
             F => s(1),
62
63
             G \Rightarrow s(\theta),
             S => open
64
65
         ):
66
     -- Implementacao do processo de estimulo
67
68
     estimulo: process
69
70
         begin
             for i in θ to 127 loop
71
                 wait for 5 ns;
                 s <= std_logic_vector(to_unsigned(i, 7));</pre>
73
74
             end loop;
             wait:
75
76
     -- Fim do processo de estimulo
77
78
      end process;
79
80
     --Fim da definição da arquitetura
81
82 END;
```

• Compilação:



• Simulação do Código:



```
Cursor 1: Em 7,5 ns, A = 0, B = 0, C = 0, D = 0, E = 0, F = 0, G = 0, S = 0; Cursor 2: Em 132,5 ns, A = 0, B = 0, C = 1, D = 1, E = 0, F = 0, G = 1, S = 0; Cursor 3: Em 256,5 ns, A = 0, B = 1, C = 1, D = 0, E = 0, F = 1, G = 0, S = 0; Cursor 4: Em 327,5 ns, A = 1, B = 0, C = 1, D = 1, E = 0, F = 0, G = 1, S = 0; Cursor 5: Em 387,5 ns, A = 1, B = 0, C = 0, D = 1, E = 1, F = 0, G = 0, S = 1; Cursor 6: Em 477,5 ns, A = 1, B = 0, C = 1, D = 1, E = 1, F = 1, G = 0, S = 0; Cursor 7: Em 607,5 ns, A = 1, B = 1, C = 1, D = 1, E = 0, F = 0, G = 0, S = 0; Cursor 8: Em 77,5 ns, A = 1, B = 1, C = 1, D = 1, E = 1, F = 1, G = 1, S = 1;
```