Nome: Gustavo Pereira Chaves

Matrícula: 19/0014113

Turma: 03A Data: 23/04/2021

Relatório do Experimento 8

Questão 1:

Documentação:

contador10.vhd

```
-- Universidade de Brasília
    -- Laboratório de Sistemas Digitais
    -- Autor : Gustavo Pereira Chaves
   -- Matrícula: 19/0014113
    -- Data : 23/04/2021
5
    -- Implementação de um contador modulo 10, com reset e load sincronos
    -- Circuito: Contador modulo 100 com saida BCD
10
11
                     clk
                                    Entrada 1
                                    Entrada 2
                     reset
12
                    enable
                                   Entrada 3 (ativo baixo)
13
                                   Entrada 3 (ativo baixo)
                    rci
14
    --
15
                     load
                                    Entrada 4
                                   Entrada 5
                   D
16
                                    Saida 1
17
                                   Saida 2 (ativo baixo)
18
                    rco
19
20
   --Package (Pacote)
21
22
   --constantes e bibliotecas
23
24
   library IEEE;
use IEEE.std_logic_1164.all;
26  use ieee.numeric_std.all;
27
28
    --Entity (Entidade)
   --pinos de entrada e saída
29
30
31 entity contador10 is
      port (
32
           clk, reset, enable, rci, load :in std_logic;
33
           D : in std logic vector(3 downto 0);
34
            Q : out std_logic_vector(3 downto θ);
35
36
            rco : out std_logic
       );
37
   end contador10;
38
39
    --Architecture (Arquitetura)
40
41
    --implementacoes do projeto
42
43
    architecture contador10 arch of contador10 is
44
45
    -- Definição de tipo state que indica os estados possiveis
       type state is (ST0, ST1, ST2, ST3, ST4, ST5, ST6, ST7, ST8, ST9);
46
47
48
    -- Sinais auxiliares para armazenar estado atual e mudanças de estado
        signal current_state, next_state, load_state :state;
49
50
```

```
-- a definicao inicia por
 53
 54
55
                  with D select
                       56
57
 58
59
 60
61
 62
63
 64
  65
 66
 67
                Processo síncrono da maquina de estados
 68
                 sync_process: process(clk)
  69
70
                        if rising_edge(clk) then
                         current_state <= next_state;
end if;</pre>
  71
72
                  end process;
  73
74
75
76
77
             - Processo combinacional da maquina de estados
                  comb_process: process (current_state, reset, enable, rci, load, load_state)
                  begin
  78
79
                         case current_state is
                               e current_state is
when ST0 =>
    0 <= "0000";
    rco <= '1';
    if (reset = '1') then next_state <= ST0;
    elsif (load = '1') then next_state <= load_state;
    elsif ((enable = '0') or (rci = '0')) then next_state <= ST1;
    else next_state <= ST0;
end ift_state</pre>
 80
81
 82
83
 84
  85
 86
                                        end if:
                                when ST1 =>
    0 <= "0001";
    rco <= '1';
    if (reset = '1') then next_state <= ST0;
    elsif (load = '1') then next_state <= load_state;
    elsif ((enable = '0') or (rc1 = '0')) then next_state <= ST2;
    else next_state <= ST1;
    end if:
 88
  89
  90
  91
92
 93
94
 95
96
97
                                        end if;
                                98
99
100
101
102
103
104
                                        end if:
                                when ST3 =>
    0 <= "0011";
    rco <= '1';
    if (reset = '1') then next_state <= ST0;
    elsif (load = '1') then next_state <= load_state;
    elsif ((enable = '0') or (rci = '0')) then next_state <= ST4;
    else next_state <= ST3;
    end if:
106
108
109
110
111
112
113
                                        end if;
114
115
                                 when ST4 =>
Q <= "0100";
                                       q <= 0300 ,
rco <= '1';
if (reset = '1') then next_state <= STO;
elsif (load = '1') then next_state <= load_state;
elsif ((enable = '0') or (rci = '0')) then next_state <= ST5;
else next_state <= ST4;</pre>
117
119
120
121
122
                                        end if;
123
```

```
when ST5 =>
    0 <= "0101";
    rco <= '1';
    if (reset = '1') then next_state <= ST0;
    elsif (load = '1') then next_state <= load_state;
    elsif ((enable = '0') or (rci = '0')) then next_state <= ST6;
    else next_state <= ST5;
    end if;
124
125
126
127
128
129
130
131
132
133
134
                                                  when ST6 =>
Q <= "0110";
                                                            rco <= '1';
if (reset = '1') then next_state <= STO;
elsif (load = '1') then next_state <= load_state;
elsif ((enable = '0') or (rci = '0')) then next_state <= ST7;
else next_state <= ST6;</pre>
135
136
137
138
139
                                                             end if;
141
142
143
                                                   when ST7 =>
Q <= "0111";
                                                           Q <= 'Uiii ;
rco <= '1';
if (reset = '1') then next_state <= STO;
elsif (load = '1') then next_state <= load_state;
elsif ((enable = '0') or (rci = '0')) then next_state <= STB;
else next_state <= ST7;</pre>
144
145
146
147
148
                                                             end if;
150
                                                  when ST8 =>
    0 <= "1000";
    rco <= '1';
    if (reset = '1') then next_state <= ST0;
    elsif (load = '1') then next_state <= load_state;
    elsif ((enable = '0') or (rci = '0')) then next_state <= ST9;
    else next_state <= ST8;
    end if;
151
152
153
154
155
156
157
 158
159
                                                  when ST9 =>
    0 <= "1001";
    rco <= '0';
    if (reset = '1') then next_state <= ST0;
    elsif (load = '1') then next_state <= load_state;
    elsif ((enable = '0') or (rci = '0')) then next_state <= ST0;
    else next_state <= ST9;
    end if;
160
161
163
164
165
166
167
168
169
170
                                                   when others =>
Q <= "0000";
                                                            rco <= '1';
if (reset = '1') then next_state <= STO;
elsif (load = '1') then next_state <= load_state;
elsif ((enable = '0') or (rci = '0')) then next_state <= STI;
else next_state <= STO;
end if;</pre>
171
172
173
174
175
176
177
178
179
180
                            end process;
                 end contador10_arch;
-- a definicao termina por end
181
```


questao1.vhd

```
-- Universidade de Brasília
      -- Laboratório de Sistemas Digitais
-- Autor : Gustavo Pereira Chaves
      -- Matrícula: 19/0014113
-- Data : 23/04/2021
      -- Implementação de um contador modulo 100 com saida BCD, com reset e load sincronos
      -- utilizando 2 contadores de modulo 10
      -- Circuito: Contador modulo 100 com saida BCD
-- clk Entrada 1
12
                                             Entrada 2
Entrada 3 (ativo baixo)
                               reset
enable
13
14
       - load Entrada 4
- dezload Entrada 5
- uniload Entrada 6
- cont_dezena Saida 1
- cont_unidade Saida 2
15
16
17
18
19
                                                              ***********
      --Package (Pacote)
--constantes e bibliotecas
23
25
      use IEEE.std_logic_1164.all;
use ieee.numeric_std.all;
27
      --Entity (Entidade)
       --pinos de entrada e saída
30
      entity contador100 is
32
          port (
    clk, reset, enable, load: in std_logic;
34
                 dezload, uniload :in std_logic_vector(3 downto 0);
cont_dezena, cont_unidade: out std_logic_vector(3 downto 0)
35
36
      );
end contador100;
37
      -- Architecture (Arquitetura)
41
      --implementacoes do projeto
      architecture contador100_arch of contador100 is
43
44
         - Declaracao do componente contador10, referente a sua arquitetura descrita no arquivo contador10.vhd
45
                 clk, reset, enable, rci, load :in std_logic;
D : in std_logic_vector(3 downto 0);
Q : out std_logic_vector(3 downto 0);
rco : out std_logic
46
            component contador10 is
48
50
52
53
54
      -- Sinal auxiliares para a interconexao ao -- processo de estimulo
56
57
58
59
      signal signal_rco: std_logic;
60
61
       -- Instancias do componente contador10 e interconexao dos componentes:
            unidade: contador10 PORT MAP (clk, reset, enable, enable, load, uniload, cont_unidade, signal_rco); dezena: contador10 PORT MAP (clk, reset, signal_rco, signal_rco, load, dezload, cont_dezena, open);
63
      -- a definicao termina por end
```


tb_questao1.vhd

```
-- Universidade de Brasília
     -- Laboratório de Sistemas Digitais
-- Autor : Gustavo Pereira Chaves
-- Matrícula: 19/0014113
      -- Data : 16/04/2021
     -- Implementação de um contador modulo 100 com saida BCD, com reset e load sincronos
-- utilizando 2 contadores de modulo 10
     .. .....
10
     -- Testbench para simulação funcional do
-- Circuito: Contador modulo 100 com saida BCD
12
                         clk
13
                                             Entrada 1
                           reset
                                             Entrada 3 (ativo baixo)
15
                           enable
                           load
                                             Entrada 4
                          dezload
                                             Entrada 5
                           uniload
                                             Entrada 6
     -- cont_dezena Saida 1
-- cont_unidade Saida 2
21
     -- entity (Entidade)
-- tb questaol uma entidade sem pinos de entrada e saida
24
26 entity tb_questaol is end;
     -- Package (Pacote)
28
      --constantes e bibliotecas
     library ieee;
use ieee.std_logic_1164.ALL;
use std.textio.all;
31
32
33
     use ieee.numeric_std.all;
35
      -- Architecture (Arquitetura)
37
      architecture tb_questaol_arch of tb_questaol is
39
      -- Declaração do componente contador100, referente a sua arquitetura descrita no arquivo questaol.vhd
41
42
      component contador100 is
          port (
    clk, reset, enable, load: in std_logic;
43
44
              dezload, uniload :in std_logic_vector(3 downto 0);
cont_dezena, cont_unidade: out std_logic_vector(3 downto 0)
46
47
48
       end component;
49
      -- Sinais auxiliares para a interconexao ao
50
51
      -- processo de estimulo
53
54
          signal clk :std logic := '0';
          signal reset, enable, load :std_logic;
signal dezload, uniload :std_logic_vector(3 downto 0);
55
      -- Instancia do componente contador100 e interconexao do componente ao processo de estimulo
57
58
59
          u0: contador100 PORT MAP (clk, reset, enable, load, dezload, uniload, open, open);
      -- Implementação do clock
62
      clk <= not clk after 5 ms;
64
        -- Implementacao do processo de estimulo
66
       estimulo: process
67
          begin
              ln
load <= '1'; dezload <= "0010"; uniload <= "1000";
wait for 10 ms;
68
              enable <= '0'; load <= '0';
71
72
              wait for 130 ms;
73
74
75
              reset <= '0';
wait for 20 ms;
79
               enable <= '1';
              wait for 10 ms;
enable <= '0';
80
82
               wait:
      -- Fim do processo de estimulo
84
          end process:
       -Fim da definição da arquitetura
      END;
```

· Compilação:



• Simulação do Código:



Questão 2:

Documentação:

questao2.vhd

```
-- Universidade de Brasília
     -- Laboratório de Sistemas Digitais
     -- Autor : Gustavo Pereira Chaves
    -- Matricula: 19/0014113
    -- Data : 23/04/2021
    -- Implementação do sistema de temporizacao do controle de semaforos indicando
-- que já se passaram 5 segundos (T5), 6 segundos (T6), 20 segundos (T20), 60 segundos (T60)
 8
-- Circuito: Temporizador do semaforo
11
12
                       clk
                         reset
13
                        T5
14
                                          Saida 1
                         T6
                                          Saida 2
                        T20
                                          Saida 3
                        T60
                                          Saida 4
                        cont_dezena
                                          Saida 5
19
                        cont unidade
                                          Saida 6
20
21
     --Package (Pacote)
22
     --constantes e bibliotecas
23
24
25 library IEEE:
    use IEEE.std logic 1164.all;
26
    use ieee.numeric_std.all;
27
28
29
     -- Entity (Entidade)
     --pinos de entrada e saída
30
     entity questao2 is
33
34
             clk, reset : in std_logic;
             cont_dezena, cont_unidade :out std_logic_vector(3 downto 0);
T5, T6, T20, T60: out std_logic
35
36
37
        ):
38 end questao2;
39
     -- Architecture (Arquitetura)
40
     --implementacoes do projeto
41
42
     architecture questao2 arch of questao2 is
43
     -- Declaracao do componente contador100, referente a sua arquitetura descrita no arquivo questaol.vhd
44
45
46
          component contador100 is
             port (
                 clk, reset, enable, load: in std_logic;
48
                  dezload, uniload :in std_logic_vector(3 downto 0);
50
                  cont dezena, cont unidade: out std logic vector(3 downto 0)
51
52
          end component;
54
      -- Declaracao do componente timeflags, referente a sua arquitetura descrita no arquivo timeflags.vhd
55
          component timeflags is
56
57
             port(
                  cont_dezena, cont_unidade :in std_logic_vector(3 downto 0);
T5, T6, T20, T60 :out std logic
58
59
              );
60
          end component;
61
62
63
     -- Sinais auxiliares para a interconexao ao
64
    -- processo de estimulo
65
66
     signal s_dezena, s_unidade: std_logic_vector(3 downto 0);
67
68
69
     -- Instancias do componente contador100 e timeflags e interconexao dos componentes:
| u0: contador100 PORT MAP (clk, reset, '0', '0', "0000", "0000", s_dezena, s_unidade);
70
71
         ul: timeflags PORT MAP (s dezena, s unidade, T5, T6, T20, T60);
72
73
          cont_dezena <= s_dezena;
         cont unidade <= s unidade;
75
77
     end questao2_arch;
     -- a definicao termina por end
79
80
81
```

timeflags.vhd

```
    1 -- Universidade de Brasilia
    2 -- Laboratório de Sistemas Digitais

 3 -- Autor : Gustavo Pereira Chaves
 4 -- Matrícula: 19/0014113
    -- Data : 23/04/2021
 7 -- Implementação do sistema que verifica se já se passaram 5 segundos (T5), 6 segundos (T6), 20 segundos (T20), 60 segundos (T60)
    -- Circuito: Verificador de tempo
                                         Entrada 1
11
                      cont dezena
12
                         cont unidade
                                          Entrada 2
13
                         T5
                                          Saida 1
                         T6
                                          Saida 2
14
                         T20
                                          Saida 3
15
     -- T60 Saida 4
17
18
     -- Package (Pacote)
19
     --constantes e bibliotecas
20
21
22
23
     use IEEE.std_logic_1164.all;
24
     use ieee.numeric_std.all;
25
     -- Entity (Entidade)
26
     --pinos de entrada e saída
27
29
     entity timeflags is
30
         port(
            cont_dezena, cont_unidade :in std_logic_vector(3 downto 0);
T5, T6, T20, T60 :out std_logic
31
32
33
     end timeflags;
35
36
     --Architecture (Arquitetura)
     --implementacoes do projeto
37
38
     architecture timeflags arch of timeflags is
39
41
     -- Sinais auxiliares para a interconexao ao
42
     -- processo de estimulo
43
44
     signal contador: std logic vector(7 downto 0);
45
47
48
         contador <= cont_dezena & cont_unidade;</pre>
49
         T5 <= '1' when contador >= x"05" else '0';
T6 <= '1' when contador >= x"06" else '0';
T20 <= '1' when contador >= x"20" else '0';
T60 <= '1' when contador >= x"60" else '0';
50
51
53
54
     end timeflags_arch;
-- a definicao termina por end
55
```


tb_questao2.vhd

```
-- Universidade de Brasília
    -- Laboratório de Sistemas Digitais
    -- Autor : Gustavo Pereira Chaves
    -- Matrícula: 19/0014113
    -- Data : 16/04/2021
    -- Implementação do sistema de temporizacao do controle de semaforos indicando
    -- que já se passaram 5 segundos (T5), 6 segundos (T6), 20 segundos (T20), 60 segundos (T60)
    10
     -- Testbench para simulação funcional do
    -- Circuito: Temporizador do semaforo
13
                     clk
                                     Entrada 1
                      reset
                                     Entrada 2
                     T5
15
                                     Saida 1
16
    ...
                     T6
                                     Saida 2
17
                     T28
                                     Saida 3
18
                     T60
                                     Saida 4
                     cont dezena
                                     Saida 5
19
                                    Saida 6
                      cont unidade
20
     21
22
    -- entity (Entidade)
23
    -- tb_questao2 uma entidade sem pinos de entrada e saida
    entity tb questao2 is end;
    --Package (Pacote)
29
    --constantes e bibliotecas
30
31
    library ieee;
32
    use ieee.std logic 1164.ALL;
33
    use std.textio.all:
34
    use ieee.numeric_std.all;
35
    -- Architecture (Arquitetura)
36
37
    architecture tb questao2 arch of tb questao2 is
38
39
40
     -- Declaracao do componente questao2, referente a sua arquitetura descrita no arquivo questao2.vhd
41
42
         component questao2 is
43
            port (
44
                clk, reset : in std_logic;
45
                cont_dezena, cont_unidade :out std_logic_vector(3 downto θ);
                T5, T6, T20, T60: out std logic
47
48
         end component;
49
50
     -- Sinais auxiliares para a interconexao ao
51
     -- processo de estimulo
52
        signal clk :std logic := '1':
53
        signal reset :std logic;
54
        signal cont_dezena, cont_unidade :std_logic_vector(3 downto \theta);
55
56
     -- Instancia do componente contador100 e interconexao do componente ao processo de estimulo
57
58
59
        uθ: questao2 PORT MAP (clk, reset, cont_dezena, cont_unidade, open, open, open, open);
60
61


    Implementação do clock


63
    clk <= not clk after 5 ms;
65
     -- Implementacao do processo de estimulo
66
     estimulo: process
67
        begin
68
           reset <= 'θ';
            wait for 115 ms;
69
            reset <= '1';
70
           wait for 10 ms;
71
           reset <= '0';
72
73
           wait;
     -- Fim do processo de estimulo
74
75
      end process;
76
77
     -Fim da definição da arquitetura
    END;
78
79
80
81
```

· Compilação:



• Simulação do Código:





Questão 3:

Documentação:

questao3.vhd

```
-- Universidade de Brasília
      -- Laboratório de Sistemas Digitais
     -- Autor : Gustavo Pereira Chaves
-- Matrícula: 19/0014113
-- Data : 23/04/2021
      -- Implementação de um semáforo utilizando uma máquina de estados de Mealy
      10
      -- Circuito: Semáforo utilizando máquina de estados de MEaly:
                          clk Entrada 1
ligadesliga Entrada 2
                          clk
12
13
                          sensorA
sensorB
                                            Entrada 3
14
15
                                            Entrada 4
      -- sensors Entrada 4
-- cont_dezena Entrada 5
-- cont_unidade Entrada 6
-- semaforoA Saida 1
-- semaforoB Saida 2
16
      -- Package (Pacote)
      -- constantes e bibliotecas
23
24
      use IEEE.std logic 1164.all;
25
26
     use ieee.numeric_std.all;
27
      -- Entity (Entidade)
      --pinos de entrada e saída
29
      entity questao3 is
31
              clk, ligadesliga, sensorA, sensorB: in std_logic;
cont_dezena, cont_unidade: out std_logic_vector(3 downto 0);
semaforoA, semaforoB : out std_logic_vector(2 downto 0)
33
34
      end questao3;
38
      -- Architecture (Arquitetura)
40
      --implementacoes do projeto
41
      architecture questao3_arch of questao3 is
42
          Declaracao do componente MaqEstados, referente a sua arquitetura descrita no arquivo magestados.vhd
45
46
           component MagEstados is
                    clk, ligadesliga, sensorA, sensorB, T5, T6, T20, T60 :in std_logic;
semaforoA, semaforoB :out std_logic_vector(2 downto 0);
resetcounter :out std_logic
47
49
           end component;
51
       -- Declaracao do componente questao2, referente a sua arquitetura descrita no arquivo questao2.vhd
53
55
           component questao2 is
56
57
              clk, reset : in std_logic;
cont_dezena, cont_unidade :out std_logic_vector(3 downto 0);
T5, T6, T20, T60: out std_logic
58
60
62
      -- Sinal auxiliares para a interconexao ao -- processo de estimulo
65
      signal T5, T6, T20, T60, resetcounter: std_logic;
67
       -- Instancias dos componentes e interconexao dos mesmos:
69
           u0: MagEstados PORT MAP (clk, ligadesliga, sensorA, sensorB, T5, T6, T20, T60, semaforoA, semaforoB, resetcounter);
u1: questao2 PORT MAP (clk, resetcounter, cont_dezena, cont_unidade, T5, T6, T20, T60);
      end questao3 arch;
73
      -- a definicao termina por end
```

magestados.vhd

```
-- Universidade de Brasília
       -- Laboratório de Sistemas Digitais
-- Autor : Gustavo Pereira Chaves
       -- Matrícula: 19/0014113
-- Data : 23/04/2021
       -- Implementação da máquina de estados que será utlizada no semáforo
      10
11
       -- Circuito: Máquina de Estados de Mealy do Semáforo:
                           ligadesliga Entrada 2
 12
                           sensorA
                           sensorB
 14
                                            Entrada 4
                          T5
T6
                                            Entrada 5
Entrada 6
                           T20
                                            Entrada 7
                          semaforoA Saida 1
  19
                           semaforoB Saida 2
resetcounter Saida 3
  20
 21
 23
       -- Package (Pacote)
       --constantes e bibliotecas
 25
       library IEEE;
 27
       use IEEE.std_logic_1164.all;
use ieee.numeric_std.all;
 29
 31
       -- Entity (Entidade)
 32
        --pinos de entrada e saída
        entity MagEstados is
 34
            ort (
    clk, ligadesliga, sensorA, sensorB, T5, T6, T20, T60 :in std_logic;
    semaforoA, semaforoB :out std_logic_vector(2 downto 0);
    resetcounter :out std_logic
  37
 38
  39
       );
end MaqEstados;
 40
 41
       -- Architecture (Arquitetura)
 43
       --implementacoes do projeto
       architecture MagEstados arch of MagEstados is
 45
          Definição de tipo state que indica os estados possiveis type state is (vermelhoA, verdeA, trocaA, vermelhoB, verdeB, trocaB, desligado_vermelho, desligado_amarelo);
 47
        -- Sinais auxiliares para armazenar o estado atual e o próxima estado respectivamente
 49
            signal current_state :state := vermelhoA;
signal next_state :state;
 51
 52
         - a definicao inicia por
 54
       begin
        -- Processo síncrono da maguina de estados
 56
            sync_process: process (clk, ligadesliga)
 58
                 if rising_edge(clk) or rising_edge(ligadesliga) or falling_edge(ligadesliga) then
 59
60
                     current_state <= next_state;
resetcounter <= '0';</pre>
 61
            end process;
 63
 65
          Processo combinacional da maquina de estados
            comb_process: process (current_state, T5, T6, T20, T60, ligadesliga)
 67
                 case current_state is
 69
                     when vermelhoA =>
                          if ligadesliga = '0' then
 70
71
                               next_state <= desligado_vermelho;
 72
73
                               resetcounter <= '1';
                           else
                               semaforoA <= "100"; semaforoB <= "100";
 74
75
                               if T5 = '1' then
next_state <= verdeA;
resetcounter <= '1';
 76
77
 78
79
                                    next_state <= current_state;
                               end if;
 88
                           end if:
 82
 83
                      when verdeA =>
                          if ligadesliga = '0' then
 84
                               next_state <= desligado_vermelho;
                               resetcounter <= '1';
 87
                               semaforoA <= "001"; semaforoB <= "100"; if T60 = '1' then
 89
                               resetCounter <= 'l';
elsif T20 = 'l' then
if sensorA = 'l' then next_state <= current_state;
elsif sensorB = 'l' then
next_state <= trocaA;
 91
 93
 94
95
 96
                                         resetcounter <= '1';
                                    end if;
                               else
                                    next_state <= current_state;
                                end if;
100
                           end if;
```

```
102
                              when trocaA =>
if ligadesliga = '0' then
103
104
                                           next_state <= desligado_vermelho;
resetcounter <= '1';</pre>
105
106
                                           semaforoA <= "110"; semaforoB <= "100";
108
                                           if T6 = '1' then
  next_state <= vermelhoB;</pre>
109
110
                                    next_state <= current_state;
end if;
end if;</pre>
111
112
113
114
115
116
                              when vermelhoB =>
if ligadesliga = '0' then
  next_state <= desligado_vermelho;
  resetcounter <= '1';</pre>
117
118
119
120
121
122
123
                                     semaforoA <= "100"; semaforoB <= "100";
                                    if T5 = '1' then
next_state <= verdeB;
resetcounter <= '1';
124
125
126
                                     else
127
                                     next_state <= current_state;
end if;</pre>
128
                               end if;
130
                              when verdeB =>
if ligadesliga = '0' then
  next_state <= desligado_vermelho;
  resetcounter <= '1';</pre>
131
132
133
134
135
                              else
                                    esemaforoA <= "100"; semaforoB <= "001";
if T60 = '1' then
next_state <= trocaB;
136
137
                                    resetCounter <= '1';


elsif T20 = '1' then
    if sensorB = '1' then next_state <= current_state;
    elsif sensorA = '1' then
        next_state <= trocaB;
        resetcounter <= '1';
139
140
141
142
143
144
                                           end if;
145
                                     else
146
                                     next_state <= current_state;
end if;</pre>
147
148
149
                               end if;
150
151
                               when trocaB =>
                              when trocab =>
if ligadesliga = '0' then
  next_state <= desligado_vermelho;
  resetcounter <= '1';</pre>
152
153
154
                              else
155
156
                                     semaforoA <= "100"; semaforoB <= "110";
                                    if T6 = '1' then
  next_state <= vermelhoA;</pre>
157
158
159
                                           resetcounter <= '1';
                                    next_state <= current_state;
end if;</pre>
161
162
163
                              end if;
164
165
                              when desligado_vermelho =>
                                    166
167
168
169
170
171
172
                                     else
                                           next_state <= desligado_amarelo;
resetcounter <= '1';</pre>
                                     end if;
173
174
                              when desligado_amarelo =>
    semaforoA <= "010";    semaforoB <= "010";
    if ligadesliga = '0' then
        next_state <= vermelhoA;
        resetcounter <= '1';
        resetcounter <= '1';</pre>
175
176
177
178
179
180
                                          next_state <= desligado_vermelho;
resetcounter <= '1';</pre>
181
182
183
                                     end if:
184
                        end case;
185
                 end process:
186
         end MaqEstados_arch;
-- a definicao termina por end
187
188
189
190
```

tb_questao3.vhd

89

```
-- Universidade de Brasília
     -- Laboratório de Sistemas Digitais
     -- Autor : Gustavo Pereira Chaves
    -- Matrícula: 19/0014113
    -- Data : 23/04/2021
     -- Implementação de um semáforo utilizando uma máquina de estados de Mealy
 8
     -- Testbench para simulação funcional do
10
    -- Circuito: Semáforo utilizando máquina de estados de MEaly:
11
                    clk
                                  Entrada 1
12
                     ligadesliga
                                  Entrada 2
13
                    sensorA
                                   Entrada 3
14
                    sensorB
                                   Entrada 4
                    cont_dezena Entrada 5
16
                    cont_unidade Entrada 6
                     semaforoA
                                   Saida 1
18
19
                     semaforoB
                                   Saida 2
20
21
22
     -- entity (Entidade)
23
     -- tb_questao2 uma entidade sem pinos de entrada e saida
24
     entity tb questao3 is end;
25
26
    --Package (Pacote)
27
     --constantes e bibliotecas
28
29
     library ieee:
30
     use ieee.std logic 1164.ALL;
31
     use std.textio.all;
32
     use ieee.numeric_std.all;
33
35
     -- Architecture (Arquitetura)
36
37
     architecture tb_questao3_arch of tb_questao3 is
38
     -- Declaracao do componente questao3, referente a sua arquitetura descrita no arquivo questao3.vhd
39
40
41
         component questao3 is
42
         port (
             clk, ligadesliga, sensorA, sensorB: in std_logic;
43
             cont dezena, cont unidade: out std logic vector(3 downto θ);
44
             semaforoA, semaforoB : out std logic vector(2 downto \theta)
45
46
47
         end component;
48
     -- Sinais auxiliares para a interconexao ao
49
50
     -- processo de estimulo
51
         signal clk :std_logic := '1';
52
         signal ligadesliga, sensorA, sensorB :std_logic;
54
55
     -- Instancia do componente contador100 e interconexao do componente ao processo de estimulo
56
57
     begin
58
        uθ: questao3 PORT MAP (clk, ligadesliga, sensorA, sensorB, open, open, open, open);
59
     -- Implementação do clock
60
     clk <= not clk after 0.5 sec;
61
62
63
      -- Implementacao do processo de estimulo
64
      estimulo: process
65
            ligadesliga <= '1';
sensorA <= '1'; sensorB <= '1';</pre>
66
67
            wait for 30 sec;
68
69
            ligadesliga <= '0':
70
            wait for 10 sec;
71
72
            ligadesliga <= '1';
73
            sensorB <= '0';
74
75
            wait for 30 sec;
76
            sensorA <= '0';
            wait for 60 sec;
78
80
            wait;
81
     -- Fim do processo de estimulo
82
        end process;
83
84
     --Fim da definição da arquitetura
85
     END;
86
87
88
```

Compilação:



Simulação do Código:

