PCS-3225 Sistemas Digitais II

20 de março de 2024 - v2

Somador de Ponto Flutuante IEEE 754

Aula 6 - Exercício

Bruno Albertini, Edson Gomi e Ricardo Lera

Considere os seguintes módulos ROM e RAM (disponíveis também no edisciplinas):

ROM de 8 palavras:

```
1
    module rom_8(
 2
      input [2:0] addr,
 3
      input OE,
 4
      output reg [31:0] out
 5
 6
      reg [31:0] data[7:0];
 7
      initial
 8
      begin
        data[0] = 32'h0986ab68;
9
        data[1] = 32'h10385ba9;
10
        data[2] = 32'b0;
11
        data[3] = 32'b0;
12
13
        data[4] = 32'b0;
        data[5] = 32'b0;
14
15
        data[6] = 32'b0;
        data[7] = 32'b0;
16
17
      end
      always @(addr, OE)
18
19
        if (OE==1'b1)
20
           out=data[addr];
21
         else
22
           out = 32 'bz;
23
    endmodule
```

RAM de 4 palavras:

```
module ram_4(
2
      input [31:0] in,
3
      input [1:0] addr,
      input RW, OE,
4
      output reg [31:0] out
6
      reg [31:0] data[3:0];
7
      always @(in, addr, RW, OE)
9
      begin
        if (RW==1'b0 & OE==1'b1)
10
11
          out=data[addr];
12
13
          out=32'bz;
        if (RW==1'b1)
14
15
          data[addr]=in;
16
17
    endmodule
```

Escreva no bloco Initial do módulo rom_8 a representação em ponto flutuante dos valores listados na tabela abaixo para os endereços 0x2 a 0x7.

Utilizando o módulo adder disponível no edisciplinas, projete o módulo fpa para ler os endereços da ROM dois a dois, somá-los, e salvar o resultado no respectivo enderço da RAM indicado na tabela.

Defina o módulo a ser projetado como sendo:

```
module fpa(ram_addr, ram_out, done);
```

OBS: Note que a entrada ram_addr não pode ser usada diretamente pelo módulo para acessar a RAM, uma vez que inputs em Verilog não possuem registradores. Esta entrada existe para que o juiz possa acessar a RAM após o processo de soma e escrita for completo. Portanto, defina um wire para multiplexar a entrada do addr:

```
assign ram_addr_mux = (ram_RW ? addr_counter : ram_addr);
```

addr	ROM valores	RAM addr
0x0	fornecido	0x0
0x1	fornecido	ONO
0x2	1	0x1
0x3	0.01_2	ONI
0x4	3 ₁₀	0x2
0x5	10 ₁₀	OAL
0x6	0.3125_{10}	0x3
0x7	0.875_{10}	OAO