

## UNIVERSIDADE FEDERAL DO ABC BACHARELADO EM CIÊNCIA DA COMPUTAÇÃO

## IMPLEMENTAÇÃO DE UMA CALCULADORA EM FPGA

GUSTAVO HENRIQUE BARRIONUEVO (11017011) NILTON GOMES MARTINS JUNIOR (11029213)

Orientador: Prof. Dr. Rodrigo Moreira Bacurau

## GUSTAVO HENRIQUE BARRIONUEVO NILTON GOMES MARTINS JUNIOR

## IMPLEMENTAÇÃO DE UMA CALCULADORA EM FPGA

Relatório apresentado ao curso Bacharelado em Ciência da Computação da Universidade Federal do ABC como requisito parcial para aprovação na disciplina de Sistemas Digitais.

Orientador: Prof. Dr. Rodrigo Moreira Bacurau

## Sumário

1	Intr	odução	2
2	Mar	nual de utilização	3
	2.1	Carregamento do programa e preparação do kit	3
	2.2	Operações aritméticas com dois operandos	3
	2.3	Operações aritméticas em sequência	4
	2.4	Limpando a memória da calculadora	5
	2.5	Controle de brilho do display	5
3	Org	ganização do projeto	6
	3.1	Biblioteca genérica	7
	3.2	Biblioteca de I/O	8
	3.3	Biblioteca numérica	8
4	Prol	blemas identificados e não resolvidos e demais limitações de projeto	9
5	Aut	oria dos códigos utilizados	10
Α	Apê	èndice - Códigos desenvolvidos	12
	A.1	Código principal	12
	A.2	Biblioteca numérica	23
	A.3	Biblioteca de I/O	28
	A.4	Bibliotecas genéricas	32
		A.4.1 Conversor binário para BCD	32
		A.4.2 Conversor binário para display de sete segmentos	34
		A.4.3 Modulador PWM	35
		A.4.4 Conversor da entrada do teclado para formato númerico	36

## 1 Introdução

Este trabalho implementa uma calculadora aritmética simples em VHDL, com o projeto baseado sobre a placa de desenvolvimento ALTERA Development and Education 1, com o FPGA Cyclone II EP2C20F484C7.

Esta calculadora é capaz de realizar operações aritméticas fundamentais (soma, subtração, multiplicação e divisão). As operações ocorrem em sequência, então as precedências são definidas unicamente com base na ordem com que as operações e os operandos são definidos.

Os operandos são números inteiros, representados internamente na forma de complemento de dois.

A visualização dos operandos e do resultado é feita por meio de um conjunto de quatro *displays* de sete segmentos.

Esta calculadora recebe os valores de entrada e as operações, bem como quaisquer outros comandos, através de um teclado com interface *PS2* conectado diretamente à placa de desenvolvimento.

Além das operações aritméticas, também foi implementado o controle de brilho dos *displays* de sete segmentos, através de um controlador do tipo *PWM* (*Pulse Width Modulation*).

## 2 Manual de utilização

A calculadora foi implementada no FPGA Cyclone II EP2C20F484C7, de maneira que o uso da mesma fica limitado à dispositivos compatíveis com essa arquitetura. Este manual supõe que o leitor está utilizando o projeto na placa ALTERA Development and Education 1 (Figura 1).




Figura 1: Placa de desenvolvimento ALTERA Development and Education 1.

#### 2.1 Carregamento do programa e preparação do kit

O carregamento do arquivo de saída no formato .sof é feito através do *software ALTERA QUARTUS*. O procedimento a ser seguido para a realização do carregamento é descrito em detalhes por Rodrigo M. Bacurau [3].

Como a entrada de dados para as operações aritméticas é feita exclusivamente com o teclado, é necessário conectar um teclado com padrão *PS2* na entrada apropriada da placa de desenvolvimento.

#### 2.2 Operações aritméticas com dois operandos

Com o código carregado na placa e o teclado devidamente conectado, o programa encontra-se no estado inicial, onde nenhum operando e nenhuma operação foram definidos, e o resultado padrão é 0.

A calculadora suporta entrada de números representáveis com até 13 bits em complemento de dois, isso é, podem ser inseridos números com módulo no intervalo de 0 à 4095. Os valores negativos são obtidos indiretamente, através de operações de subtração ou de multiplicação (caso o resultado atual seja negativo). O intervalo de valores que podem ser representados na calculadora é [-4096, 4095]. Não é possível inserir valores maiores do que esse (há um bloqueio de leitura). Se alguma operação for realizada de tal forma que o resultado não pertença ao intervalo, o resultado será *ERRO*.

Ao se digitar uma entrada válida com o teclado, o que pode ser feito tanto com o teclado numérico (numpad), quanto com as teclas numéricas comuns, o valor de entrada é exibido nos displays de sete segmentos, substituindo o resultado anterior.

Com a inserção de um operando finalizada, é necessário selecionar o operador, utilizando o teclado numérico. As opções são:

- +: adição;
- -: subtração;
- \*: multiplicação;
- /: divisão (inteira).

Nesta etapa, se for selecionada alguma operação por engano, basta pressionar a tecla correspondente à operação desejada para que a operação seja sobrescrita, não sendo necessário reiniciar o cálculo com a inserção do primeiro operando.

Após a seleção da operação desejada, prossegue-se com a definição do segundo operando, que é feita da mesma maneira com que o primeiro foi definido, observando as mesmas restrições.

Uma vez que o operando tenha sido selecionado, basta apertar a tecla *ENTER* para que o resultado da operação seja exibido nos *displays*. Para números positivos dentro do intervalo válido de operação a visualização é convencional, com o algarismo mais significativo do lado esquerdo. Para números negativos a representação do sinal se dá de duas possíveis maneiras:

- Sinal representado num display e com LED vermelho: Caso o resultado negativo tenha módulo inferior à 1000, isto é, está contido no intervalo [-999, -1], o LED vermelho número 9 (LEDR9, localizado mais à esquerda da placa) será aceso e o sinal será exibido no display da esquerda do algarismo mais significativo. Por exemplo, o número -1 tem seu sinal representado no terceiro display, da esquerda para a direita, enquanto o número -100 tem o sinal no primeiro display. Se houverem displays à esquerda do sinal, os mesmos permanecerão desativados;
- Sinal representado apenas com LED vermelho: Caso o sinal não possa ser representado nos displays, quando o resultado tem módulo superior ou igual à 1000 e, portanto, demanda quatro algarismos, apenas o LED vermelho ficará aceso.

#### 2.3 Operações aritméticas em sequência

Com um resultado salvo, é possível operar sobre o mesmo utilizando uma recorrência com a última operação e o último operando. Isto é realizado através de sucessivos pressionamentos da tecla *ENTER*. Por exemplo, supondo que utiliza-se o estado inicial, com resultado 0, e deseja-se incrementar este resultado em 2 unidades à cada pressionamento de *ENTER*, basta selecionar a operação de adição (tecla +), e o operando 2. Ao se apertar *ENTER* pela primeira vez, conforme uma operação convencional, o resultado exibido será 2 (uma vez que 0 + 2 = 2). Ao se pressionar *ENTER* novamente, sem a necessidade de se selecionar uma operação ou outro operando, o valor 2 será novamente adicionado ao resultado atual, 2, e o resultado 4 será exibido (2 + 2 = 4). Isso pode ser realizado indefinidamente, respeitando a limitação de representação no intervalo [-4096, 4095].

As operações em sequência também pode ser feitas com outras operações e operandos. Após cada operação ser finalizada, se um resultado válido for obtido, este resultado é armazenado e utilizado como o primeiro operando da operação subsequente. Assim, basta selecionar uma nova operação e outro número e apertar *ENTER* novamente para reutilizar o resultado anterior num novo cálculo.

#### 2.4 Limpando a memória da calculadora

Tanto o cancelamento de qualquer operação quanto a saída do estado de *ERRO* são feitos através da tecla *ESC*. Com isso todos os resultados são limpos da memória e a calculadora é zerada, retornando ao estado inicial.

#### 2.5 Controle de brilho do display

O controle de brilho do *display* é feito através das oito primeiras chaves (*SW0-SW7*). Com todas as chaves em nível baixo (posição inferior) se obtém o brilho máximo. Com os oito *bits* representados por cada chave, o brilho pode variar entre 256 níveis de intensidade. A chave com o *bit* mais significativo é a *SW7*.

O controle de brilho dos *displays* é feita independentemente da operação da calculadora. Desse modo, o controle de brilho com as chaves pode ser feito à qualquer momento sem nenhum impacto ao estado atual da operação aritmética corrente.

## 3 Organização do projeto

O projeto é estruturado em torno do arquivo principal calculator.vhd, que contém a descrição da máquina de estados que é o cerne deste trabalho.

O código é descrito no apêndice A.1.

A máquina de estados é descrita de forma geral pela Figura 2.




Figura 2: Descrição geral da máquina de estados.

Existem três operandos de interesse: o primeiro, o segundo e o subsequente, denominados no código como fn, sn e tn, respectivamente. Os dois primeiros definem as operações convencionais e o terceiro é utilizado como uma variável auxiliar para operações sequenciais.

Os estados são descritos por:

- *INITIAL*: Estado inicial, com resultado zero. Obtido no início da execução ou com o uso do *RESET*;
- TRANSITION FROM INITIAL: Estado que identifica a entrada do primeiro operando;
- TRANSITION: Estado que identifica que o primeiro operando foi definido e determina a entrada da operação;
- TRANSITION FROM TRANSITION: Identifica a entrada do segundo operando, após a definição da operação;

- EQUAL: Após a inserção do segundo operando, exibe o resultado da operação, caso o mesmo seja válido;
- TRAILING: Caso onde são feitas operações sequenciais, lê-se um operador para a próxima operação sobre o resultado atual;
- TRANSITION FROM TRAILING: Ainda no caso de operações sequenciais, lê o número subsequente, que se torna o segundo operando, enquanto que o primeiro operando é o resultado da operação anterior;
- *ERROR*: Estado de erro, quando algum resultado inválido é obtido (fora do intervalo prédeterminado ou divisão por zero).

Além da definição dos estados e transições, o arquivo principal também estrutura a interação entre as bibliotecas genéricas (general), de entrada e saída (io) e numérica (numeric). Os arquivos que constituem cada uma destas bibliotecas estão dentro do diretório /lib/.

#### 3.1 Biblioteca genérica

A biblioteca genérica é composta pelos seguintes arquivos:

- binary\_to\_bcd.vhd: realiza a conversão de um valor binário de 13 bits (em complemento de 2) para o formato BCD com 16 bits.
  - O código está descrito na seção A.4.1.
  - Este código, implementado em outra aula prática da disciplina de Sistemas Digitais [5], é uma replicação do algoritmo de *Double-Dabble*, que codifica um número binário representado por uma quantidade arbitrária de *bits* na forma *BCD*. O algoritmo é um registrador de deslocamento que itera tantas vezes quantos forem o número de *bits* e, a cada iteração, adiciona o valor 3 à cada *nibble* se este representar um valor numérico superior à 4;
- conv\_7seg.vhd: converte um valor binário de 4 *bits* referente à um dígito de 0 à 9, sinal negativo ou valor nulo, para *display* de sete segmentos.
  - O código é descrito na seção A.4.2;
- general.vhd: define o pacote com os demais arquivos da biblioteca genérica;
- pwm.vhd: define o controlador PWM para o controle de brilho dos displays de sete segmentos.
   O código é descrito em A.4.3.
  - O algoritmo consiste numa combinação de um contador e um comparador. O contador incrementa a contagem a cada pulso de *clock* e o comparador ativa a saída caso a contagem seja inferior ao valor do *duty-cycle*. O tempo que a saída permanece ativa em relação ao período da onda determina a potência luminosa dos *LEDs* de cada *display* de sete segmentos;
- scancode\_to\_calc\_input.vhd: realiza a conversão de uma entrada do teclado PS2 para um vetor de 5 bits representando um dígito, uma operação aritmética, o comando ENTER ou o comando CLEAR.
  - O código é descrito na seção A.4.4.

#### 3.2 Biblioteca de I/O

A biblioteca de entrada e saída é composta pelos seguintes arquivos:

- io.vhd: define o pacote com os demais arquivos da biblioteca de entrada e saída;
- kbdex\_ctrl.vhd: define o controlador para o teclado PS2, permitindo a leitura do código referente à um conjunto de até três teclas, totalizando 48 bits;
- ps2\_iobase.vhd: realiza a comunicação com o teclado através da porta PS2.

#### 3.3 Biblioteca numérica

A biblioteca numérica contem um único arquivo, numeric.vhd, que define o pacote contendo todas as operações aritméticas, bem como os algoritmos que as implementam.

- O código com o pacote é descrito em A.2
- O pacote com as operações aritméticas contém as funções:
- bit\_adder\_subtractor(): Realiza as operações de soma e subtração com apenas um bit. É
  o algoritmo de um somador completo;
- ripple\_adder\_subtractor(): Realiza as operações de soma e subtração com vetores de bits. Este algoritmo implementa a estrutura de um somador completo de múltiplos bits, que é o encadeamento de somadores completos de um bit em cascata, onde o carry-out de um é alimentado ao carry-in do seguinte (mais significativo);
- booth\_multiplier(): Implementa um multiplicador de Booth para vetores de bits representando números em complemento de dois. O algoritmo do multiplicador de Booth é baseado numa implementação descrita em aula [2];
- divide(): Utiliza o método de divisão do pacote IEEE.NUMERIC\_STD.

# 4 Problemas identificados e não resolvidos e demais limitações de projeto

Não foram detectados *bugs* com solução pendente, mas listam-se as principais limitações do projeto:

- Há a limitação de representação com 13 bits, de modo que os valores inseridos e/ou resultados obtidos devem estar contidos no intervalo [-4096, 4095];
- Os valores podem ser representados com os quatro displays, mas o sinal negativo para números com quatro dígitos precisou ser representado exclusivamente através de um LED auxiliar;
- Todos os valores de entrada e resultados s\u00e3o inteiros, n\u00e3o foi implementado ponto fixo ou flutuante;
- Muito embora todas as operações aritméticas básicas tenham sido implementadas, a divisão é inteira, e o resto é desconsiderado, isto é, o resultado da divisão entre dois operandos  $a,b\in\mathbb{Z}$  é dado por  $a\div b=\lfloor a/b\rfloor$ .

## 5 Autoria dos códigos utilizados

Para a estrutura da aplicação descrita na Seção 3, são feitas as considerações referentes à autoria dos códigos implementados.

São códigos originais aqueles contidos nos arquivos;

- binary\_to\_bcd.vhd;
- conv\_7seg.vhd;
- general.vhd;
- pwm.vhd;
- scancode\_to\_calc\_input.vhd;
- io.vhd;

O trecho de código do arquivo principal, calculator.vhd, que estrutura a máquina de estados em *VHDL* é baseado em uma implementação em *Javascript* por Robert Vunabadi [7]. O resto do código contido no arquivo implementa as bibliotecas númerica, de entrada e saída e outras generalidades. Esta parte do código é original.

Para os códigos da biblioteca númerica, o somador/subtrator completo de um *bit* e o somador/subtrator completo em cascata foram implementados originalmente em aulas práticas anteriores da disciplina [6].

Os códigos da biblioteca de entrada e saída referentes à comunicação com o teclado *PS2* foram elaborados por Thiago Borges Abdnur, do Instituto de Computação da Unicamp (Universidade Estadual de Campinas) [1]. No contexto de entrada e saída, apenas o código que realiza a conversão do *scancode* do teclado para um formato internamente interpretável é original (este código está contido na biblioteca genérica).

#### Referências

- [1] Thiago Borges Abdnur. Keyboard controller. Disponível em: www.computer-engineering.org/ps2protocol/. Acesso em: 22 out. 2019.
- [2] Rodrigo Moreira Bacurau. Pacotes, bibliotecas e algortimos de multiplicação. Disponível em: https://sites.google.com/site/rodrigobacurau/cursos-2019-2/sistemas-digitais,. Acesso em: 22 out. 2019.
- [3] Rodrigo Moreira Bacurau. Introdução à programação em vhdl utilizando o software quartus ii e o kit cyclone ii. Disponível em: https://sites.google.com/site/rodrigobacurau/cursos-2019-2/sistemas-digitais, . Acesso em: 22 out. 2019.
- [4] Rodrigo Moreira Bacurau. Uso de bibliotecas para comunicação com teclado ps2 e display vga. Disponível em: https://sites.google.com/site/rodrigobacurau/cursos-2019-2/sistemas-digitais, . Acesso em: 22 out. 2019.
- [5] Rodrigo Moreira Bacurau. Modulação por largura de pulsos pwm & conversão binário-bcd usando o algoritmo double-dabble. Disponível em: https://sites.google.com/site/rodrigobacurau/cursos-2019-2/sistemas-digitais, . Acesso em: 22 out. 2019.
- [6] Rodrigo Moreira Bacurau. Projeto de circuitos combinacionais em vhdl: somador de 4 bits com exibição do resultado em display de 7 segmentos. Disponível em: https://sites.google.com/site/rodrigobacurau/cursos-2019-2/sistemas-digitais, . Acesso em: 22 out. 2019.
- [7] Robert Vunabandi. Designing a calculator with fsm logic. Disponível em: https://medium.com/@rvunabandi/making-a-calculator-in-javascript-64193ea6a492. Acesso em: 22 out. 2019.

## A Apêndice - Códigos desenvolvidos

Os códigos desenvolvidos e implementados são brevemente discutidos.

#### A.1 Código principal

O arquivo calculator.vhd contém a descrição da máquina de estados que define o funcionamento da calculadora. O código é exibido à seguir.

```
LIBRARY ieee;
   USE ieee.std_logic_1164.ALL;
2
   LIBRARY lib;
   USE lib.io.ALL;
   USE lib.general.ALL;
   USE lib.numeric.ALL;
   ENTITY calculator IS
10
11
                              Clock Input
12
                           STD_LOGIC_VECTOR (1 DOWNTO 0); --
                  IN
   clock_24 :
                                                                        24 MHz
13
   clock_27 :
                  IN
                           STD_LOGIC_VECTOR (1 DOWNTO 0);
                                                               --
                                                                       27 MHz
14
   clock_50 :
              IN STD_LOGIC;
                                                                                      50
    \hookrightarrow MHz
                                Push Button
17
                  STD_LOGIC_VECTOR (3 DOWNTO 0);
                                                                   Pushbutton[3:0]
              IN
18
19
                               DPDT Switch
20
            :
                             STD_LOGIC_VECTOR (9 DOWNTO 0); --
                                                                         Toggle Switch[9:0]
                    IN
21
22
                               7-SEG Display
23
                                STD_LOGIC_VECTOR (6 DOWNTO 0);
                       OUT
                                                                            Seven Segment
   hex0
24
    \hookrightarrow Digit 0
                                 STD_LOGIC_VECTOR (6 DOWNTO 0);
                       OUT
                                                                   --
                                                                            Seven Segment
    \hookrightarrow Digit 1
                       OUT
                                 STD_LOGIC_VECTOR (6 DOWNTO 0); --
                                                                             Seven Segment
   hex2
26
    \hookrightarrow Digit 2
   hex3
                       OUT
                                 STD_LOGIC_VECTOR (6 DOWNTO 0);
                                                                            Seven Segment
27
    \hookrightarrow Digit 3
28
                                    LED
29
                                                                   -- LED Green[7:0]
              :
                       OUT
                                 STD_LOGIC_VECTOR (7 DOWNTO 0);
   ledg
30
                                                                            LED Red[9:0]
              :
                       OUT
                                 STD_LOGIC_VECTOR (9 DOWNTO 0);
32
                                PS2
33
   ps2_dat
                       INOUT
                                     STD_LOGIC;
                                                             PS2 Data
               : INOUT
                                                   -- PS2 Clock
                                     STD_LOGIC
35
   ps2_clk
   );
36
   END calculator;
```

```
38
    ARCHITECTURE struct OF calculator IS
40
   SIGNAL clockhz, resetn
                                  : STD_LOGIC:
41
   SIGNAL key0
                                                : STD_LOGIC_VECTOR(15 DOWNTO 0);
                               : STD_LOGIC_VECTOR(2 DOWNTO 0);
   SIGNAL lights, key_on
44
    -- Sinal utilizado para armazenar os possíveis
45
   -- valores de entrada do teclado PS2.
   SIGNAL calc_input : STD_LOGIC_VECTOR(4 DOWNTO 0);
47
48
   -- Sinal utilizado para armazenar o código BCD
    -- que será utilizado para apresentar os valores
50
    -- númericos da calculadora nos displays de 7 segmentos
   SIGNAL bcd : STD_LOGIC_VECTOR(15 DOWNTO 0);
53
    -- Sinal utilizado para armazenar o primeiro operando da
54
   -- calculadora
55
   SIGNAL first_number : STD_LOGIC_VECTOR(N-1 DOWNTO 0);
    -- Sinal utilizado para armazenar o segundo operando da
   -- calculadora
   SIGNAL second_number : STD_LOGIC_VECTOR(N-1 DOWNTO 0);
    -- Sinal utilizado para armazenar o operando de trailing da
61
   SIGNAL trailing_number : STD_LOGIC_VECTOR(N-1 DOWNTO 0);
63
   -- Sinal utilizado para armazenar o valor atual do display
64
   SIGNAL display_number : STD_LOGIC_VECTOR(N-1 DOWNTO 0);
65
66
   -- Sinal utilizado para armazenar o primeiro operador da
67
    -- FSM da calculadora
   SIGNAL operation1 : STD_LOGIC_VECTOR(4 DOWNTO 0);
70
    -- Sinal utilizado para armazenar o segundo operador da
   -- FSM da calculadora
   SIGNAL operation2 : STD_LOGIC_VECTOR(4 DOWNTO 0);
73
   -- Definição dos 8 possíveis estados da máquina de
   -- estados da calculadora.
76
   TYPE state_type IS (
   INITIAL,
   TRANSITION_FROM_INITIAL,
79
   TRANSITION,
   TRANSITION_FROM_TRANSITION,
  TRAILING,
82
   TRANSITION_FROM_TRAILING,
83
   EQUAL,
   ERROR
85
   );
86
   -- Sinais utilizados para armazenar o estado atual (state)
88
   -- e o próximo estado (next_state) da máquina de estados
89
   -- da calculadora.
```

```
91
     SIGNAL state, next_state : state_type;
92
    SIGNAL pwm_out : STD_LOGIC;
93
94
95
     SIGNAL duty : STD_LOGIC_VECTOR(7 DOWNTO 0);
96
     -- Sinais utilizados para armazenar os valores
97
     -- dos quatro displays de 7 segmentos
98
     SIGNAL f0, f1, f2, f3 : STD_LOGIC_VECTOR(6 DOWNTO 0);
100
     -- Sinal utilizado para indicar a ocorrência de algum
101
    -- erro na ultima operação realizada pela calculadora.
    SIGNAL error_result : STD_LOGIC;
103
104
    BEGIN
105
106
    resetn <= key(0);
107
108
     -- Definição do duty utilizado pelo gerador PWM.
109
    duty <= sw(7 DOWNTO 0);</pre>
110
111
    -- Instanciação do controlador PWM.
112
pwm_controller: pwm PORT MAP(
    clk => clock_50,
114
    enable => '1',
115
    rstn => '1',
116
    duty => duty,
117
    pwm_out => pwm_out
118
    ):
119
120
121
     -- Responsável pela conversão dos scancodes do teclado para um formato
    -- interno utilizado na calculadora.
122
    conv_input: scancode_to_calc_input PORT MAP(
123
124
     scancode => key0(7 DOWNTO 0),
    calc_input => calc_input
125
    );
126
127
    -- Processo responsável pelo controle de brilho dos displays de 7 segmentos.
128
    -- Também é responsável por mostrar a mensagem ERRO nos displays de 7 segmentos
129
     -- caso algum erro ocorra.
130
131    pwm_dimmer: PROCESS(pwm_out)
    BEGIN
132
    IF (pwm_out = '1') THEN
133
    hex0 <= (OTHERS => '1');
    hex1 <= (OTHERS => '1');
135
    hex2 <= (OTHERS => '1');
136
137 hex3 <= (OTHERS => '1');
    ELSE
138
    IF (error_result = '0') THEN
139
140 hex0 <= f0;
141 hex1 <= f1;
142
    hex2 \le f2;
143 hex3 <= f3;
```

```
144
    ELSE
    hex0 <= "1000000"; -- E
145
    hex1 <= "0001000"; -- R
146
147 hex2 <= "0001000"; -- R
    hex3 <= "0000110"; -- 0
148
END IF;
    END IF;
150
    END PROCESS;
151
152
    -- Processo responsável pela mudança para o estado seguinte da FSM.
153
    register_func: PROCESS(clock_24(0), resetn)
154
    BEGIN
    IF (resetn = '0') THEN
156
     state <= INITIAL;</pre>
157
    ELSIF (clock_24(0)'event and clock_24(0) = '1') THEN
    state <= next_state;</pre>
159
    END IF;
160
    END PROCESS;
161
162
     -- Processo responsável pela definição do próximo estado da FSM
163
    -- de acordo com os valores de entrada do teclado e o estado atual.
164
    next_state_func: PROCESS(calc_input, state)
165
166
     -- Variáveis temporárias utilizadas para armazenar os valores do primeiro
167
     -- operando (fn), segundo operando (sn) e operando de trailing (tn).
168
    VARIABLE fn, sn, tn : STD_LOGIC_VECTOR(N-1 DOWNTO 0);
169
170
     -- Variáveis utilizadas para armazenar um indicador de possível erro
171
     -- de acordo com os operandos e operadores possíveis.
172
    VARIABLE error_result_f_op1_s, error_result_s_op2_t, error_result_f_op1_s_op2_t : STD_LOGIC;
173
    BEGIN
175
    IF (key_on(0)'event and key_on(0) = '1') THEN
176
    -- Inicializa os valores das variáveis temporárias com
178
    -- os valores atuais dos sinais correspondentes.
179
    fn := first_number;
180
181
     sn := second_number;
    tn := trailing_number;
182
183
    CASE state IS
184
185
    WHEN INITIAL =>
186
    fn := ZERO;
    operation1 <= SUM;</pre>
188
     sn := ZER0;
189
    operation2 <= SUM;</pre>
     tn := ZERO;
191
    error_result_f_op1_s := '0';
192
    error_result_s_op2_t := '0';
     error_result_f_op1_s_op2_t := '0';
194
     error_result <= '0';
195
196
```

```
----- lida com entrada numérica -----
197
    IF (is_number(calc_input)) THEN
198
    fn := ZERO;
199
    fn := get_resulting_display(fn, calc_input(3 DOWNTO 0));
200
    next_state <= TRANSITION_FROM_INITIAL;</pre>
201
203
    ----- lida com a tecla enter (iqual) -----
204
    ELSIF (calc_input = ENTER) THEN
    evaluate(fn, sn, operation1, fn, error_result_f_op1_s);
206
    IF (error_result_f_op1_s = '0') THEN
207
    next_state <= EQUAL;</pre>
208
    FLSE
209
    error_result <= error_result_f_op1_s;</pre>
210
    next_state <= ERROR;</pre>
211
    END IF:
212
213
214
     ----- lida com a tecla esc (reset) ------
^{215}
    ELSIF (calc_input = RES) THEN
216
    next_state <= INITIAL;</pre>
217
218
219
    ----- lida com entrada de operador -----
220
    ELSIF (is_operation(calc_input)) THEN
    -- pressionando qualquer tecla de operador (+,-,*/)
222
   fn := sn;
223
    operation1 <= calc_input;</pre>
    next_state <= TRANSITION;</pre>
225
    END IF;
226
227
228
229
230
    WHEN TRANSITION_FROM_INITIAL =>
231
    ----- lida com entrada numérica -----
232
    IF (is_number(calc_input)) THEN
233
234
    fn := get_resulting_display(fn, calc_input(3 DOWNTO 0));
235
236
    ----- lida com a tecla enter (igual) -----
237
    ELSIF (calc_input = ENTER) THEN
238
    evaluate(fn, sn, operation1, fn, error_result_f_op1_s);
239
    IF (error_result_f_op1_s = '0') THEN
240
    next_state <= EQUAL;</pre>
241
242
    error_result <= error_result_f_op1_s;</pre>
    next_state <= ERROR;</pre>
244
    END IF;
245
246
    ______
247
    ----- lida com a tecla esc (reset) ------
248
    ELSIF (calc_input = RES) THEN
```

```
IF (fn /= ZERO) THEN
250
    fn := ZERO;
251
    ELSE
252
    next_state <= INITIAL;</pre>
253
    END IF;
254
                   _____
256
     ----- lida com entrada de operador ------
257
    ELSIF (is_operation(calc_input)) THEN
    -- caso a entrada seja qualquer operação:
259
    -- move para TRANSITION
260
    sn := fn; -- to verify
261
    operation1 <= calc_input;</pre>
262
    next_state <= TRANSITION;</pre>
263
    END IF;
264
265
266
267
    WHEN TRANSITION =>
268
269
     ----- lida com entrada numérica -----
270
    IF (is_number(calc_input)) THEN
271
     -- caso entrada seja qualquer número: move de volta para
272
    -- TRANSITION_FROM_TRANSITION
273
    sn := ZER0;
    sn := get_resulting_display(sn, calc_input(3 DOWNTO 0));
275
    next_state <= TRANSITION_FROM_TRANSITION;</pre>
276
278
    ----- lida com a tecla enter (igual) -----
279
    ELSIF (calc_input = ENTER) THEN
280
    evaluate(fn, sn, operation1, fn, error_result_f_op1_s);
281
    IF (error_result_f_op1_s = '0') THEN
282
    next_state <= EQUAL;</pre>
283
    ELSE
284
    error_result <= error_result_f_op1_s;</pre>
285
    next_state <= ERROR;</pre>
286
287
    END IF;
288
289
     ----- lida com a tecla esc (reset) ------
290
    ELSIF (calc_input = RES) THEN
291
    fn := ZERO;
292
    next_state <= TRANSITION_FROM_INITIAL;</pre>
293
294
295
    ----- lida com entrada de operador -----
296
    ELSIF (is_operation(calc_input)) THEN
297
     -- caso a entrada seja qualquer operação:
298
299
    -- move de volta para TRANSITION
    operation1 <= calc_input;</pre>
300
    next_state <= TRANSITION;</pre>
301
```

```
303
    END IF;
304
    WHEN TRANSITION_FROM_TRANSITION =>
305
306
307
      ----- lida com entrada numérica ------
    IF (is_number(calc_input)) THEN
    sn := get_resulting_display(sn, calc_input(3 DOWNTO 0));
309
310
311
    ----- lida com a tecla enter (igual) -----
312
    ELSIF (calc_input = ENTER) THEN
313
    evaluate(fn, sn, operation1, fn, error_result_f_op1_s);
    IF (error_result_f_op1_s = '0') THEN
315
    next_state <= EQUAL;</pre>
316
   ELSE
317
    error_result <= error_result_f_op1_s;</pre>
318
    next_state <= ERROR;</pre>
319
    END IF;
320
321
322
    ----- lida com a tecla esc (reset) ------
323
    ELSIF (calc_input = RES) THEN
    IF (sn /= ZERO) THEN
325
    sn := ZER0;
326
    ELSE
328
    next_state <= INITIAL;</pre>
    END IF;
329
                   _____
330
331
    ----- lida com entrada de operador ------
332
    ELSIF (is_complex_operation(calc_input) AND is_simple_operation(operation1)) THEN
333
334
    operation2 <= calc_input;</pre>
    tn := sn;
335
    next_state <= TRAILING;</pre>
336
337 ELSIF (is_simple_operation(calc_input) OR is_complex_operation(operation1)) THEN
    evaluate(fn, sn, operation1, fn, error_result_f_op1_s);
338
    IF (error_result_f_op1_s = '0') THEN
339
    operation1 <= calc_input;</pre>
    sn := fn;
341
    next_state <= TRANSITION;</pre>
342
    error_result <= error_result_f_op1_s;</pre>
344
    next_state <= ERROR;</pre>
345
    END IF;
346
    END IF;
347
348
349
350
    WHEN TRAILING =>
351
352
     ----- lida com entrada numérica -----
353
    IF (is_number(calc_input)) THEN
354
    tn := ZER0;
355
```

```
tn := get_resulting_display(tn, calc_input(3 DOWNTO 0));
356
     next_state <= TRANSITION_FROM_TRAILING;</pre>
357
358
359
     ----- lida com a tecla enter (igual) ------
360
    ELSIF (calc_input = ENTER) THEN
361
362
    evaluate(sn, tn, operation2, sn, error_result_s_op2_t);
363
     evaluate(fn, sn, operation1, fn, error_result_f_op1_s_op2_t);
     IF (error_result_f_op1_s_op2_t = '0') THEN
365
    next_state <= EQUAL;</pre>
366
    FLSE
367
     error_result <= error_result_f_op1_s_op2_t;</pre>
368
    next_state <= ERROR;</pre>
369
    END IF;
370
371
372
     ----- lida com a tecla esc (reset) ------
373
    ELSIF (calc_input = RES) THEN
374
    tn := ZERO;
375
    next_state <= TRANSITION_FROM_TRAILING;</pre>
376
378
     ----- lida com entrada de operador ------
379
     ELSIF (is_simple_operation(calc_input)) THEN
     -- caso de operação simples (+,-): move de volta para TRANSITION
381
    evaluate(sn, tn, operation2, sn, error_result_s_op2_t);
382
     evaluate(fn, sn, operation1, fn, error_result_f_op1_s_op2_t);
    IF (error_result_f_op1_s_op2_t = '0') THEN
384
    sn := fn;
385
     operation1 <= calc_input;</pre>
386
    next_state <= TRANSITION;</pre>
387
388
     error_result <= error_result_f_op1_s_op2_t;</pre>
389
    next_state <= ERROR;</pre>
390
    END IF;
391
     ELSIF (is_complex_operation(calc_input)) THEN
392
     -- caso de operação complexa (*,/): permanece em TRAILING
    operation2 <= calc_input;</pre>
394
     END IF;
395
396
397
398
     WHEN TRANSITION_FROM_TRAILING =>
399
400
      ----- lida com entrada numérica ------
401
     IF (is_number(calc_input)) THEN
402
     tn := get_resulting_display(tn, calc_input(3 DOWNTO 0));
403
404
405
     ----- lida com a tecla enter (igual) -----
406
    ELSIF (calc_input = ENTER) THEN
407
     evaluate(sn, tn, operation2, sn, error_result_s_op2_t);
```

```
evaluate(fn, sn, operation1, fn, error_result_f_op1_s_op2_t);
409
    IF (error_result_f_op1_s_op2_t = '0') THEN
410
    next_state <= EQUAL;</pre>
411
    ELSE
412
413
    error_result <= error_result_f_op1_s_op2_t;</pre>
   next_state <= ERROR;</pre>
    END IF:
415
416
417
    ----- lida com a tecla esc (reset) -----
418
    ELSIF (calc_input = RES) THEN
419
    IF (tn /= ZERO) THEN
    tn := ZERO;
421
    ELSE
422
    next_state <= INITIAL;</pre>
    END IF;
424
425
426
     ----- lida com entrada de operador ------
427
    ELSIF (is_simple_operation(calc_input)) THEN
428
    evaluate(sn, tn, operation2, sn, error_result_s_op2_t);
429
    evaluate(fn, sn, operation1, fn, error_result_f_op1_s_op2_t);
     -- caso de operação simples (+,-): move de volta para TRANSITION
431
   IF (error_result_f_op1_s_op2_t = '0') THEN
432
    operation1 <= calc_input;</pre>
    sn := fn;
434
    next_state <= TRANSITION;</pre>
435
    ELSE
    error_result <= error_result_f_op1_s_op2_t;</pre>
437
    next_state <= ERROR;</pre>
438
    END IF;
439
440
    ELSIF (is_complex_operation(calc_input)) THEN
441
    -- caso de operação complexa (*,/): permanece em TRAILING
    evaluate(sn, tn, operation2, sn, error_result_s_op2_t);
    IF (error_result_s_op2_t = '0') THEN
444
    tn := sn;
445
    operation2 <= calc_input;</pre>
446
    next_state <= TRAILING;</pre>
447
448
    error_result <= error_result_s_op2_t;</pre>
449
    next_state <= ERROR;</pre>
450
    END IF;
451
452
    END IF:
453
454
455
456
    WHEN EQUAL =>
457
458
     ----- lida com entrada numérica -----
459
    IF (is_number(calc_input)) THEN -- any number
460
    fn := ZER0;
```

```
fn := get_resulting_display(fn, calc_input(3 DOWNTO 0));
462
     next_state <= TRANSITION_FROM_INITIAL;</pre>
463
464
465
466
     ----- lida com a tecla enter (igual) ------
    ELSIF (calc_input = ENTER) THEN
     evaluate(fn, sn, operation1, fn, error_result_f_op1_s);
468
     IF (error_result_f_op1_s = '0') THEN
469
    next_state <= EQUAL;</pre>
    ELSE
471
    error_result <= error_result_f_op1_s;</pre>
472
    next_state <= ERROR;</pre>
    END IF;
474
475
476
     ----- lida com a tecla esc (reset) ------
477
    ELSIF (calc_input = RES) THEN
478
    fn := ZERO;
479
     next_state <= TRANSITION_FROM_INITIAL;</pre>
481
482
     ----- lida com entrada de operador -----
483
    ELSIF (is_operation(calc_input)) THEN -- any operation
484
    operation1 <= calc_input;</pre>
485
     sn := fn;
    next_state <= TRANSITION;</pre>
487
    END IF;
488
490
491
     WHEN ERROR =>
492
     ----- lida com a tecla esc (reset) ------
493
    IF (calc_input = RES) THEN
494
495
    next_state <= INITIAL;</pre>
     error_result <= '0';</pre>
    fn := (OTHERS => '0');
497
     END IF;
498
499
500
    END CASE;
501
502
    -- Atualiza os valores dos sinais com suas respectivas variáveis.
503
    first_number <= fn;
504
    second_number <= sn;</pre>
    trailing_number <= tn;</pre>
506
507
    END IF;
508
    END PROCESS;
509
510
    -- Função que define o valor de saída da máquina de estados da calculadora
512 -- que será apresentado nos quatro displays de 7 segmentos de acordo com
    -- o estado atual.
513
    output_func: PROCESS(calc_input, state)
```

```
BEGIN
515
     CASE state IS
516
517
    WHEN INITIAL =>
518
519
     display_number <= first_number;</pre>
    ledr(7 DOWNTO 0) <= (OTHERS => '0');
     ledr(7) <= '1';
521
522
    WHEN TRANSITION_FROM_INITIAL =>
523
     display_number <= first_number;</pre>
524
     ledr(7 DOWNTO 0) <= (OTHERS => '0');
525
    ledr(6) <= '1';
527
     WHEN TRANSITION =>
528
     display_number <= first_number;</pre>
     ledr(7 DOWNTO 0) <= (OTHERS => '0');
530
     ledr(5) <= '1';
531
532
     WHEN TRANSITION_FROM_TRANSITION =>
533
     display_number <= second_number;</pre>
534
    ledr(7 DOWNTO 0) <= (OTHERS => '0');
535
     ledr(4) <= '1';
536
537
    WHEN TRAILING =>
538
     display_number <= second_number;</pre>
     ledr(7 DOWNTO 0) <= (OTHERS => '0');
540
     ledr(3) <= '1';
541
    WHEN TRANSITION_FROM_TRAILING =>
543
     display_number <= trailing_number;</pre>
544
     ledr(7 DOWNTO 0) <= (OTHERS => '0');
545
     ledr(2) <= '1';
546
547
548
    WHEN EQUAL =>
    display_number <= first_number;</pre>
    ledr(7 DOWNTO 0) <= (OTHERS => '0');
550
     ledr(1) <= '1';
551
552
    WHEN ERROR =>
553
     ledr(7 DOWNTO 0) <= (OTHERS => '0');
554
     ledr(0) <= '1';
555
556
     END CASE;
557
     END PROCESS;
559
     -- Instanciação da entidade que faz a conversão de um número binário para
560
     -- codificação binária decimal (BCD) utilizando o algoritmo double dabble.
561
     bin2bcd: binary_to_bcd PORT MAP(
562
    binary => display_number,
563
564
    bcd_uni => bcd(3 DOWNTO 0),
    bcd_ten => bcd(7 DOWNTO 4),
565
    bcd_hun => bcd(11 DOWNTO 8),
566
    bcd_tho => bcd(15 DOWNTO 12)
```

```
568
    );
569
     -- Instanciação da entidade responsável pela conversão de um código binário
570
     -- para representação no primeiro display de 7 segmentos.
571
    hexseg0: conv_7seg PORT MAP(
572
    bcd(3 DOWNTO 0), f0
    ):
574
575
     -- Instanciação da entidade responsável pela conversão de um código binário
576
     -- para representação no segundo display de 7 segmentos.
577
    hexseg1: conv_7seg PORT MAP(
578
    bcd(7 DOWNTO 4), f1
    );
580
581
     -- Instanciação da entidade responsável pela conversão de um código binário
     -- para representação no terceiro display de 7 segmentos.
583
    hexseg2: conv_7seg PORT MAP(
584
     bcd(11 DOWNTO 8), f2
585
     );
586
587
     -- Instanciação da entidade responsável pela conversão de um código binário
588
     -- para representação no quarto display de 7 segmentos.
    hexseg3: conv_7seg PORT MAP(
590
     bcd(15 DOWNTO 12), f3
591
    );
592
593
    kbd_ctrl : kbdex_ctrl generic map(24000) PORT MAP(
594
    ps2_dat, ps2_clk, clock_24(0), key(1), resetn, lights(1) & lights(2) & lights(0),
    key_on, key_code(15 DOWNTO 0) => key0
596
    );
597
     -- Saída do LEDR9 indicando se o número nos displays de 7 segmentos é
    -- negativo (ligado) ou não (desligado).
599
    ledr(9) <= '1' WHEN display_number(N-1) = '1' ELSE</pre>
600
601
     101:
    END struct;
602
```

#### A.2 Biblioteca numérica

O arquivo que descreve os algoritmos implementados para a realização das operações aritméticas, /lib/numeric/numeric.vhd, é exibido.

```
1 LIBRARY ieee;
2 USE ieee.std_logic_1164.ALL;
3 USE ieee.std_logic_signed.ALL;
4 USE ieee.numeric_std.ALL;
5
6 -- Pacote que contém as constantes e funções numéricas utilizadas pela calculadora.
7 PACKAGE numeric IS
8
9 -- Define a quantidade máxima de bits para os números da calculadora.
10 CONSTANT N : INTEGER := 13;
```

```
11
    -- Constantes utilizadas para a representação dos operadores e comandos
   -- possíveis da calculadora.
                        : STD_LOGIC_VECTOR(4 DOWNTO 0) := "10001";
   CONSTANT SUM
14
    CONSTANT SUB
                        : STD_LOGIC_VECTOR(4 DOWNTO 0) := "10010";
                        : STD_LOGIC_VECTOR(4 DOWNTO 0) := "11001";
   CONSTANT MUL
    CONSTANT DIV
                        : STD_LOGIC_VECTOR(4 DOWNTO 0) := "11010";
17
    CONSTANT ENTER : STD_LOGIC_VECTOR(4 DOWNTO 0) := "11101";
18
                        : STD_LOGIC_VECTOR(4 DOWNTO 0) := "11100"; -- RESET
    CONSTANT RES
20
    -- Constante utilizada para representar o valor zero de N bits em binário.
21
    CONSTANT ZERO : STD_LOGIC_VECTOR(N-1 DOWNTO 0) := (OTHERS => '0');
22
23
    -- Constantes com o valor máximo e mínimo operado pela calculadora.
24
    CONSTANT MAX_VALUE : INTEGER :=
                                           4095; -- 0111111111111
    CONSTANT MIN_VALUE : INTEGER := -4096; -- 1000000000000
26
27
    -- Função que define a operação de multiplicação utilizando função da biblioteca
28
    -- numeric std
29
   FUNCTION divide(a : STD_LOGIC_VECTOR; b : STD_LOGIC_VECTOR) RETURN STD_LOGIC_VECTOR;
30
31
    -- Função que define a operação de multiplicação utilizando o algoritmo de
32
    -- Booth melhorado.
33
    -- Entradas: 1. Vetor de 13 bits do tipo STD_LOGIC_VECTOR representando o
34
                    multiplicando.
35
                 2. Vetor de 13 bits do tipo STD_LOGIC_VECTOR representando o
36
                    multiplicador.
37
    -- Saída: Vetor de N + N - 1 bits do tipo STD\_LOGIC\_VECTOR com o resultado da
    -- operação de multiplicação.
   FUNCTION booth_multiplier(x : STD_LOGIC_VECTOR(N-1 DOWNTO 0); y : STD_LOGIC_VECTOR(N-1 DOWNTO
40

→ 0)) RETURN STD_LOGIC_VECTOR;

41
    -- Procedimento responsável pela operação numérica da calculadora.
42
    -- Entradas: 1. Vetor de N bits do tipo STD_LOGIC_VECTOR representando primeiro
                    operando da operação.
44
                 2. Vetor de N bits do tipo STD_LOGIC_VECTOR representando segundo
45
                    operando da operação.
46
                 3. Vetor de 5 bits do tipo STD\_LOGIC\_VECTOR representando um
47
                    possível operador.
48
    -- Saídas: 1. Vetor de N bits do tipo STD_LOGIC_VECTOR representando o resultado
                  da operação.
50
               2. Um bit do tipo STD_LOGIC indicando se ocorreu algum tipo de erro
51
                  na operação.
52
   PROCEDURE evaluate(VARIABLE a : IN STD_LOGIC_VECTOR(N-1 DOWNTO 0);
   VARIABLE b : IN STD_LOGIC_VECTOR(N-1 DOWNTO 0);
   CONSTANT op : IN STD_LOGIC_VECTOR(4 DOWNTO 0);
55
   VARIABLE result : OUT STD_LOGIC_VECTOR(N-1 DOWNTO 0);
   VARIABLE error : OUT STD_LOGIC);
57
58
   -- Procedimento responsável pelas operações de soma ou subtração.
   -- Entradas: 1. Vetor de N bits do tipo STD_LOGIC_VECTOR representando primeiro
60
                    operando da operação.
61
                 2. Vetor de N bits do tipo STD_LOGIC_VECTOR representando segundo
```

```
63
                     operando da operação.
                  3. Um bit indicando o tipo de operação (1 = soma, 0 = subtração)
    -- Saídas: 1. Vetor de N bits do tipo STD_LOGIC_VECTOR representando o resultado
                  da operação.
66
                                          2. Um bit do tipo STD_LOGIC indicando se ocorreu overflow na
     → operação.
    PROCEDURE ripple_adder_subtractor(VARIABLE a : IN STD_LOGIC_VECTOR;
68
    VARIABLE b : IN STD_LOGIC_VECTOR;
69
    CONSTANT add_sub : IN STD_LOGIC := '1';
    VARIABLE y : OUT STD_LOGIC_VECTOR;
71
    VARIABLE overflow : OUT STD_LOGIC);
72
73
    -- Procedimento responsável pela operação de soma ou subtração de apenas um bit.
74
     -- Entradas: 1. Um bit do tipo STD_LOGIC representando o primeiro operando.
75
                 2. Um bit do tipo STD_LOGIC representando o segundo operando.
                 3. Um bit do tipo STD_LOGIC representando o valor de entrada do
77
                     carry.
78
                  4. Um bit indicando o tipo de operação (1 = soma, 0 = subtração)
79
     -- Saídas: 1. Um bit do tipo STD_LOGIC representando o resultado da operação.
80
               2. Um bit do tipo STD_LOGIC representando o valor de saída do
81
82
    PROCEDURE bit_adder_subtractor(CONSTANT a : IN STD_LOGIC;
    CONSTANT b : IN STD_LOGIC;
84
    CONSTANT cin : IN STD_LOGIC;
85
    CONSTANT add_sub : IN STD_LOGIC;
    VARIABLE y : OUT STD_LOGIC;
87
    VARIABLE cout : OUT STD_LOGIC);
88
    END numeric;
90
91
    PACKAGE BODY numeric IS
93
    PROCEDURE evaluate(VARIABLE a : IN STD_LOGIC_VECTOR(N-1 DOWNTO 0);
94
    VARIABLE b : IN STD_LOGIC_VECTOR(N-1 DOWNTO 0);
    CONSTANT op : IN STD_LOGIC_VECTOR(4 DOWNTO 0);
    VARIABLE result : OUT STD_LOGIC_VECTOR(N-1 DOWNTO 0);
97
    VARIABLE error : OUT STD_LOGIC) IS
98
99
    -- Variáveis temporárias utilizadas para armazenar os valores
100
     -- de resultados de operações intermediária
101
    VARIABLE localresult : STD_LOGIC_VECTOR(N-1 DOWNTO 0);
102
    VARIABLE tempresult : STD_LOGIC_VECTOR(N+N-1 DOWNTO 0);
103
     -- Variável utilizada para indicar a ocorrência de overflow
104
    VARIABLE overflow : STD_LOGIC;
106
107
    BEGIN
    -- Inicializa error como zero (sem ocorrência de erro)
     error := '0';
109
     -- Verifica se operação é de soma.
110
111
    IF (op = SUM) THEN
112
    ripple_adder_subtractor(a, b, '1', localresult, overflow);
113
114
```

```
115 IF (overflow = '1') THEN
    error := '1';
   END IF;
117
    result := localresult;
118
119
    -- Verifica se operação é de subtração.
120
    ELSIF (op = SUB) THEN
121
122
    ripple_adder_subtractor(a, b, '0', localresult, overflow);
123
124
125
    IF (overflow = '1') THEN
    error := '1';
    END IF;
127
    result := localresult;
128
129
    -- Verifica se operação é de multiplicação.
130
131 ELSIF (op = MUL) THEN
   tempresult := booth_multiplier(a, b);
132
133
134 IF (SIGNED(tempresult) > MAX_VALUE) THEN
   error := '1';
135
   ELSIF (SIGNED (tempresult) < MIN_VALUE) THEN
136
137 error := '1';
138 END IF;
    result := STD_LOGIC_VECTOR(RESIZE(SIGNED(tempresult), result'LENGTH));
139
140
   -- Verifica se operação é de divisão.
141
142 ELSIF (op = DIV) THEN
143 IF (b = ZERO) THEN
144 -- Retorna erro caso o divisor seja zero
    error := '1';
146 ELSE
147 result := divide(a,b);
148
    END IF;
149 ELSE
result := ZERO;
    error := '1';
151
END IF;
END evaluate;
154
PROCEDURE bit_adder_subtractor(CONSTANT a : IN STD_LOGIC;
156 CONSTANT b : IN STD_LOGIC;
    CONSTANT cin : IN STD_LOGIC;
157
158 CONSTANT add_sub : IN STD_LOGIC;
    VARIABLE y : OUT STD_LOGIC;
159
    VARIABLE cout : OUT STD_LOGIC) IS
160
    VARIABLE b_sig : STD_LOGIC;
161
162
163 BEGIN
164 IF (add_sub = '0') THEN
165 b_sig := NOT b;
    ELSE
166
167 b_sig := b;
```

```
END IF;
168
169
    y := a XOR b_sig XOR cin;
170
171
172
    cout := (a AND b_sig) OR
     (a AND cin) OR
     (b_sig AND cin);
174
175
    END bit_adder_subtractor;
176
177
    PROCEDURE ripple_adder_subtractor(VARIABLE a : IN STD_LOGIC_VECTOR;
178
    VARIABLE b : IN STD_LOGIC_VECTOR;
    CONSTANT add_sub : IN STD_LOGIC := '1';
180
    VARIABLE y : OUT STD_LOGIC_VECTOR;
181
    VARIABLE overflow : OUT STD_LOGIC) IS
    VARIABLE carry : STD_LOGIC_VECTOR(a'RANGE);
183
    VARIABLE temp_result : STD_LOGIC_VECTOR(a'RANGE);
184
     BEGIN
185
186
    bit_adder_subtractor(a(0), b(0), NOT add_sub, add_sub, temp_result(0), carry(0));
187
188
    FOR i IN 1 TO a'LENGTH -1 LOOP
189
    bit_adder_subtractor(a(i), b(i), carry(i-1), add_sub, temp_result(i), carry(i));
190
191
192
     overflow := carry(a'LENGTH-1) XOR carry(a'LENGTH-2);
193
194
195
     y := temp_result;
196
     END ripple_adder_subtractor;
197
198
    FUNCTION booth_multiplier(x : STD_LOGIC_VECTOR(N-1 DOWNTO 0); y : STD_LOGIC_VECTOR(N-1 DOWNTO
199

→ 0)) RETURN STD_LOGIC_VECTOR IS

200
    VARIABLE result : STD_LOGIC_VECTOR(N + N - 1 DOWNTO 0);
201
    VARIABLE a, s, p : STD_LOGIC_VECTOR(N + N + 1 DOWNTO 0);
202
    VARIABLE nx : STD_LOGIC_VECTOR(N-1 DOWNTO 0);
203
    VARIABLE overflow : STD_LOGIC;
    CONSTANT z : STD_LOGIC_VECTOR(N-1 DOWNTO 0) := (OTHERS => '0');
205
    BEGIN
206
207
    a := (OTHERS => '0');
208
    s := (OTHERS => '0');
209
    P := (OTHERS => 'O');
211
    a(N+N DOWNTO N+1) := x;
212
    a(N+N+1) := x(N-1);
214
215 nx := (NOT x) + 1;
    s(N+N DOWNTO N+1) := nx;
    s(N+N+1) := NOT(x(N-1));
217
218
    -- Somente executa o algoritmo de Booth se o multiplicador e o multiplicando
```

```
220
    -- são diferentes de zero.
     IF (x /= z \text{ AND } y /= z) THEN
    p(N DOWNTO 1) := y;
222
   FOR i IN O TO N-1 LOOP
223
    IF (p(1 DOWNTO O) = "O1") THEN
   ripple_adder_subtractor(p, a, '1', p, overflow);
    ELSIF (p(1 DOWNTO 0) = "10") THEN
226
    ripple_adder_subtractor(p, s, '1', p, overflow);
227
    END IF;
    p(N+N DOWNTO O) := p(N+N+1 DOWNTO 1);
229
    END LOOP;
230
    END IF;
232
    result := p(N+N DOWNTO 1);
233
    RETURN result;
    END booth_multiplier;
235
236
    FUNCTION divide(a : STD_LOGIC_VECTOR; b : STD_LOGIC_VECTOR) RETURN STD_LOGIC_VECTOR IS
237
238
     RETURN STD_LOGIC_VECTOR(SIGNED(a) / SIGNED(b));
239
    END divide;
240
241
    END numeric;
242
```

#### A.3 Biblioteca de I/O

O pacote de I/O, contido no arquivo /lib/io/io.vhd, é exibido.

```
1 LIBRARY ieee;
   USE ieee.std_logic_1164.ALL;
   USE ieee.std_logic_signed.ALL;
   USE ieee.numeric_std.ALL;
   USE lib.numeric.All;
5
  LIBRARY lib;
   USE lib.io.ALL;
   -- Pacote com as funções e componentes relacionadas às operações de entrada e
   -- saída da calculadora.
10
   PACKAGE io IS
11
12
    -- Constante utilizada para definir um valor de entrada que não
    -- seja utilizado pela calculadora.
14
15
   CONSTANT IGNORED : STD_LOGIC_VECTOR(4 DOWNTO 0) := "11111";
16
    -- Função que verifica se o código de entrada representa um valor numérico.
17
   -- Entrada: um vetor de 5 bits do tipo STD_LOGIC_VECTOR representando um
18
    -- código de entrada da calculadora.
19
    -- Saída: um valor do tipo BOOLEAN que representa se o valor de entrada é
20
21
   -- numérico ou não.
   FUNCTION is_number(calc_input : STD_LOGIC_VECTOR(4 DOWNTO 0)) RETURN BOOLEAN;
22
23
```

```
-- Função que verifica se o código de entrada representa um possível código de
24
    -- operador (+, -, * ou /) da calculadora.
    -- Entrada: um vetor de 5 bits do tipo STD_LOGIC_VECTOR representando um
26
    -- código de entrada da calculadora.
27
    -- Saída: um valor do tipo BOOLEAN que representa se o valor de entrada é
    -- um operador ou não.
    FUNCTION is_operation(calc_input : STD_LOGIC_VECTOR(4 DOWNTO 0)) RETURN BOOLEAN;
30
31
    -- Função que verifica se o código de entrada representa um operador de soma ou
    -- subtração.
33
    -- Entrada: um vetor de 5 bits do tipo STD_LOGIC_VECTOR representando um
34
    -- código de entrada da calculadora.
    -- Saída: um valor do tipo BOOLEAN que representa se o valor de entrada é
36
    -- é um operador simples (soma ou subtração) ou não.
37
    FUNCTION is_simple_operation(calc_input : STD_LOGIC_VECTOR(4 DOWNTO 0)) RETURN BOOLEAN;
39
    -- Função que verifica se o código de entrada representa um operador de
40
    -- multiplicação ou divisão.
41
    -- Entrada: um vetor de 5 bits do tipo STD_LOGIC_VECTOR representando um
    -- código de entrada da calculadora.
43
    -- Saída: um valor do tipo BOOLEAN que representa se o valor de entrada é
44
    -- é um operador complexo (multiplicação ou divisão) ou não.
   FUNCTION is_complex_operation(calc_input : STD_LOGIC_VECTOR(4 DOWNTO 0)) RETURN BOOLEAN;
46
47
    -- Função que retorna um valor para o display deslocando o valor do display
    -- atual para uma casa decimal a esquerda e adicionando um valor de entrada
49
    -- númerico (de 0 a 9) na primeira casa decimal.
50
    -- Entrada: 1. um vetor de N bits do tipo STD_LOGIC_VECTOR que representa o
                   valor numério atual mostrado nos displays de 7 segmentos.
52
                2. um vetor de 4 bits do tipo STD_LOGIC_VECTOR representando um
53
                   valor numérico entre 0 e 9 que será adicionado a primeira casa
55
                   decimal do valor do display atual.
   -- Saída: um vetor de N bits com o valor mostrado nos displays de 7 segmentos
56
    -- com uma nova casa decimal.
   FUNCTION get_resulting_display(display : STD_LOGIC_VECTOR(N-1 DOWNTO 0); input :

→ STD_LOGIC_VECTOR(3 DOWNTO 0)) RETURN STD_LOGIC_VECTOR;

59
   -- Componente que interpreta e transmite os pacotes com os comandos utilizados
60
    -- pelo teclado.
61
    -- Sinais bidirecionais:
                      ps2_data: corresponde aos bits transferidos serialmente para e da porta PS2.
63
              ps2_clock: é o clock de funcionamento do controlador PS2.
64
    -- Entradas:
65
              clk: corresponde ao clock do sistema. Deve ter a mesma frequência atribuída
              ao clkfreq, 24000 (kHz).
67
               en: sinal de habilitação (ativo em nível baixo.
68
              resetn: sinal de reinicialização (ativo em nível baixo).
               lights: é um vetor que determina o estado dos LEDs do teclado: light(0) é o
70
                       do scroll lock, light(1) é o do nunlock e o lights(2) o do capslock.
71
   -- Saídas:
              key_on: é um vetor que indica se temos ou não teclas pressionadas. O índice O
73
                       representa a primeira tecla pressionada, o 1 a segunda e o 2 a terceira.
74
               Key_code: é o vetor que indica o código de leitura (scancode) das teclas
```

```
pressionadas. Os bits 15-0 representam a primeira tecla
76
        pressionada;
                                         os bits 31-16 representam a segunda tecla pressionada; e os
77
     \rightarrow bits 47-32
78
                                         representam a segunda tecla pressionada.
    COMPONENT kbdex_ctrl
    GENERIC(
80
    clkfreq : INTEGER
81
   );
83 PORT(
    ps2_data
                            :
                                     INOUT
                                                  STD_LOGIC;
84
                                    INOUT
                                                 STD_LOGIC;
85 ps2_clk
                          :
                                      IN
                                                    STD_LOGIC;
    clk
86
                                               IN
                                                          STD_LOGIC;
87
    en
88 resetn
                                  IN
                                               STD_LOGIC;
                                              STD_LOGIC_VECTOR(2 DOWNTO 0); -- lights(Caps, Nun,
                                   IN
89 lights
                          :
     \hookrightarrow Scroll)
90 key_on
                                  OUT
                                               STD_LOGIC_VECTOR(2 DOWNTO 0);
                                   OUT
                                                STD_LOGIC_VECTOR(47 DOWNTO 0)
    key_code
                         :
91
    );
92
93 END COMPONENT;
   END io;
95
    PACKAGE BODY io IS
96
    FUNCTION is_number(calc_input : STD_LOGIC_VECTOR(4 DOWNTO 0)) RETURN BOOLEAN IS
97
    BEGIN
98
    RETURN calc_input(4) = '0';
99
    END is_number;
100
101
    FUNCTION is_operation(calc_input : STD_LOGIC_VECTOR(4 DOWNTO 0)) RETURN BOOLEAN IS
102
    RETURN calc_input(4) = '1' AND calc_input /= IGNORED;
104
    END is_operation;
105
106
    FUNCTION is_simple_operation(calc_input : STD_LOGIC_VECTOR(4 DOWNTO 0)) RETURN BOOLEAN IS
107
108
    RETURN calc_input(4 DOWNTO 3) = "10";
109
110
    END is_simple_operation;
111
    FUNCTION is_complex_operation(calc_input : STD_LOGIC_VECTOR(4 DOWNTO 0)) RETURN BOOLEAN IS
112
113 BEGIN
RETURN calc_input(4 DOWNTO 3) = "11" AND calc_input /= IGNORED;
    END is_complex_operation;
115
116
   FUNCTION get_resulting_display(display : STD_LOGIC_VECTOR(N-1 DOWNTO 0); input :
117
     → STD_LOGIC_VECTOR(3 DOWNTO 0)) RETURN STD_LOGIC_VECTOR IS
    -- Variável temporária utilizada para armazenar o resultado da multiplicação
    -- do valor atual do display multiplicado por 10.
119
    VARIABLE lr : STD_LOGIC_VECTOR(N+N-1 DOWNTO 0);
120
    -- Constante com o valor decimal 10 em binário.
122
    CONSTANT TEN : STD_LOGIC_VECTOR(N-1 DOWNTO 0) := STD_LOGIC_VECTOR(TO_UNSIGNED(10,N));
123
124
```

```
-- Variável utilizada para armazenar se o resultado da soma excedeu o valor
125
     -- máximo possível.
126
     VARIABLE overflow : STD_LOGIC;
127
128
129
     -- Variáveis temporárias utilizadas para armazenar os valores do número atual
     -- do display multiplicado por 10 e o valor de entrada ambas com o tamanho de
130
     -- N bits.
131
     VARIABLE a, b : STD_LOGIC_VECTOR(N-1 DOWNTO 0);
132
133
    VARIABLE display_out : STD_LOGIC_VECTOR(N-1 DOWNTO 0);
134
135
     -- Multiplica o valor atual do display por 10 para deslocar o valor do display
     -- para uma casa decimal a esquerda.
137
    lr := booth_multiplier(TEN, display);
138
139
     -- Transforma o valor do resultado anterior e o número de entrada para o
140
     -- tamanho de N bits.
141
     a := (OTHERS => '0');
142
     a := lr(N-1 DOWNTO O);
143
     --a := STD_LOGIC_VECTOR(RESIZE(UNSIGNED(lr), N));
144
145
    b := (OTHERS => 'O');
146
    b(3 DOWNTO 0) := input;
147
     --b := STD_LOGIC_VECTOR(RESIZE(UNSIGNED(input), N));
148
149
     -- Verifica se o valor do display deslocado uma casa decimal a esquerda
150
     -- excede o valor máximo de 13 bits de um número binário de complemento de 2.
151
     IF (lr <= MAX_VALUE) THEN</pre>
152
153
     -- Adiciona o valor decimal de O a 9 a primeira casa decimal do número do
154
     -- display deslocado uma casa decimal a esquerda.
155
    ripple_adder_subtractor(a, b,
                                           '1', display_out, overflow);
156
157
     -- Verifica se o valor do display deslocado uma casa decimal a esquerda
158
    -- e adicionado um dígito na primeira casa decimal excede o valor máximo
159
     -- de 13 bits de um número binário de complemento de 2. Caso o valor
160
     -- exceda o limite máximo é retornado o mesmo número binário de entrada.
    IF (overflow = '1') THEN
162
    RETURN display;
163
    ELSE
164
    RETURN display_out;
165
    END IF;
166
167
    ELSE
168
    RETURN display;
169
170
    END IF;
171
    END get_resulting_display;
172
173
174
    END io;
```

O pacote define as funções que realizam a leitura e interpretação da entrada do teclado PS2:

- is\_number(): Verifica se a entrada é numérica, quando o bit mais significativo é 0;
- is\_operation(): Verifica se a entrada é um operador, quando o bit mais significativo é 1;
- is\_simple\_operation(): Verifica se a entrada é um operador de soma ou subtração, quando os dois *bits* mais significativos da entrada são 10;
- is\_complex\_operation(): Verifica se a entrada é um operador de multiplicação ou divisão,
   quando os dois bits mais significativos da entrada são 11;
- get\_resulting\_display(): Função responsável por atualizar o display.

#### A.4 Bibliotecas genéricas

Os arquivos da pasta /lib/general/ descrevem funções auxiliares para a exibição de valores em display de sete segmentos, conversão de números binários para o formato BCD, conversão da leitura serial do teclado para um código interpretável numericamente, e a definição do funcionamento do PWM para controle de brilho do display. Estes códigos são descritos individualmente à seguir.

#### A.4.1 Conversor binário para BCD

O código para conversão de binário para BCD, contido no arquivo binary\_to\_bcd.vhd é exibido.

```
LIBRARY ieee;
   USE ieee.std_logic_1164.ALL;
   --USE ieee.std_logic_signed.ALL;
   USE ieee.std_logic_unsigned.ALL;
   USE ieee.numeric_std.ALL;
    -- Conversão de um número binário para codificação binária decimal (BCD)
   -- utilizando o algoritmo double dabble.
   -- Entrada: um número binário de 13 bits do tipo STD_LOGIC_VECTOR no formato de
9
   -- complemento de 2.
10
   -- Saídas: quatro números binários de 4 bits do tipo STD_LOGIC_VECTOR.
   -- Cada número corresponde a uma casa decimal distinta. O número de saída no
    -- formato BCD é seu valor absoluto. Caso seja negativo e o número não utilize
   -- todas as 4 casas decimais, o display de 7 segmentos da primeira casa decimal
14
   -- mais a esquerda do número exibe o sinal negativo.
   ENTITY binary_to_bcd IS
   PORT (binary : IN STD_LOGIC_VECTOR(12 DOWNTO 0);
17
   bcd_uni : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
   bcd_ten : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
19
   bcd_hun : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
20
   bcd_tho : OUT STD_LOGIC_VECTOR(3 DOWNTO 0));
21
   END binary_to_bcd;
22
23
   ARCHITECTURE binary_to_bcd_arch OF binary_to_bcd IS
24
   RECIN
25
26
27
   PROCESS(binary) IS
28
```

```
VARIABLE bcd : STD_LOGIC_VECTOR(15 DOWNTO 0);
    VARIABLE abs_num : STD_LOGIC_VECTOR(12 DOWNTO 0);
31
    -- Constantes definidas para representar o valor zero (ZERO), um display
32
    -- apagado (BLANK) e o símbolo negativo (NEG_SIGN).
   CONSTANT ZERO : STD_LOGIC_VECTOR(3 DOWNTO 0) := "0000";
    CONSTANT BLANK : STD_LOGIC_VECTOR(3 DOWNTO 0) := "1111";
35
    CONSTANT NEG_SIGN : STD_LOGIC_VECTOR(3 DOWNTO 0) := "1110";
36
37
   BEGIN
38
    -- Se o número binário de entrada for negativo, obtem-se o valor absoluto
39
   -- utilizando o operador NOT e somando mais um no resultado. Considera-se
    -- aqui que o número binário esteja no formato de complemento de 2.
41
    IF (binary(12) = '1') THEN
    abs_num := STD_LOGIC_VECTOR(UNSIGNED((NOT binary) + 1));
   FLSE
44
   abs_num := binary;
45
   END IF;
46
47
    -- Inicializa bcd com zeros em todos os bits.
48
   bcd := (OTHERS => '0');
49
50
    -- Laço for utilizando o algoritmo double dabble.
   FOR i IN 0 TO 12 LOOP
52
   IF (bcd(3 DOWNTO 0) > 4) THEN
    bcd(3 DOWNTO 0) := bcd(3 DOWNTO 0) + 3;
55
   END IF;
57
   IF (bcd(7 DOWNTO 4) > 4) THEN
58
    bcd(7 DOWNTO 4) := bcd(7 DOWNTO 4) + 3;
   END IF:
60
61
   IF (bcd(11 DOWNTO 8) > 4) THEN
   bcd(11 DOWNTO 8) := bcd(11 DOWNTO 8) + 3;
   END IF;
64
65
   -- Desloca para esquerda.
   bcd := bcd(14 DOWNTO 0) & abs_num(12-i);
67
68
   END LOOP;
69
70
    -- Verifica se as últimas casas decimais do número são iquais a zero.
71
   -- Caso isso ocorra, as casas decimais que não possuem valor são definidas
   -- como BLANK, fazendo com que o display de 7 segmento não mostre valor algum.
73
   IF (bcd(15 DOWNTO 12) = ZERO AND bcd(11 DOWNTO 8) = ZERO AND bcd(7 DOWNTO 4) = ZERO) THEN
   bcd(15 DOWNTO 12) := BLANK;
   bcd(11 DOWNTO 8) := BLANK;
76
77
   IF (binary(12) = '1') THEN
79 bcd(7 DOWNTO 4) := NEG_SIGN;
   ELSE
80
81 bcd(7 DOWNTO 4) := BLANK;
```

```
END IF;
82
83
     ELSIF (bcd(15 DOWNTO 12) = ZERO AND bcd(11 DOWNTO 8) = ZERO AND bcd(7 DOWNTO 4) /= ZERO) THEN
     bcd(15 DOWNTO 12) := BLANK;
85
86
     IF (binary(12) = '1') THEN
     bcd(11 DOWNTO 8) := NEG_SIGN;
88
89
     bcd(11 DOWNTO 8) := BLANK;
     END IF;
91
92
     ELSIF (bcd(15 DOWNTO 12) = ZERO AND bcd(11 DOWNTO 8) /= ZERO) THEN
94
     IF (binary(12) = '1') THEN
95
     bcd(15 DOWNTO 12) := NEG_SIGN;
97
     bcd(15 DOWNTO 12) := BLANK;
98
     END IF;
99
100
     END IF;
101
102
    bcd_uni <= bcd(3 DOWNTO 0);</pre>
103
     bcd_ten <= bcd(7 DOWNTO 4);</pre>
104
     bcd_hun <= bcd(11 DOWNTO 8);</pre>
105
     bcd_tho <= bcd(15 DOWNTO 12);</pre>
107
     END PROCESS;
108
109
     END binary_to_bcd_arch;
110
```

#### A.4.2 Conversor binário para display de sete segmentos

O conversor de binário para *display* de sete segmentos, descrito pelo arquivo conv\_7seg.vhd, simplesmente codifica um algarismo, sinal negativo, ou valor nulo, de tal forma a representá-lo nos *dislplays* do *kit*. O código é exibido à seguir.

```
LIBRARY ieee ;
   USE ieee.std_logic_1164.all ;
   -- Entidade responsável pela conversão de um código binário para representação
    -- no display de 7 segmentos. Os valores de bit "1110" e "1111" são reservados,
    -- respectivamente, para a representação do símbolo negativo e quando o display
    -- está apagado.
    -- Entrada: um valor binário de 4 bits do tipos STD_LOGIC_VECTOR.
    -- \textit{Saída: um vetor de 7 bits do tipo STD\_LOGIC\_VECTOR com as informações para um}
   -- display de 7 segmentos.
10
   ENTITY conv_7seg IS
                       : in STD_LOGIC_VECTOR (3 downto 0);
   port( digit
12
              : out STD_LOGIC_VECTOR (6 downto 0));
13
   END conv_7seg;
14
15
```

```
ARCHITECTURE structural OF conv_7seg IS
16
   BEGIN
17
   WITH digit SELECT
   seg <= "1000000" WHEN "0000", -- 0
19
20
            "1111001" WHEN "0001", -- 1
            "0100100" WHEN "0010", -- 2
21
            "0110000" WHEN "0011", -- 3
22
            "0011001" WHEN "0100", -- 4
23
            "0010010" WHEN "0101", -- 5
            "0000010" WHEN "0110", -- 6
25
            "1011000" WHEN "0111", -- 7
26
            "0000000" WHEN "1000", -- 8
            "0010000" WHEN "1001", -- 9
28
            "0111111" WHEN "1110", -- NEG SIGN
29
            "111111" WHEN "1111", -- BLANK
            "111111" WHEN OTHERS;
31
   END structural;
```

#### A.4.3 Modulador PWM

Assim como o *Double-Dabble*, o algoritmo para o modulador *PWM*, descrito no arquivo pwm.vhd, foi implementado em aula prática [5]. O código é exibido à seguir.

```
LIBRARY IEEE;
   USE IEEE.STD_LOGIC_1164.ALL;
   USE IEEE.STD_LOGIC_UNSIGNED.ALL;
3
    -- Entidade responsável pela geração do sinal PWM.
    -- Entradas: 1. sinal de clock
6
                2. sinal que indica se está o PWM habilitado.
                 3. sinal de reset ativo em nível baixo.
                 4. um vetor de 8 bits do tipo STD_LOGIC_VECTOR utilizado para o
9
                    calculo do duty-cycle
10
    -- Saída: um bit do tipo STD_LOGIC que representa se o sinal PWM está ativo ou não.
   ENTITY pwm IS
12
   PORT (clk, enable, rstn : IN STD_LOGIC;
13
   duty : IN STD_LOGIC_VECTOR(7 DOWNTO 0);
   pwm_out : OUT STD_LOGIC);
   END pwm;
16
17
18
   ARCHITECTURE pwm_arch OF pwm IS
19
   SIGNAL count : STD_LOGIC_VECTOR(7 DOWNTO 0);
20
21
   BEGIN
22
   PROCESS(rstn, clk, enable) IS
23
24
   BEGIN
   IF (rstn = '0') THEN
25
   count <= "00000000";
26
   pwm_out <= '0';
   ELSIF (enable = '1') THEN
```

```
IF (clk'EVENT AND clk = '1') THEN
29
    count <= count + 1;</pre>
    IF (count <= duty) THEN
31
    pwm_out <= '1';</pre>
    ELSIF (count = "11111111") THEN
   count <= "00000000";
    ELSE
35
    pwm_out <= '0';
36
   END IF;
   END IF;
38
    END IF;
39
   END PROCESS;
    END pwm_arch;
```

#### A.4.4 Conversor da entrada do teclado para formato númerico

O código do arquivo scancode\_to\_calc\_input.vhd decodifica a entrada serial do teclado de forma a tornar esta entrada "legível" aos códigos que determinam o funcionamento da calculadora. Isso é feito através de uma correspondência direta, e utiliza a tabela de *scancodes* de uma das aulas práticas da disciplina [4]. O código é exibido à seguir.

```
LIBRARY IEEE;
   USE IEEE.STD_LOGIC_1164.ALL;
3
    -- Entidade responsável pela conversão dos scancodes do teclado para um formato
    -- interno utilizado pela calculadora.
    -- Entrada: um vetor de 8 bits do tipo STD_LOGIC_VECTOR representando o valor
    -- scancode do teclado.
    -- Saída: um vetor de 4 bits do tipo STD_LOGIC_VECTOR representando os
    -- números de 0 a 9, as teclas +, -, *, /, enter e esc. O valor "11111"
   -- representa um valor qualquer que não seja utilizado pela calculadora.
10
    ENTITY scancode_to_calc_input IS
   PORT(scancode : IN STD_LOGIC_VECTOR(7 DOWNTO 0);
12
   calc_input : OUT STD_LOGIC_VECTOR(4 DOWNTO 0));
13
14
   END scancode_to_calc_input;
15
   ARCHITECTURE scancode_to_calc_input_arch OF scancode_to_calc_input IS
16
    BEGIN
17
    WITH scancode SELECT
    calc_input <=
                    "00000" WHEN x"70" | x"45", -- "01110000", -- 0
                                                                             70
19
                    "00001" WHEN x"69" | x"16", -- "01101001", -- 1
20
                    "00010" WHEN x"72" | x"1E", -- "01110010", -- 2
                                                                             72
21
                    "00011" WHEN x"7A" | x"26", -- "01111010", -- 3
                                                                             \gamma_A
22
                    "00100" WHEN x"6B" | x"25", -- "01101011", -- 4
23
24
                    "00101" WHEN x"73" | x"2E", -- "01110011", -- 5
                                                                             73
                    "00110" WHEN x"74" | x"36", -- "01110100", -- 6
                                                                             74
25
                    "00111" WHEN x"6C" | x"3D", -- "01101100", -- 7
26
                    "01000" WHEN x"75" | x"3E", -- "01110101", -- 8
                                                                              75
                    "01001" WHEN x"7D" | x"46", -- "01111101", -- 9
                                                                             7D
28
                    "10001" WHEN x"79", -- "01111001", -- +
29
30
                    "10010" WHEN x"7B", -- "01111011", -- -
```

```
"11001" WHEN x"7C", -- "01111100", -- * 7C

"11010" WHEN x"4A", -- "01001010", -- / 4A

"11101" WHEN x"5A", -- ENTER "01011010", -- En 5A

"11100" WHEN x"76", -- ESC

"11111" WHEN OTHERS; -- INVALID

END scancode_to_calc_input_arch;
```