סדנה	נושא תרגול	מספר תרגול	נושא הרצאה	מס הרצאה
	יצוג מספרים מעבר בין בסיסים משלים ל-2 נקודה צפה	_ 1	מבוא. ארכיטקטורה של מחשב <i>RISC — V</i> שפת אסמבלי	L1a
	שגיאות וקודים לתיקון שגיאות		פקודות המעבד PC קפיצות ולולאות	L1b
	תכנות בשפת אסמבלי, שימוש בסימולטור אסמבלי	2	אלגברת מיתוג, עיקרון הדואליות, פונקציות מיתוג, חוקי דה-מורגן, ריבוי ייצוגים (שער, טבלת אמת, ביטוי מיתוג, תיאור ורילוג)	L2a
	תכנית ללא חוגים ועם חוגים הרצה על סימולטור אסמבלי	_	מפת קרנו, צמצום פונקציות, צירופי ברירה, הרחבת שנון\בול, מערכת פעולות שלמה	L2b
לוגיקה צירופית בשפת ורילוג, שימוש בסימולטור , השהיית שערים	ביטויי מיתוג על ידי בשפת ו פעולות באלגברת שימ מיתוג בסימול	3	הפשטה דיגיטלית (רמות מתח), הפשטת הטרנזיסטור כמתג, בניית שערים באמצעות מתגים, זמן התפשטות (ארבעה מודלים), האזארד סטטי ודינמי, אנרגיה לחישוב, מימוש bus באמצעות מתגים, fanout/load	L3a
	צמצום ביטוי מיתוג ע"י מפת קרנו מערכת פעולות שלמה		לוגיקה צירופית—רכיבים: decoder, mux, encoder, selector, switch	L3b
	שערים לוגיים ייצוג השערים (ציור, טבלת אמת, וורילוג) בניית רכיבים לוגיים ופונקציות צירופיות באמצעות שערים	4	לוגיקה לחישובים אריתמטיים: Full adder, ripple carry adder, carry lookahead RISC-V של גילוי תקלות בלוגיקה צירופית	L4a
מכונת מצבים בשפת ורילוג , וידוא זמן מחזור	תזמון שערים לוגיים		זיכרונות, מנעד גודל / מהירות / אנרגיה לוגיקה סדרתית: פליפ-פלופ, שעון, (מטה- סטביליות) רגיסטר הזזה Register File של RISC-V	L4b
	רכיבים לוגיים (ביטויי מיתוג, ציור וורילוג, ייצוג one-hot מפענח, מקודד, בורר, בורר קדימות	5	מכונות מצבים מילי / מור ייצוג באמצעות ביטוי רגולרי	L5a
	מולטיפלקסר, משווה, מקסימום. מימוש פונקציות באמצעות מפענחים ובוררים		סינטזה של מכונת מצבים סופית ייצוג באמצעות ורילוג	L5 <i>b</i>
	D פליפ-פלופ מסוג כולל תזמונים תזמון מערכת	6	מערכות סינכרוניות, תזמון, מסלול קריטי, סטיית שעון מגבלות של מכונות מצבים	L6a
	ונזמון מערכונ סינכרונית סינתזה של מערכות	7	מגבלוות של מכונוות מצבים בדיקת תקלות ע"י scan	L6b
	סינכרוניות סינתזה של מערכות	,	צינור מערכת לוגית	L7a
	סינכרוניות pipeline	8	זמן ביצוע מול תפוקה תקשורת טורית אסינכרונית	L7b L8a

	תקשורת טורית אסינכרונית		פקודות זיכרון, אופני מיעון לזיכרון	L8b
		9	המחסנית, שגרות, העברת שליטה ומידע בין שגרות, רקורסיה	L9a
			מימוש מעבד מחזור יחיד	L9b
תרגול חזרה למבחן 1	Single cycle RISC-V	10	מימוש מעבד של מספר מחזורים, הפרדה בין בקר למסלול נתונים	L10a
			מימוש בקר באמצעות מיקרו-קוד	L10b
תרגול חזרה	Multi cycle RISC-V	11	פסיקות וטיפול במצבים חריגים	L11a
למבחן 2		11	מימוש מעבד מצונר	L11b
	RISC-V -תלויות ב Pipeline	12	תלויות נתונים, תלויות מבניות ותלויות בקרה (קפיצות) במעבד מצונר	L12a
			תלויות מידע במעבד מצונר	L12b