Ψηφιακά Συστήματα VHDL (TestBench)

Επ. Καθηγητής Κων/νος Σιώζιος



Τμήμα Φυσικής


Αριστοτέλειο Πανεπιστήμιο Θεσσαλονίκης

Overview

- > Η VHDL εκτός από την χρήση της για την δημιουργία συνθέσιμων κυκλωμάτων χρησιμοποιείται και ως test language
- Απαιτείται εξονυχιστική επαλήθευση της λειτουργίας των συστημάτων που σχεδιάζονται
- Για την εξομοίωση των κυκλωμάτων πρέπει να παραχθεί έναν ακόμα entity και architecture.
- Το επιπρόσθετο design που θα παραχθεί για την επαλήθευση του τελικού συστήματος ονομάζεται testbench.
- > Τα testbenches δεν είναι συνθέσιμα

Testbench

- Χρησιμοποιούνται για την επιβεβαίωση της σωστής λειτουργίας του κυκλώματος που έχουμε σχεδιάσει
- ≻Οι κύριες λειτουργίες είναι οι εξής:
 - Παραγωγή σημάτων εισόδου/διέγερσης (stimulus)
 - Εφαρμογή των παραγόμενων σημάτων εισόδου στο σύστημα που βρίσκεται υπό εξομοίωση (Design Under Test)
 - Συλλογή των εξόδων από το DUT και σύγκριση με αναμενόμενες τιμές



Testbench

- To testbench αποτελείται από:
 - ✓ Entity
 - Δεν έχει θύρες εισόδου και εξόδου

- Architecture
 - ✓ Ορισμός των σημάτων εισόδου (stimulus), εξόδου και των ενδιάμεσων σημάτων και του DUT
 - ✓ Δημιουργία των σημάτων εισόδου/εξόδου
 - ✓ Δημιουργία του σήματος ρολογιού αν απαιτείται
 - ✓ Σύνδεση όλων των σημάτων με το DUT
 - ✓ Σύγκριση της εξόδου και επιβεβαίωση ορθής λειτουργίας

Clock Generation

Απαιτείται η παραγωγή του σήματος ρολογιού εάν το κύκλωμα που βρίσκεται υπό εξομοίωση χρησιμοποιεί ακολουθιακά στοιχεία

1ος Τρόπος


```
library ieee;
use ieee.std logic 1164.all;
use ieee.numeric_std.all;
entity test bench is
end test bench;
architecture Behavioral of test bench is
    constant ClockPeriod : TIME := 50 ns;
    signal clock : std logic := '0';
    begin
Clock Generate: process
                begin
                    clock <= not clock after ClockPeriod/2:
                end process;
end Behavioral;
```

2ος Τρόπος

```
library ieee;
use ieee.std logic 1164.all;
use ieee.numeric std.all;
entity test bench is
end test bench;
architecture Behavioral of test bench is
    constant ClockPeriod : TIME := 50 ns:
    signal clock : std_logic := '0';
    begin
Clock Generate: process
                   wait for ClockPeriod/2:
                   clock <= '1';
                   wait for ClockPeriod/2:
                   clock <= '0';
                end process;
end Behavioral;
```

Παραγωγή Διεγέρσεων Εισόδου

- Απαιτείται η δημιουργία των σημάτων εισόδου και η εφαρμογή τους στο DUT.
- Τα σήματα εισόδου εφαρμόζονται στο DUT με τη χρήση concurrent κώδικα.
- Οι συνηθέστεροι τρόποι εφαρμογής εισόδων είναι 2:
 - ✓ VHDL-Absolute Time
 - ✓ VHDL-Relative Time
- ➤ Absolute Time: Όλα τα σήματα εισόδου εφαρμόζονται με σημείο αναφοράς τον χρόνο εξομοίωσης 0.
- ➤ Relative Time: Εφαρμόζονται οι αρχικές τιμές των σημάτων στο DUT και στην συνέχεια με την αλλαγή κάποιων σημάτων ελέγχου αλλάζουν και οι είσοδοι.



- Κάθε είσοδος αντιστοιχεί σε έναν αριθμό: (a-3, b-2, c-1, d-0). Όταν μόνο μία είσοδος είναι ενεργή, ο αντίστοιχος αριθμός εμφανίζεται στην έξοδο encode.
- Αν περισσότερες από μια εισόδους είναι ενεργές, στην έξοδο εμφανίζεται ο μεγαλύτερος αριθμός (κωδικοποίηση κατά προτεραιότητα). Σε αυτές τις περιπτώσεις η έξοδος exists είναι στο λογικό 1.
- Αν δεν υπάρχουν ενεργές είσοδοι, τότε η έξοδος encode τίθεται σε κατάσταση απομόνωσης ενώ η έξοδος exists είναι 0.

```
library IEEE;
use IEEE.std logic 1164.all;
entity binary encoder is
   port (
      a: in std logic;
      b: in std logic;
      c: in std logic;
      d: in std logic;
      exists: inout std logic;
      encode: out std logic vector (1 downto 0));
end binary encoder;
architecture binary encoder of binary encoder is
begin
      encode(1) <= a or b when exists='1' else 'Z';
      encode(0) <= a or ((not b) and c) when exists='1'
          else 'Z';
      exists <= a or b or c or d;
end binary encoder;
```

1ος τρόπος

Είναι ο απλούστερος τρόπος.


Αποτελούνται από εντολές ανάθεσης που καθορίζουν τις τιμές των σημάτων εισόδου.


```
library ieee;
     use ieee.std logic 1164.all;
    entity binary encoder tb is
    end binary encoder tb;
    parchitecture TB ARCHITECTURE of binary encoder tb is
 8
 9
          component binary encoder
10
          port(
11
              a : in std logic;
              b : in std logic;
13
              c : in std logic;
14
              d : in std logic;
15
              exists : inout std logic;
16
              encode : out std logic vector(1 downto 0));
17
          end component;
18
19
          signal a : std logic:='0';
20
          signal b : std logic:='0';
21
          signal c : std logic:='0';
22
          signal d : std logic:='0';
23
          signal exists : std logic;
24
          signal encode : std logic vector(1 downto 0);
25
26
     begin
27
          UUT : binary encoder
28
              port map
29
                  (a => a,
                  b \Rightarrow b.
31
                  c => c,
32
                  d \Rightarrow d
                  exists => exists,
34
                  encode => encode );
35
36
         a<=not a after 25 ns:
         b<=not b after 50 ns;
38
         c<=not c after 100 ns;
39
          d<=not d after 200 ns;
40
     end TB ARCHITECTURE;
41
42
     configuration TESTBENCH_FOR_binary_encoder of binary_encoder_tb is
43
          for TB ARCHITECTURE
44
              for UUT : binary encoder
45
                  use entity work.binary encoder(binary encoder);
46
              end for:
47
          end for;
48
     end TESTBENCH_FOR_binary_encoder;
```

```
library ieee;
 2
     use ieee.std logic 1164.all;
 3
    entity binary encoder tb is
    end binary encoder tb;
 6


architecture TB ARCHITECTURE of binary encoder tb is
 8
 9
          component binary encoder
10
         port(
                                                                              ➤ encode(1)
11
              a : in std logic;
                                                                binary encoder
                                                                              ➤ encode(0)
12
              b : in std logic;
13
              c : in std logic;
                                                                              exists
                                                         d
14
              d : in std logic;
15
              exists : inout std logic;
16
              encode : out std logic vector(1 downto 0));
17
          end component;
18
19
          signal a : std logic:='0';
20
          signal b : std logic:='0';
          signal c : std logic:='0';
21
22
          signal d : std logic:='0';
23
          signal exists : std logic;
          signal encode : std logic vector(1 downto 0);
24
```


```
begin
26
27
          UUT : binary encoder
              port map
28
29
                   (a => a,
30
                   b \Rightarrow b,
31
                   c => c,
32
                   d => d,
                   exists => exists,
33
34
                   encode => encode );
                                                                            encode(1)
35
36
          a<=not a after 25 ns:
                                                              binary encoder
                                                                            ➤ encode(0)
37
          b<=not b after 50 ns;
                                                                            exists
                                                        d
38
          c<=not c after 100 ns:
39
          d<=not d after 200 ns;
40
     end TB ARCHITECTURE;
41
42
      configuration TESTBENCH FOR binary encoder of binary encoder tb is
43
          for TB ARCHITECTURE
44
               for UUT : binary encoder
45
                   use entity work.binary encoder(binary encoder);
46
              end for;
47
          end for:
48
      end TESTBENCH FOR binary encoder;
```







а	b	С	d	enc(0)	enc(1)	exist
0	0	0	0	0	0	0
0	0	0	1	0	0	1
0	0	1	-	0	1	1
0	1	-	-	1	0	1
1	-	-	-	1	1	1







а	b	С	d	enc(0)	enc(1)	exist
0	0	0	0	0	0	0
0	0	0	1	0	0	1
0	0	1	-	0	1	1
0	1	-	-	1	0	1
1	-	-	-	1	1	1





а	b	С	d	enc(0)	enc(1)	exist
0	0	0	0	0	0	0
0	0	0	1	0	0	1
0	0	1	-	0	1	1
0	1	-	-	1	0	1
1	-	-	-	1	1	1





а	b	С	d	enc(0)	enc(1)	exist
0	0	0	0	0	0	0
0	0	0	1	0	0	1
0	0	1	-	0	1	1
0	1	-	-	1	0	1
1	-	-	-	1	1	1

2ος τρόπος

Βασίζεται στις συναρτήσεις χειρισμού αρχείων.

Υπάρχει ένας βρόχος που διαβάζει συνεχώς εισόδους, τις αναθέτει στα σήματα εισόδου της μονάδας UUT και αποθηκεύει ή συγκρίνει τις τιμές των εξόδων που προκύπτουν.


```
library ieee;
 use ieee.std logic 1164.all;
 use STD.TEXTIO.all;
 -- Add your library and packages declaration here ...
mentity binary encoder tb is
end binary encoder tb;


□architecture TB_ARCHITECTURE of binary_encoder_tb is
                                                                       -- Add your stimulus here ...
     file IN VECTORS: TEXT open READ MODE is "inputs.txt";
                                                                       process
     file OUT VECTORS: TEXT open WRITE MODE is "outputs.txt";
                                                                           variable IN BUF: LINE;
     -- Component declaration of the tested unit
                                                                           variable OUT BUF: LINE;
     component binary encoder
                                                                           variable a var,b var,c var,d var : bit;
     port(
                                                                      begin
         a : in std logic;
                                                                           while not ENDFILE (IN VECTORS) loop
         b : in std logic;
                                                                               READLINE (IN VECTORS, IN BUF);
         c : in std logic;
                                                                               READ(IN_BUF,a_var);
         d : in std logic;
                                                                               READ(IN BUF,b var);
         exists : inout std logic;
                                                                               READ(IN BUF,c var);
         encode : out std_logic_vector(1 downto 0) );
                                                                               READ(IN BUF, d var);
 end component;
                                                                               a<=to stdulogic(a var);</pre>
                                                                               b<=to stdulogic(b var);
     -- Stimulus signals
                                                                               c<=to stdulogic(c var);</pre>
     -- signals mapped to the I/O ports of tested entity
                                                                               d<=to stdulogic(d var);</pre>
     signal a : std logic;
                                                                               wait for 5 ns;
     signal b : std logic;
                                                                           WRITE(OUT BUF,STRING'("Exists= "));
     signal c : std logic;
                                                                           WRITE(OUT BUF, to bit(exists));
     signal d : std logic;
                                                                           WRITE(OUT BUF,STRING'(", Encode= "));
     -- Observed signals
                                                                           WRITE(OUT BUF, to bitvector(encode));
     --signals mapped to the output ports of tested entity
                                                                           WRITELINE (OUT VECTORS, OUT BUF);
     signal exists : std logic;
                                                                       end loop;
     signal encode : std logic vector(1 downto 0);
                                                                       wait;
     -- Add your code here ...
                                                                  end process;
                                                                  end TB ARCHITECTURE;
 begin
     -- Unit Under Test port map
                                                                   configuration TESTBENCH FOR binary encoder of binary encoder tb is
     UUT : binary encoder
                                                                       for TB ARCHITECTURE
         port map
                                                                           for UUT : binary encoder
              (a => a,
                                                                               use entity work.binary encoder(binary encoder);
             b \Rightarrow b
             c => c,
                                                                       end for:
              d \Rightarrow d
                                                                  end TESTBENCH FOR binary encoder;
             exists => exists,
             encode => encode );
     -- Add your stimulus here ...
```

inputs.txt

outputs.txt

```
0000 ----
             → Exists= 0, Encode= 00
            → Exists= 1, Encode= 00
0010
            → Exists= 1, Encode= 01
            → Exists= 1, Encode= 01
            → Exists= 1, Encode= 10
0101
            Exists= 1, Encode= 10
Exists= 1, Encode= 11
1000
1101 _____ Exists= 1, Encode= 11
1110 Exists= 1, Encode= 11
    Exists= 1, Encode= 11
1111 -
```





а	b	С	d	enc(0)	enc(1)	exist
0	0	0	0	0	0	0
0	0	0	1	0	0	1
0	0	1	-	0	1	1
0	1	-	-	1	0	1
1	-	-	-	1	1	1


3ος τρόπος


Περιγράφουμε αλγοριθμικά την λειτουργία του κυκλώματος UUT και συγκρίνονται τα αποτελέσματα.

Τυχόν ασυμφωνίες ελέγχονται και αναφέρονται με την εντολή assert.

```
library ieee;
 use ieee.std logic 1164.all;
     -- Add your library and packages declaration here ...
mentity binary encoder tb is
end binary encoder tb;
Earchitecture TB ARCHITECTURE of binary encoder tb is
     -- Component declaration of the tested unit
     component binary encoder
     port(
         a, b, c, d : in std logic;
         exists : inout std logic;
         encode : out std logic vector(1 downto 0) );
 end component;
 -- Stimulus signals - signals mapped to the input and inout ports of tested entity
     signal a, b, c, d : std logic;
 -- Observed signals -signals mapped to the output ports of tested entity
     signal exists : std logic;
     signal encode : std logic vector(1 downto 0);
     -- Add your code here ...
 begin
     -- Unit Under Test port map
     UUT : binary encoder
         port map
             (a => a,
             b \Rightarrow b,
             c \Rightarrow c
             d \Rightarrow d
             exists => exists,
             encode => encode );
     -- Add your stimulus here ...
process
         function exists behavior (a,b,c,d: std logic)
         return std logic is
         begin
                                                                                 continue...
             if (a='1') or (b='1') or (c='1') or (d='1') then
                 return '1';
             else
                 return '0':
             end if:
         end exists behavior;
```

```
function encode behavior (a,b,c,d: std logic)
             return std logic vector is
        begin
            if (a='1') then
                 return "11";
            elsif (b='1') then
                 return "10";
            elsif (c='1') then
                 return "01";
            else
                 return "00";
             end if;
        end encode behavior;
    begin
        for al in std logic'('0') to std logic'('1') loop
             for b1 in std logic'('0') to std logic'('1') loop
                 for c1 in std logic'('0') to std logic'('1') loop
                     for d1 in std logic'('0') to std logic'('1') loop
                         a<=a1:
                         b \le b1:
                         c<=c1:
                         d \le d1:
                         wait for 5 ns;
                         assert(exists=exists behavior(a,b,c,d))
                         report "Error on signal exists!";
                         assert(encode=encode behavior(a,b,c,d))
                         report "Error on signal encode!";
                     end loop;
                 end loop;
             end loop;
        end loop;
    wait:
end process;
end TB ARCHITECTURE;
configuration TESTBENCH FOR binary encoder of binary encoder tb is
    for TB ARCHITECTURE
        for UUT : binary encoder
            use entity work.binary encoder (binary encoder);
        end for:
    end for;
end TESTBENCH FOR binary encoder;
```





а	b	С	d	enc(0)	enc(1)	exist
0	0	0	0	0	0	0
0	0	0	1	0	0	1
0	0	1	-	0	1	1
0	1	-	-	1	0	1
1	-	-	-	1	1	1