

计算机组成原理--期末复习题

1. 世界第一台通用电子计算机ENIAC，1946
2. 世界第一台存储程序式计算机EDSAC，1949
3. 数据校验码主要有 海明校验码、奇偶校验码、循环冗余校验码
4. 计算机的字长取决于运算器 一次运算的二进制位数
5. 使用虚拟存储器时，由 操作系统 完成地址转换
6. RAM芯片位扩展可以增加存储器 字长，字扩展可以增加 存储单元个数
7. 输入输出指令的功能是 CPU 与外设的数据传送
8. 假设校验位的个数为 r ， $k = 2^r - 1 - r$ 个信息能用于纠正被传送数据的位数，需满足： $2^r \geq k + r + 1$
9. 某计算机字长是 16 位，它的存储容量是 1 MB，按字编址，它的寻址范围是 $0 \sim 2^{19} - 1$
 - $1 \text{ MB} = 2^{20} \times 8$
 - $2^{20} \times 8 / 16 = 2^{19}$
10. 操作数在寄存器中的寻址方式称为寄存器寻址；
操作数在指令中的寻址方式称为立即寻址
相对寻址中，指令地址码给出一个偏移量(带符号数)，基址地址隐含由 PC 给出。
11. 操作码的编码有两种方式： 定长操作码法，扩展操作码编法
12. 串行传输时数据位的 低位在前，高位在后
13. 指令系统中采用不同的寻址方式的主要目的是缩短指令长度，扩大寻址范围
14. 微指令格式分为水平型和垂直型，水平型微指令的位数较多，用它编写的微程序较短。
15. 存放欲执行指令的寄存器是 IR
16. 所谓三总线结构的计算机是指 I/O 总线、主存总线、DMA 总线 三组传输线，微型机系统中， 主机和高速硬盘 进行数据交换
一般采用 DMA 方式
17. 在主存和 CPU 之间增加 cache 存储器是为了解决 CPU 和内存速度不匹配的问题；
引入虚拟存储器则是为了解决 主存容量不够大的问题。
为使主存的平均读出时间接近于 Cache 的读出时间,必须让 Cache 的命中率接近于 1。
18. 磁盘上访问信息的最小物理单位是 扇区
19. 相联存储器是按内容访问的存储器
20. 补码运算的特点是符号位与数值位一起计算
21. 若浮点数用补码表示，则判断运算结果是否为规格化数的方法是 C 数符与尾数小数点后第一位数字相异为规格化数
22. 某计算机有五级中断 $L_4 \sim L_0$ ，中断屏蔽字为 $M_4M_3M_2M_1M_0$ ， $M_i = 1$ ($0 \leq i \leq 4$) 表示对 L_i 级中断进行屏蔽。若中断响应优先级从高到低的顺序是 $L_4 \rightarrow L_0 \rightarrow L_2 \rightarrow L_1 \rightarrow L_3$ ，则 L_1 的中断处理程序中设置的中断屏蔽字是 01010
23. 什么是 ISA?

Instruction Set Architecture。指令集体系结构。是一种规约。规定了如何使用硬件，不同ISA规定的指令集不同，在计算机系统中是必不可少的一个抽象层
24. 什么是数据通路？它主要由哪两类元件组成？控制器的主要功能是什么？

CPU主要由控制器和数据通路组成，指令执行过程中，数据所经过的路径，包括路径中的部件称之为数据通路。它是指令的执行部件。
主要由组合逻辑元件和时序逻辑元件组成
控制器负责对指令进行译码，生成控制信号，控制数据通路的动作。
25. 什么是 CPI？CPU 执行时间与哪几个因素有关？

Cycles Per Instruction。每条指令执行所用的时钟周期数。
 $\text{CPU 执行时间} = \text{CPI} \times \text{程序总指令条数} \times \text{时钟周期}$
26. 用二进制编码的原因？
 - 制造2个稳定态的物理器件容易
 - 二进制编码、计数、运算规则简单

- 与逻辑命题真假对应，便于逻辑运算，便于用逻辑电路实现算数运算

27. 先行进位解决的是 ALU 的运算速度问题

其基本思想是使串行进位的产生变成并行进位的产生，从而使各个进位在一个时钟周期内完成，提高加法运算速度。

28. 什么是刷新？为什么要刷新？有哪几种常用的刷新方式？

动态存储元主要由电容构成，由于电容存在的漏电现象而使其存储的信息不稳定，故 DRAM 芯片需要定时刷新。

集中式刷新、分布式刷新

29. 中断与子程序

- 中断服务程序与中断时 CPU 正在运行的程序是相互独立的，它们之间没有确定的关系。子程序调用时转入的子程序与 CPU 正在执行的程序段是同一程序的两部分。
- 除了软中断通常中断产生都是随机的，而子程序调用是由 CALL 指令（子程序调用指令）引起的。
- 中断服务程序的入口地址可以通过硬件向量法产生向量地址，再由向量地址找到入口地址。子程序调用的子程序入口地址是由 CALL 指令中的地址码给出的。
- 调用中断服务程序和子程序都需保护程序断点，前者由中断隐指令完成，后者由 CALL 指令本身完成。
- 处理中断服务程序时，对多个同时发生的中断需进行裁决，而调用子程序时一般没有这种操作。
- 在中断服务程序和所调用的子程序中都有保护寄存器内容的操作。

30. CISC 与 RISC

CISC：复杂指令系统计算机（Complex Instruction Set Computer）

特点：


- 指令格式不固定，指令可长可短，操作数可多可少
- 寻址方式复杂多样，操作数可来自寄存器也可来自存储器
- 采用微程序控制，执行每条指令均需完成一个微指令序列
- 指令越复杂，CPI 越大。指令系统庞大，研制周期长，系统效率低。

RISC：简单指令系统计算机（Reduced Instruction Set Computer）

特点：

- 只保留功能简单的指令
- 指令系统尽可能简单，尽是减少指令的执行时间以提高效率
- 多用寄存器指令，少用访内指令，指令格式一致，寻址方式简单

31. 画出冯·诺依曼计算机的硬件组成框图，并简要说明各部分主要功能和工作原理



控制器：整个计算机的指挥中心，控制计算机从内存中取出指令分析，译码并执行相应操作

存储器：存放程序和数据，是记忆装置，是计算机能实现存储程序控制的基础

输入设备：输入用户提供的原始信息，将其转换为计算机能识别的信息

输出设备：将计算机的处理结果以能被人们接受的或能为其他计算机所接受的形式输出

运算器：二进制为基础完成对信息的加工、处理，核心是算数逻辑运算部件ALU。是一种执行部件

总线：计算机通过总线将五大部件连接起来。总线式它们相互通信的公共通路，主要任务是在各部件之间传送地址信息、数据信息、控制信息

采用存储程序工作原理：

- 实现编制程序（根据问题找算法编程序）
- 将程序存储于计算机的存储器中

- 计算机在运行时自动地、连续地从存储器中一次取出指令加以执行以控制流（指令）驱动程序执行，信息流（数据流）被动地被调用处理

32. 什么是校验码？其基本原理是什么？常用的数据校验码有哪些？

校验码是一种常用的带有发现某些错误或自动纠错能力的数据编码方法。

实现原理：

加进一些冗余码，使合法数据出现某些错误时，成为非法编码。这样就可以通过检查编码的合法性来发现错误

奇偶校验码、海明校验码、循环冗余校验码

33. 什么是“寻址方式”？常用的操作数的寻址方式有哪些？

指令或操作数地址的指定方式

立即 / 直接 / 间接 / 寄存器 / 寄存器间接 / 偏移 / 堆栈等

34. Cache 有哪些特点？

- 位于 CPU 与主存之间，是存储器层次结构中级别最高的一级。容量比主存小，目前一般有数 KB 到数 MB。
- 速度一般比主存快 5~10 倍，通常由存储速度高的双极型三极管或 SRAM 组成。
- 其容量是主存的部分副本。
- 可用来存放指令，也可用来存放数据。
- 快存的功能全部由硬件实现，并对程序员透明。

35. 试从记录密度，存储容量，存取速度方面来说明磁表面存储器的相关技术指标。

记录密度：

- 道密度(TPI)：磁盘半径方向单位长度包含的磁道数，单位：道/英寸（TPI）或道/毫米（TPM）
- 位密度(BPI)：在每一个磁道内单位长度内所能记录的二进制信息数。

存储容量：

存储容量是指整个磁表面存储器所能存储的二进制信息的总量，一般用位或字节为单位表示，它与存储介质尺寸和记录密度直接相关。


- 非格式化容量是指磁记录表面上可全部利用的磁化单元数
- 格式化容量是指用户实际可以使用的存储容量。

平均寻址时间 T_a = 平均找道时间 t_{sa} + 平均等待时间 t_{wa}

存取时间：当磁头接到读/写命令，从原来的位置移动到指定位置，并完成读/写操作的时间

数据传输率：磁表面存储器在单位时间内与主机之间传送数据的位数或字节数。

36. 不同层次语言之间的等价转换



37. 假如某程序 P 编译后生成的代码由 ALU、Load、Store、Branch 四类指令组成，它们在程序中所占比例如图所示，已知它们的 CPI 分别为 1, 2, 2, 2，现重新对程序进行编译优化，生成的新目标代码中 ALU 指令减少了 50%，其他类指令条数不变。

Op	Freq	Cycle
ALU	43%	1
Load	21%	2
Store	12%	2
Branch	24%	2

- (1) 编译优化前后程序的 CPI 各是多少？
 (2) 如果机器的时钟周期为 20 ns (50 MHz 时钟频率)，则优化前后的 MIPS 各是多少？

优化后各指令所占的新的比例为：

$$21.5 / (21.5 + 21 + 12 + 24) = 27\%$$

$$21 / (21.5 + 21 + 12 + 24) = 27\%$$

$$12 / (21.5 + 21 + 12 + 24) = 15\%$$

$$24 / (21.5 + 21 + 12 + 24) = 31\%$$

$$\text{优化前的 CPI} = 1 * 43\% + 2 * 21\% + 2 * 12\% + 2 * 24\% = 1.57$$

$$\text{优化后的 CPI} = 1 * 27\% + 2 * 27\% + 2 * 15\% + 2 * 31\% = 1.73$$

$$\text{优化前的 MIPS} = 50 \text{ M} / 1.57 = 31.8 \text{ MIPS}$$

$$\text{优化后的 MIPS} = 50 \text{ M} / 1.73 = 28.9 \text{ MIPS}$$

38. 假定小端机器中指令：mov AX, 0x12345(BX) 其中操作码 mov 为 40H，寄存器 AX 和 BX 的编号分别为 0001B 和 0010B，立即数占 32 位，则


存放顺序为（左低右高）：

40	1	2	45 23 01 00
----	---	---	-------------

若在大端机器上，存放顺序为（左低右高）：

40	1	2	00 01 23 45
----	---	---	-------------

39. 主存和 Cache 之间直接映射，块大小为 16 B。Cache 的数据区容量为 64 KB，主存地址为 32 位，按字节编址。



- (1) 说明主存地址如何划分和访存过程。
 (2) Cache 有多少行？容量多大？

(1)



$$\text{cache 行号: } 64 \text{ KB} / 16 \text{ B} = 4 \text{ K 行} = 2^{12} \rightarrow 12 \text{ 位选择行号}$$

$$\text{块大小: } 16 \text{ B} = 2^4 \text{ B} \rightarrow 4 \text{ 位选择块内地址}$$

$$32 - 12 - 4 = 16 \rightarrow 16 \text{ 位标记位}$$

访存过程：

- 根据访存地址中间 c 位行号找到对应 cache 行，将对应 cache 行的 tag 和贮存地址的高 t 位标记比较
 - 标记位相等且有效位为 1，访问 cache 命中。根据主存地址中低 b 位的块内地址在对应的 cache 行中存取信息
 - 标记位不相等或有效位为 0，则不命中（缺失）。CPU 从主存中读出该地址所在的一块信息送到对应 cache 行中，将有效位置 1，并将标记设置为地址中的高 t 位，同时将该地址中的内容送 CPU



(2)

cache行: $64KB / 16B = 4K$ 行 [cache容量 / 块大小]

一行中包含 有效位(1) + tag位(16) + 数据位(16 B)

cache容量: $4K \times (1 + 16 + 128)$

40. 假定计算机系统主存空间大小为 $32K \times 16$ 位, 且有一个 $4K$ 字的 4 路组相联 Cache, 主存和 Cache 之间的数据交换块的大小为 64 字。假定 Cache 开始为空, 处理器顺序地从存储单元 $0, 1, \dots, 4351$ 中取数, 一共重复 10 次。设 Cache 比主存快 10 倍。采用 LRU 算法。试分析 Cache 的结构和主存地址的划分。说明采用 Cache 后速度提高了多少? 采用 MRU 算法后呢?

假定主存按字编址。每字 16 位。

主存: $32K \text{ 字} = 512 \text{ 块} \times 64 \text{ 字/块}$

cache行数: $4K \text{ 字} / 64 \text{ 字} = 2^6 \text{ 行}$ 【cache容量 / 块大小】

cache组数: $2^6 / 4 = 2^4 \text{ 组}$

地址总线位数: $32K \text{ 字} = 2^{15} \text{ 字}$ 15 位

tag位数: $15 - 6 - 4 = 5$

主存地址划分:

标志位	组号	字号
5	4	6

41. 设某指令系统指令字是 16 位, 每个地址码为 6 位。若二地址指令 15 条, 一地址指令 34 条, 则剩下零地址指令最多有多少条?

二地址指令: $(0000 \sim 1110)$

一地址指令: 11110 (00000 ~ 11111); 11111 (00000 ~ 00001)


零地址指令: 11111 (00010 ~ 11111) (000000 ~ 111111)

故零地址指令最多有 $30 \times 2^6 = 15 \times 2^7$ 种

分成不同的固定长度

15条二地址

(包含二地址,
只剩4位做操作码)




用了15种

剩余一种1111, 扩展当
作一地址指令

34条一地址

(6位操作码)



剩下: $2^6 - 34$ 这些剩下的都可以做零地址
前面的扩展

零地址



可以有 $(2^6 - 34) \times 2^6 = 30 \times 2^6 = 15 \times 2^7$ 种

42. 某指令系统的指令字长 12 位, 每个地址码长 3 位, 试提出一种分配方案, 使该指令系统有 4 条三地址指令, 8 条二地址指令, 180 条单地址指令。若二地址指令仅有 7 条, 单地址指令最多可有多少条?

方案:

三地址: 000 - 011

二地址: 1 (00-11) 00 (0-1)

一地址: 1 (00-11) (010-111) (000-111)

三地址: 000-011 4条

二地址: 1 (00-11) (000-111) $4 \times 8 = 32$ 条

一地址: $(32 - 7) \times (000-111) = 25 \times 8 = 200$ 条

43. CPU 的地址总线 16 根 (A15~A0, A0 为低位), 双向数据总线 8 根 (D7~D0), 控制总线中与主存有关的信号有 MREQ~ (允许访存), R/ W~。主存地址空间分配如下:

0 - 8191为系统程序区, 由只读存储芯片组成

8192 - 32767 为用户程序区;

最后 (最大地址) 2K 地址空间为系统程序工作区。

按字节编址。现有如下芯片:

EPROM: $8K \times 8$ 位 (控制端仅有 CS~)

SRAM: $16K \times 1$ 位, $2K \times 8$ 位, $4K \times 8$ 位, $8K \times 8$ 位


试设计该计算机主存储器。



低 8K 范围可选用: 一片 $8K \times 8$ 位的 EPROM

24K 用户空间可选用: 3 片 $8K \times 8$ 位的 SRAM

高 2K 空间：只需用 1 片 2K*8 位的 SRAM 即可



44. 设某机主存容量为 4MB，Cache 容量为 16KB，每块包含 8 个字，每字 32 位，设计一个四路组相联映像（即 Cache 每组内共有四个块）的 Cache 组织，要求：

(1) 画出主存地址字段中各段的位数。

(2) 设 Cache 的初态为空，CPU 需依次从主存第 0，1，2，……，9) 号单元读出 100 个字（主存一次读出一个字。），并重复按此次序读 8 次，问命中率是多少？

地址总线位数： $4\text{ MB} / 32 = 2^{20}$ 所以有20位

cache行数： $16\text{ KB} / 8 * 32 = 1\text{ K} = 2^9$ 行号9位

cache组数： $2^9 / 4 = 2^7$ 组 组号7位

每块：8字 = 2^3 字 块内3位

tag位数： $20 - 7 - 3 = 10$ tag 10位

主存的地址格式：

45. 磁盘组有 6 片磁盘，每片有两个记录面，最上最下两面不用。存储区域内直径 22cm，外直径 33cm,道密度为 40 道/cm,内层位密度 400 位/cm,转速 2400 转/分，问：

(1) 共有多少柱面？

(2) 盘组总存储容量是多少？

(3) 数据传输率多少？

(4) 如果某文件长度超过一个磁道的容量，应将它记录在同一个存储面上，还是记录在同一个柱面上？

(1)

有效存储区域： $(33 - 22) / 2 = 5.5\text{ cm}$

柱面数 = 道密度 * 有效区域 = $5.5\text{ cm} * 40\text{道/cm} = 220$

(2)

内道周长： $22\text{ cm} * 3.14 = 69.08\text{ cm}$

道信息量： $400\text{位/cm} * 69.08\text{ cm} = 27632\text{位} = 3454\text{ B}$

面信息量： $3454\text{ B} * 220 = 759800\text{ B}$

盘组容量： $759800\text{ B} * 10 = 7598000\text{ B}$

(3)

磁盘数据传输率：单位时间内传输的数据量

磁盘数据传输率 = 转速 * 道容量 = $(2400\text{转/60秒}) * 3454\text{ B} = 13816\text{ B/S} = 13.492\text{ K/S}$

(4)

同一个柱面上，因为省去了重新寻道的时间，数据读写速度快

46. 在 IEEE 754 浮点数运算中，如何判断浮点运算的结果是否溢出？

主要看阶码是否溢出，并不以尾数溢出来判断。

尾数溢出时，可通过右规操作进行纠正

阶码上溢时，说明结果的数值太大，无法表示。
阶码下溢时，说明结果的数值太小，可以把结果近似为0

在进行对阶、规格化、舍入和浮点数的乘/除运算等过程中，都需要对阶码进行加、减运算，可能会发生阶码上溢或阶码下溢，因此，必须对阶码进行溢出判断。

47. 假定一个存储器系统支持 4 体交叉存取，某程序执行过程中访问地址序列为 3, 9, 17, 2, 51, 37, 13, 4, 8, 41, 67, 10，则哪些地址访问会发生体冲突？

对于4体交叉访问的存储系统，每个存储模块的地址分布为：

Bank0: 0、4、8、12、16

Bank1: 1、5、9、13、17...37...41...

Bank2: 2、6、10、14、18

Bank3: 3、7、11、15、19...51...67

如果给定的访存地址在相邻的4次访问中出现在同一个Bank内，就会发生访存冲突。所以，17和9、37和17、13和37、8和4发生冲突。

48. 假定某机主存空间大小 1GB，按字节编址。cache 的数据区（即不包括标记、有效位等存储区）有 64KB，块大小为 128 字节，采用直接映射和全写（write-through）方式。

(1) 主存地址如何划分？要求说明每个字段的含义、位数和在主存地址中的位置。

(2) cache的总容量为多少位？

(1)

地址总线位数：2³⁰B 30位

cache行数：64 KB / 128 B=512 行号9位

块：128 =2⁷ 块内7位

tag位数 = 30 - 7- 9 = 14 位

14位tag	9位行号	7位块号
--------	------	------

(2)

标记阵列大小：2⁹ * (1 + 14) = (2⁴ - 1) * 2⁹ = 8 K - 0.5 K = 7.5 K

数据区大小：64 * 8 K = 512 K

cache大小：519.5 K

49. 某计算机字长 16 位，每次存储器访问宽度 16 位，CPU 中有 8 个 16 位通用寄存器。现为该机设计指令系统，要求指令长度为字长的整数倍，至多支持 64 种不同操作，每个操作数都支持 4 种寻址方式：立即 (I)、寄存器直接 (R)、寄存器间接 (S) 和变址 (X)，存储器地址位数和立即数均为 16 位，任何一个通用寄存器都可作变址寄存器，支持以下 7 种二地址指令格式 (R、I、S、X 代表上述四种寻址方式)：RR 型、RI 型、RS 型、RX 型、XI 型、SI 型、SS 型。请设计该指令系统的 7 种指令格式，给出每种格式的指令长度、各字段所占位数和含义，并说明每种格式指令需要几次存储器访问？

指令格式可以有很多种，只要满足以下的要求即可。

操作码字段：6位；寄存器编号：3位；直接地址和立即数：16位；变址寄存器编号：3位；总位数是8的倍数。

指令格式例 1

RR 型	0000	OP (6 位)	R t (3 位)	Rs (3 位)		
RI 型	0010	OP (6 位)	Rt (3 位)	000	Imm16 (16 位)	
RS 型	0100	OP (6 位)	R t (3 位)	Rs (3 位)		
RX 型	0110	OP (6 位)	Rt (3 位)	Rx (3 位)	Offset16 (16 位)	
XI 型	1000	OP (6 位)	Rx (3 位)	000	Offset16 (16 位)	Imm16 (16 位)
SI 型	1010	OP (6 位)	R t (3 位)	000	Imm16 (16 位)	
SS 型	1100	OP (6 位)	Rt (3 位)	Rs (3 位)		

指令格式 2

RR 型	OP (6 位)	01	R t (3 位)	01	Rs (3 位)		
RI 型	OP (6 位)	01	Rt (3 位)	00	Imm16 (16 位)	000	
RS 型	OP (6 位)	01	R t (3 位)	10	Rs (3 位)		
RX 型	OP (6 位)	01	R t (3 位)	11	Rx (3 位)	Offset16 (16 位)	
XI 型	OP (6 位)	11	Rx (3 位)	Offset16 (16 位)	00	Imm16 (16 位)	000
SI 型	OP (6 位)	10	R t (3 位)	00	Imm16 (16 位)	000	
SS 型	OP (6 位)	10	Rt (3 位)	10	Rs (3 位)		

寻址方式字段(2 位)---00: 立即; 01: 寄直; 10: 寄间; 11-变址

50. 假定一个程序重复完成将磁盘上一个 4KB 的数据块读出, 进行相应处理后, 写回到磁盘的另外一个数据区。各数据块内信息在磁盘上连续存放, 并随机地位于磁盘的一个磁道上。磁盘转速为 7200RPM, 平均寻道时间为 10ms, 磁盘最大数据传输率为 40MBps, 磁盘控制器的开销为 2ms, 没有其他程序使用磁盘和处理器, 并且磁盘读写操作和磁盘数据的处理时间不重叠。若程序对磁盘数据的处理需要 20000 个时钟周期, 处理器时钟频率为 500MHz, 则该程序完成一次数据块“读出-处理-写回”操作所需的时间为多少? 每秒钟可以完成多少次这样的数据块操作?

平均旋转等待时间: $(1 \text{ s} / (7200/60)) / 2 = 4.17 \text{ ms}$ 【转半圈时间】

因为块内信息连续存放, 所以数据传输时间: $4\text{KB} / 40\text{MBps} \approx 0.1\text{ms}$

平均存取时间T: 寻道时间+ 旋转等待时间+ 数据传输时间 = 10ms + 4.17ms + 0.1ms = 14.27ms

读出时间(写回时间): $14.27\text{ms} + 2\text{ms} = 16.27\text{ms}$

数据块的处理时间: $20000 / 500\text{MHz} \approx 0.04\text{ms}$

因为数据块随机存放在某个磁道上, 所以, 每个数据块的“读出-处理-写回”操作时间都是相同的, 所以完成一次操作时间: $16.27\text{ms} \times 2 + 0.04\text{ms} = 32.58\text{ms}$

每秒中可以完成这样的数据块操作次数: $1\text{s} / 32.58\text{ms} \approx 30 \text{ 次}$

51. 假定某计算机的 CPU 主频为 500MHz, 所连接的某个外设的最大数据传输率为 20KBps, 该外设接口中有一个 16 位的数据寄存器, 相应的中断服务程序的执行时间为 500 个时钟周期, 则是否可以用中断方式进行该外设的输入输出? 假定该外设的最大数据传输率改为 2MBps, 则是否可以用中断方式进行该外设的输入输出?

(1) 外设最大传输率为20KBps

每传输完16位进行一次中断处理, 因此一秒钟内的中断次数为: $20\text{K}/2=10\text{K}$ 次中断响应过程就是执行一条隐指令的过程, 所用时间相对于中断处理时间(即执行中断服务程序的时间)而言, 几乎可以忽略不计, 因而整个中断响应并处理的时间大约: $(1\text{s} / 500\text{MHz}) \times 500 = 1\mu\text{s}$

一秒钟内的中断服务程序执行要用去 $10\text{K} \times 1\mu\text{s} = 10\text{ms} \ll 1\text{s}$

所以可以用中断方式进行该外设的输入输出。

(2) 外设最大传输率为2MBps

每传输完16位进行一次中断处理, 因此一秒钟内的中断次数为: $2\text{M}/2=1\text{M}$ 次

一秒钟内的中断服务程序执行要用去 $1\text{M} \times 1\mu\text{s} = 1\text{s}$!

所以不可以用中断方式进行该外设的输入输出。

52. 若某计算机有5级中断, 中断响应优先级为 $1 > 2 > 3 > 4 > 5$, 而中断处理优先级为 $1 > 4 > 5 > 2 > 3$ 。

要求:


(1) 设计各级中断处理程序的中断屏蔽位(假设1为屏蔽, 0为开放);

(2) 若在运行主程序时, 同时出现第 2、4 级中断请求, 而在处理第 2 级中断过程中, 又同时出现 1、3、5 级中断请求, 试画出此程序运行过程示意图。


(1)

中断程序级别	中断屏蔽字				
	1 级	2 级	3 级	4 级	5 级
第 1 级	1	1	1	1	1
第 2 级	0	1	1	0	0
第 3 级	0	0	1	0	0
第 4 级	0	1	1	1	1
第 5 级	0	1	1	0	1

(2)



53. 下图为教材中进行单周期处理器设计时使用的数据通路图。



(1) add 指令的功能为 $R[rd] \leftarrow R[rs] + R[rt]$ ，请描述其执行过程，并将控制信号取值写入表中。

(2) load 指令的功能为 $R[rt] \leftarrow \text{Data Memory} \{R[rs] + \text{SignExt}[\text{imm16}]\}$ ，请描述其执行过程，并将控制信号取值写入表中。

(1)

从寄存器 rs, rd 中取出数据，在ALU中完成加法运算，计算结果送入寄存器 rd 中

(2)

将指令中的16位立即数进行符号扩展，再与 rs 寄存器里的内容相加得到访存地址，根据该地址从存储器中读取数据送回 rt 寄存器中

控制信号	(1)题取值	(2)题取值
RegDst	1	0
ALUSrc	0	1
MemtoReg	0	1
RegWr	1	1
MemWr	0	0
Branch	0	0
Jump	0	0
ExtOp	x	1

https://blog.csdn.net/yq_4152823