

# **SoC Microblaze**

AES – IP PEM

Center of Electrical Engineering and Informatics Federal University of Campina Grande





#### Sumário

- Introdução
- O processador Microblaze
- A placa de desenvolvimento ARTY
- Arquitetura do SoC
- Criando SoC no Vivado
  - "Empacotando" IP AES no Vivado
- API
- SDK / Teste do IP com o SoC desenvolvido
- Resultados



## Introdução

- UVM apresentou bons resultados, isto é: muitos maths e nenhum
   mismatch para a cobertura definida.
- Como uma forma alternativa de teste, foi estabelecido o uso do IP em um SoC



### • O processador Microblaze


- Microblaze é um Soft Processor Core desenvolvido pela



- Arquitetura Harvard 32-bits
- É um RISC
- 32 Registradores
- Suporte para Big-endian ou Little-endian
- Interface AXI AMBA
- Não é Open-Source
- O Microblaze apresenta caractéristicas similares ao RISC-V, core escolhido para solução final do projeto
- Dessa forma temos uma metodologia inicial de desenvolvimento do SoC desejado



## • A placa de desenvolvimento **ARTY**





## A placa de desenvolvimento ARTY

- FPGA embarcada: Artix-35T
  - 33,280 logic cells in 5200 slices (each slice contains four 6-input LUTs and 8 flip-flops);
  - Programmable over JTAG and Quad-SPI Flash

#### Suporte para MicroBlaze

- System Features:
  - 256MB DDR3L with a 16-bit bus @ 667MHz
  - USB-JTAG Programming circuitry (USB Micro cable required, NOT INCLUDED).



## A placa de desenvolvimento ARTY

- System Connectivity:
  - 10/100 Mbps Ethernet
  - USB-UART Bridge
- Interaction and Sensory Devices
  - 4 Switches
  - 4 Buttons
  - 1 Reset Button
  - 4 LEDs
  - 4 RGB LEDs



### Arquitetura do SoC


- A Xilinx disponibiliza IPs para os periféricos presentes na ARTY
- Foram escolhidos a UART, para imprimir dados na tela, os push-buttons,
   switches e LEDs, ou seja, UART + GPIO + AES foram os IPs escolhidos para
   o SoC com essa FPGA
- Uma mémoria DDR3 também presente no hardware será usada por ter seu IP pronto
- As próximas etapas mostrará a criação do SoC juntamente com a criação do IP AES e as formas que os testes foram realizados



### Criando SoC no Vivado (passo-a-passo)

- Nessa seção será mostrado como criar o SoC com Microblaze, os periféricos presentes na ARTY e o IP AES.
- Com o Vivado aberto, Create New Project, siga em Next até a escolha da Board (figura seguinte)







#### New Project × **New Project Summary** ① A new RTL project named 'soc\_ublazepem' will be created. A No source files or directories will be added. Use Add Sources to add them later. A No Configurable IP files will be added. Use Add Sources to add them later. A No constraints files will be added. Use Add Sources to add them later. i) The default part and product family for the new project: Default Board: Arty Default Part: xc7a35ticsg324-1L Product: Artix-7 Family: Artix-7 Package: csg324 Speed Grade: -1L To create the project, click Finish Next >< <u>B</u>ack Finish Cancel




Na aba lateral esquerda clique em Create Block Design






Na caixa de Diagram vamos começar a "montar" o SoC






Na aba Board vamos começar a colocando o IP System Clock



Embedded - UFCG ::




Clique na caixo Clocking Wizard para configurá-lo






- Configure na aba
  Output Clock habilite
  clk-out1 e clk-out2 com
  166.666 e 200.000 respectivamente
- cione **Active Low**

Em Reset Type sele-






- Adicione o IP DDR3 presenta na aba Boards, delete as portas clk-ref-l e sys-clk-l e faça as seguintes ligações
- Clique em Run Connection Automation e habilite All Automation






Clique em Add IP (caixinha amarela com um +), procure por MicroBlaze
 e adicione-o






#### Clique em no bloco MicroBlaze e configure-o como mostrado abaixo






- Clique em Run Block Automation
- Temos o sistema do processador MicroBlaze todo pronto até aqui
- Os próximos passos são adicionar os IPs da Xilinx para a ARTY






Na aba Board selecione todos os IPs mostrados abaixo e arraste-os para

o Block Design





Clique em Run Connection Automation, selecione All Automation e OK






- Pronto! Até aqui temos o MicroBlaze conectado com a UART, os pushbuttons, switches e LEDs da ARTY
- Agora, será colocado o IP AES, a criação desse custom IP dará o template de como portar IPs custom no Vivado



### "Empacotando" IP AES no Vivado


- Vá em Tools > Create and Package New IP...
- Como a interface desse SoC é AXI4 e nosso IP também, selecione Create
   a new AXI4 Peripheral

  Create and Package New IP






#### Configure o nome do IP



Embedded - UFCG ::




Configure o AMBA, o AES IP é Lite, Slave e contém 20 registradores





#### Selecione Edit IP





### Preencha a identificação do IP

Package IP - aes_ip □ ♂ ×		
	Identification	?
Packaging Steps	Vendor:	pem_ufcg
	Library:	pem_ufcg
	Name:	aes_ip
	Version:	1.0
	Display name:	aes_ip
	Description:	AES AXI IP
	Vendor display name:	
	Company url:	
	Root directory:	/home/gvillanova/Developer/D
	Xml file name:	/home/gvillanova/Developer/D
	4	Þ




- Em Design Sources, clique com o botão direito e adicione todas as fontes
   (.sv) do IP
- O modulo topo terá a interface o AMBA AXI4 Lite como barramento, é interessante portar o template do AMBA gerado pelo Vivado para ficar compatível com a nomenclatura usada pelos outros IPs do projeto
- Veja o exemplo seguinte











#### Todos os modulos do IP AES

```
? _ 🗆 🗗 X
  Sources
🔍 🔀 🖨 🗁 🔂 📓 🛃

• aes_ip_vl_0 (aes_ip_vl_0.v) (1)

    aes_ip_v1_0_S_AXI_inst - ip_aes (ip_aes.sv) (2)

• datapath - ip_aes_noamba (ip_aes_noamba.sv) (7)

                                                     —
    mux A - mux busA (mux busA.sv)

→ mux R - mux busR (mux busR.sv)

                                                     —∞ ula - ula (ula.sv)
                                                    sylvage | sylvag
                                                 └─ ke - key_expansion (key_expansion.sv)
                                                   sontrol - control (control.sv)
                                           —
    MBA - amba_adaptor (amba_adaptor.sv)
             Hierarchy Libraries Compile Order
```




 Veja que o aes-ip-v1-0.v tem o template do AMBA gerado pelo Vivado e nele chamamos o modulo topo do IP AES criado por nós

```
aes_ip_v1_0.v
                                        ? _ 🗆 🗗 X
   lvimento/ARTY/workspace/soc ublazepem/soc ublazepem
               input wire [2 : 0] s axi arprot,
   38
   39
               input wire s axi arvalid,
               output wire s axi arready,
   40
               output wire [C S AXI DATA WIDTH-1 :
   42
               output wire [1 : 0] s axi rresp,
   43
               output wire s axi rvalid,
   44
               input wire s axi rready
   45
   46
          Instantiation of Axi Bus Interface S AXI
   47
           //aes ip vl 0 S AXI # (
   48
           ip aes # (
   49
               .C S AXI DATA WIDTH(C S AXI DATA WI
   50
               .C S AXI ADDR WIDTH(C S AXI ADDR WI
   51
           ) aes ip vl O S AXI inst (
   52
               .S AXI ACLK(s axi aclk),
   53
               .S AXI ARESETN(s axi aresetn),
   54
               .S AXI AWADDR(s axi awaddr),
   55
               .S AXI AWPROT(s axi awprot),
   56
               .S AXI AWVALID(s axi awvalid),
       4
```




 Na anela Packaging Steps clique em todos as abas sem o tick verde e clique em Merge changes from file Groups Wizard






#### Clique em Review and Package e Package IP






 De volta ao Block Design, clique em Add IP, procure por aes e adicione-o no projeto






Clique em Run Connection Automation e temos a arquitetura do SoC finalizada





- Clique em Window > Address Editor
- Veja que o Vivado já criou o base-address para o acesso do nosso IP
- Ele também mostra os endereços dos outros periféricos, etc...





- Em Sources, clique com o botão direito do mouse em sos\_ublazepem e clique em Create HDL Wrapper...
- Escolha "Let Vivado manage wrapper and auto-update"





- Tudo pronto, clique em Generate Bitstream
- Ao final do processo, clique em Cancel
- Podemos ver o relatório com os valores de Potência, LUTs e FFs na aba

# **Design Runs**

Design Runs													
Q	Name	Co	Status	WNS -1	TNS	WHS	THS	TPWS	Total Power	Fai	LUT	FF	BRAM
	<b>Q-√ synth_1</b> (active)		synth_design Complete!								0	0	0
	└ <b>√</b> impl_1		write_bitstream Complete!	1.274	0.000	0.012	0.000	0.000	1.275	0	15025	10413	18
	ଡ଼- 🗁 Out-of-Context Module Runs												
<b>∌</b>	∳- <b>√</b> soc_ublazepem		Submodule Runs Complete										
_	— √ soc_ublazepem_axi_u										109	94	0
M	— √ soc_ublazepem_mig										5362	4183	0
100	— √ soc_ublazepem_dlmb										0	1	0
41	— √ soc_ublazepem_dlmb										4	2	0
	-✓ soc_ublazepem_lmb										0	0	8
*	— √ soc_ublazepem_rst										19	40	0
-	— √ soc_ublazepem_clk_w										1	0	0
%	— √ soc_ublazepem_micr										1724	2117	10
70	-✓ soc_ublazepem_ilmb												
	— ✓ soc_ublazepem_ilmb										4	2	0
	— √ soc_ublazepem_mdm										96	112	0
	-✓ soc_ublazepem_axi_g										40	93	0
	- ✓ soc_ublazepem_axi_g										62	173	0
	- ✓ soc_ublazepem_xbar										484	491	0
	- ✓ soc_ublazepem_auto										821	935	0
	-✓ soc ublazepem aes i										6514	2552	0
	-✓ soc_ublazepem_xbar										198	133	0
	└ <b>√</b> soc_ublazepem_auto	so	synth_design Complete!								331	521	0
	1	IIII											Þ



- API (Application Programming Interface)
  - Com o SoC "montado", base address definido, foi desenvolvida a seguinte API

```
void AES init(Xuint32);
void AES_writeKey(Xuint32,Xuint32,Xuint32);
void AES writeData(Xuint32,Xuint32,Xuint32);
void AES writelV(Xuint32,Xuint32,Xuint32,Xuint32);
void AES_writeCounter(Xuint32,Xuint32);
void AES writeResult(Xuint32,Xuint32,Xuint32,Xuint32);
void AES setMode(Xuint32);
void AES_setCounterZero(Xuint32);
void AES_setEncrypt(Xuint32);
void AES_writeConfig(Xuint32,Xuint32,Xuint32);
bool AES_getEncryption(void);
bool AES getDecryption(void);
                                              Embedded - UFCG ::
Xuint32 AES_getRegister(Xuint32);
```




# • **SDK** (Software Development Kit) e Teste do IP com o SoC desenvolvido

- Nessa seção será mostrado o uso do SDK da Xilinx, o porte do SoC para
   FPGA e por fim o teste
- Clique em File > Export > Export Hardware...
- Selecione Include bitstream e OK
- Clique em File > Launch SDK e OK




Com o SDK aberto, clique em New > Application Project e siga os passos

seguintes




Embedded - UFCG ::








- Pode-se observar em Project Explorer toda a estrutura dos arquivos para o projeto (.ld, .c, .h, etc)
- O helloworld.c foi substituido para o main.c que contém o teste
- A API (.c e .h) foi incluida no processo
- Todos esses códigos estão em pem/aes/api





- Clique em Build Project para compilar o projeto
- Veja no Console o resultado
- Se tudo certo, conecte a FPGA no PC e clique Program FPGA



Embedded - UFCG ::




- Clique em Run para passer o binário para a "flash" do SoC (selecione
   Lauch on Hardware (System Debugger)
- OK, a aplicação está rodando!



### Resultado

- Como pode ser visto no main.c o teste replica os resultados mostrados no refmod.c desenvolvido para UVM
- A UART imprime os resultados de cada teste (todos os modos, encriptando e decriptando)




#### gvillanova@gvillanova:~/Developer/DesenvolvimentoHardware/KitsDesenvolv... × File Edit View Search Terminal Help AES IP - Embedded Test Inputs: Data1: 0x00112233445566778899AABBCCDDEEFF Data2: 0xFFEEDDCCBBAA99887766554433221100 Key: 0x000102030405060708090A0B0C0D0E0F IV: 0xCCCCCCCAAAAAAAFFFFFFFFEEEEEEEE ECB MODE first cipher block: 0xD8E0C469 0x30047B6A 0x80B7CDD8 0x5AC5B470 second cipher block: 0x7823871B 0xFD4F5F79 0xFC552877 0x4D96CA87 first decrypted block: 0x33221100 0x77665544 0xBBAA9988 0xFFEEDDCC second decrypted block: 0xCCDDEEFF 0x8899AABB 0x44556677 0x00112233 END TEST



#### gvillanova@gvillanova:~/Developer/DesenvolvimentoHardware/KitsDesenvolv... × File Edit View Search Terminal Help AES IP - Embedded Test Inputs: Data1: 0x00112233445566778899AABBCCDDEEFF Data2: 0xFFEEDDCCBBAA99887766554433221100 Key: 0x000102030405060708090A0B0C0D0E0F IV: 0xCCCCCCCAAAAAAAFFFFFFFFEEEEEEEE CBC MODE first cipher block: 0x617F21F6 0x6A0AD5B2 0x8C1F79E6 0x071E4B38 second cipher block: 0xC3F7E600 0x3AB389F0 0xBE01D7F8 0x82AF70B1 first decrypted block: 0x33221100 0x77665544 0xBBAA9988 0xFFEEDDCC second decrypted block: 0xCCDDEEFF 0x8899AABB 0x44556677 0x00112233 END TEST




#### gvillanova@gvillanova:~/Developer/DesenvolvimentoHardware/KitsDesenvolv... × File Edit View Search Terminal Help AES IP - Embedded Test Inputs: Data1: 0x00112233445566778899AABBCCDDEEFF Data2: 0xFFEEDDCCBBAA99887766554433221100 Key: 0x000102030405060708090A0B0C0D0E0F IV: 0xCCCCCCCAAAAAAAFFFFFFFFEEEEEEEE PCBC MODE first cipher block: 0x617F21F6 0x6A0AD5B2 0x8C1F79E6 0x071E4B38 second cipher block: 0x65EA6617 0xBEE03A88 0xB123E35D 0x54BD1C43 first decrypted block: 0x33221100 0x77665544 0xBBAA9988 0xFFEEDDCC second decrypted block: 0xCCDDEEFF 0x8899AABB 0x44556677 0x00112233 END TEST



#### gvillanova@gvillanova:~/Developer/DesenvolvimentoHardware/KitsDesenvolv... × File Edit View Search Terminal Help AES IP - Embedded Test Inputs: Data1: 0x00112233445566778899AABBCCDDEEFF Data2: 0xFFEEDDCCBBAA99887766554433221100 Key: 0x000102030405060708090A0B0C0D0E0F IV: 0xCCCCCCCAAAAAAAFFFFFFFFEEEEEEEE OFB MODE first cipher block: 0xF971C579 0x59916E3E 0x98007605 0x8EABA381 second cipher block: 0x03952103 0x187359DD 0x44C7AD7F 0x47F0E374 first decrypted block: 0x33221100 0x77665544 0xBBAA9988 0xFFEEDDCC second decrypted block: 0xCCDDEEFF 0x8899AABB 0x44556677 0x00112233 END TEST



#### gvillanova@gvillanova:~/Developer/DesenvolvimentoHardware/KitsDesenvolv... × File Edit View Search Terminal Help AES IP - Embedded Test Inputs: Data1: 0x00112233445566778899AABBCCDDEEFF Data2: 0xFFEEDDCCBBAA99887766554433221100 Key: 0x000102030405060708090A0B0C0D0E0F IV: 0xCCCCCCCAAAAAAAFFFFFFFFEEEEEEEE CFB MODE first cipher block: 0xF971C579 0x59916E3E 0x98007605 0x8EABA381 second cipher block: 0xF18A773F 0x80E519BA 0x711351C7 0x23FFBC95 first decrypted block: 0x33221100 0x77665544 0xBBAA9988 0xFFEEDDCC second decrypted block: 0xCCDDEEFF 0x8899AABB 0x44556677 0x00112233 END TEST



#### gvillanova@gvillanova:~/Developer/DesenvolvimentoHardware/KitsDesenvolv... × File Edit View Search Terminal Help AES IP - Embedded Test Inputs: Data1: 0x00112233445566778899AABBCCDDEEFF Data2: 0xFFEEDDCCBBAA99887766554433221100 Key: 0x000102030405060708090A0B0C0D0E0F IV: 0xCCCCCCCAAAAAAAFFFFFFFFEEEEEEEE CTR MODE first cipher block: 0xF971C579 0x59916E3E 0x98007605 0x8EABA381 second cipher block: 0xD2C73650 0x71E4C614 0xEE8EC419 0xA39A21C5 first decrypted block: 0x33221100 0x77665544 0xBBAA9988 0xFFEEDDCC second decrypted block: 0xCCDDEEFF 0x8899AABB 0x44556677 0x00112233 END TEST



## Contact

## Angelo Perkusich, D.Sc.

Professor, CEO angelo.perkusich@embedded.ufcg.edu. br +55 83 8811.9545

## Hyggo Almeida, D.Sc.

Professor, CTO hyggo.almeida@embedded.ufcg.edu.br +55 83 8875.1894

## **Gabriel Villanova**

Aluno, DEE gabriel.magalhaes@embedded.ufcg.edu. br

+55 87 98866.2012

