

02. Advanced Logic Gate

Content

- 1. Full Adder Gate
- 2. Half Subtractor Gate



1. What is Full Adder Gate?

Full Adder는 다음으로 이루어져 있다.

Input

- 1 bit carry-in x 1 - 1 bit binary x 2


Output

- 1 bit sum x 1 - 1 bit carry-out x 1

 예를 들어, A와 B가 1bit binary 값이고, Cin이 선행 bit로 부터 반입된 경우, Sum 과 Cout은 다음과 같다.

$$S = A \oplus B \oplus C_{in}$$


$$C_{out} = (A \land B) \lor (B \land C_{in}) \lor (C_{in} \land A)$$



Design of Full Adder Gate

2. How to code in Verilog

full_adder.v




Design of Full Adder Gate

2. How to code in Verilog


full_adder_tb.v

```
module full adder tb;
          reg Cin, Inl, In2;
          wire Count, sum;
          full adder uut ( .Inl(Inl), .In2(In2), .Cin(Cin), .Sum(Sum), .Cout(Cout));
          initial begin
             $dumpfile("full_adder.vcd");
             $dumpvars(0, full adder tb);
              Cin = 0; In1 = 0; In2 = 0;
11
              #10 In1 = 1:
12
              #10 In2 = 1:
              #10 Cin = 1;
14
              #10 $finish;
15
          end
16
      endmodule
Line 1: test_bench할 module 이름 설정
Line 2: Input값은 reg로 설정
Line 3: Output값은 wire로 설정
Line 4: full_adder에 대한 Instantiate the Unit Under Test
Line 6: time을 0으로 설정한다.
Line 7: GTKWave를 위한 dumpfile name 설정
Line 8: dumpvars
 - First parameter : '0' 은 2번째에 나올 모듈을 모두 dump 한다는 뜻
 - Second parameter : dump할 모듈 이름.
Line 10 : 초기값 설정
Line 11-13: 10초 뒤 값을 1로 변경 (병렬로 실행됨을 방지 하기 위함)
Line 14: 10초 뒤 종료
```



Design of Full Adder Gate

3. Check the GTKWave



1. What is Half Subtractor Gate?

• Half Subtractor는 다음으로 이루어져 있다.

Input


- 1 bit binary x 2

Output

- 1 bit difference x 1- 1 bit borrow x 1

 예를들어, X와 Y는1bit binary 값이고, difference를 D, borrow를 B라고 했을 때, Half Subtractor는 다음과 같다.

$$D = X \oplus Y$$
$$B = \neg X \wedge Y$$



Design of Half Subtractor Gate

2. How to code in Verilog

half_subtractor.v


```
module half_subtractor (input X, Y, output D, B);

assign D = X ^ Y;

assign B = ~X & Y;

endmodule

Line 1: Module 이름, Input, Output 값 설정.
Line 3: 출력될 Difference 정의 +) 지난 시간에 배운 내용
Line 5: 출력될 Borrow정의 **XOR => ^**
AND => &
NOT => ~*
```




Design of Half Subtractor Gate

2. How to code in Verilog


half_subtractor_tb.v

```
module half subtractor tb;
         reg X, Y;
         wire D, B;
         half subtractor uut ( .X(X), .Y(Y), .D(D), .B(B));
         initial begin
             $dumpfile("half subtractor.vcd");
            $dumpvars(0, half_subtractor_tb);
9
12
             #10 Y = 1:
             #10 $finish:
14
     endmodule
Line 1: test_bench할 module 이름 설정
Line 2: Input값은 reg로 설정
Line 3: Output값은 wire로 설정
Line 4: half_subtractor 에 대한 Instantiate the Unit Under Test
Line 6: time을 0으로 설정한다.
Line 7: GTKWave를 위한 dumpfile name 설정
Line 8: dumpvars
 - First parameter : '0' 은 2번째에 나올 모듈을 모두 dump 한다는 뜻
 - Second parameter : dump할 모듈 이름.
Line 10 : 초기값 설정
Line 11-12: 10초 뒤 값을 1로 변경 (병렬로 실행됨을 방지 하기 위함)
Line 13: 10초 뒤 종료
```



Design of Half Subtractor Gate

3. Check the GTKWave



Assignment 02

- Half Adder Gate
- Full Subtractor Gate

위 두 Gate를 찾아보고 주석을 포함하여 아래와 같은 형식으로 3개 파일을 제출하라.

제출파일

- 1. [Gate이름].v
- 2. [Gate이름]_tb.v
- 3. GTKWave 결과 스크린샷