

Slit128A評価ボード デバック資料 2016年4月20日 3版 内田智久, E-sys, IPNS, KEK



FPGA注意点

- VCCIO=2.4VとなるようにVR2を調節する事
- LEMOコネクタの信号はNIM規格ではない
 - > 0-3.3V振幅



データ・フォーマット

Event先頭データ

送信順

1'b0,CHIP_ID[6:0],UNIT_ID[7:0]	Event#[15:0]
1'b1,CHIP_ID[6:0],UNIT_ID[7:0]	TIME[15:0]
Data 32bit (CH番号大きい方から送信)	

送信順

2番目以降

送信順

1'b1,CHIP_ID[6:0],UNIT_ID[7:0]

TIME[15:0]

Data 32bit (CH番号大きい方から送信)

各チャンネル混ざって送信されてくる イベント組み立てをやりたかったがメモリが小さく不可 これは内田の指示ミス。次回作る時は大きなサイズのFPGAを実装する

送信順





- Ox0000000 Ox7FFFFFF
 - > ASIC
 - アドレス割り当ての詳細は次ページ
- 0x80000000 0x8000001F
 - FPGA内部レジスタ
 - > +00 03: FPGA合成日時
 - > +04: FPGA Ver.
 - > +05: Unit I/F enable
 - [0]: Unit 0 enable (1= enable, 0 = disable)
 - [1-3]: Unit 1-3 Enable同上





- [31:24]、SW3(DIPSW)の値
- [23:16] UNIT#
 - > UNIT#=0: CH0-31
 - > UNIT#=1: CH32-63
 - > UNIT#=2: CH64-95
 - > UNIT#=3: CH96-127
- 例えば、DIPSW=1でUNIT#=3のベースアド レスは0x01030000となる

Slow control ASIC内部アドレス



- +0x0000-001F: レジスタ
 - > 0x00-03: 合成日時
 - > 0x04: ASIC Ver.
 - > 0x08: Mode reg.
 - [2:0] Suppress mode
 - ・0: サプレスなし
 - ・ 1: 立上がりエッヂ
 - 2: 立下りエッヂ
 - ・ 3: 両エッヂ
 - 4-7: 強制Rawデータ転送モード
 - > 0xB-D: アナログ部スローコントロール用レジスタ
 - UNIT#=0のみ有効
 - ▶ UNIT#=Oにアナログ部のSPIが接続されている
- +0x8000-8FFF: イベントバッファ

アナログ部スローコントロー 関連レジスタ

- +0xB:動作設定レジスタ
- 送信処理中に1になる > [7] 送信中フラグ
 - [6] クロック極性
- 1:反転、0:非反転
- [5] 送信データ変化タイミング
- 1:クロック立下り、0:クロック立ち上がり[4]受信データ取り込みタイミング1:クロック立下り、0:クロック立ち上がり
- [3:0] クロック周期設定
- 0が最も短い、7が最も長い
- +0xC: 送信SSのデータ
- +OxD:送信SIのデータ
- 河高山 +0×E-F

アナログ部スローコントロール 手順


- 8bit毎にデータを書き込む
 - > 32bit送りたければ4回書き込む
- 手順
 - OxB設定(前頁参照)
 - 2. 送りたいSSの値を8ビット分を0xCに書く
 - 3. 送りたいSIの値を8ビット分をOxDに書く
 - 4. 転送終了を確認
 - OxOBの最上位(bit7)がOであることを確認
 - 転送中0x0Bの最上位(bit7)は1になる
 - 5. 2から4を繰り返す



付銀

J-PARC g-2/EDM実験 シリコン検出器用ASIC





power

最終ASICの仕様

アナログデジタル混載

CH数: 128Ch/Chip

機能: ASD + TDC

DSSD Spec.

Size: 200mm x 222mm # of Ch: 384 + 384

Strip pitch: 188um (X), 255um(Y)




デジタル部の役割

アナログ部で電圧軸方向にデジタル化された
128本の検出器信号を<mark>時間方向に5ns周期でデジタル化</mark>して
FPGAへ転送する
+
動作パラメータ設定のための
スローコントロール機能



デジタル部の動作

アナログ部で電圧軸方向にデジタル化された 128本の検出器信号を時間方向に5ns周期でデジタル化してFPGAへ転送する




アナログ部で電圧軸方向にデジタル化された検出器信号



デジタル部の動作

アナログ部で電圧軸方向にデジタル化された 128本の検出器信号を時間方向に5ns周期でデジタル化してFPGAへ転送する



アナロク部で電圧軸万向に デジタル化された検出器信号

時間軸方向にデジタル化 5ns周期



デジタル部の動作

アナログ部で電圧軸方向にデジタル化された 128本の検出器信号を時間方向に5ns周期でデジタル化してFPGAへ転送する




アナログ部で電圧軸方向にデジタル化された検出器信号

時間軸方向にデジタル化 5ns周期 デジタル化したデータをシ リアル化してFPGAへ転送

信号がないデータは送らない機能 (ゼロサプレス機能搭載)




デジタル部の構造



実際の動作:メモリ書き込み

- ①外部から書き込み開始信号を受信
- ②メモリー先頭からデータ書き込み開始
- ③メモリーの最後まで書いたら書き込み停止



書き込み開始信号



実際の動作:メモリ読み出し

- ①外部から読み出し開始信号を受信
- ②メモリー先頭からデータを読み出し
- ③読み出したデータをシリアル化 (ただしデータがゼロなら送らない:ゼロサプレス機能)
- 4メモリーの最後まで読んだら停止





FPGA I/F


32chsのデータを一つのI/F(4つの信号)で送る。 32bit単位でMSBから送る

FPGA_CLK:シリアルデータ転送用クロック(メモリ読みだしクロックと同じ周波数)

FPGA_S: 32bitデータの先頭ビット位置表示

FPGA_A:時刻(メモリのアドレス) {1'b1,CHIP_ID[6:0],UNIT_ID[7:0], 3'd0,Address[12:0]}

FPGA_D: 検出器データ



この波形例で送っている内容は:

CHIP_ID[6:0]=7'h49 UNIT_ID[7:0]=8'h3 Address[12:0]=13'h17 Data[31:0] = 32'h0000_8000

【補足】

CHIP_ID:チップの番号、ASICのピン接続で設定

UNIT_ID: I/F番号、0-3

01tCh0-31, 11tCh32-63, 21tCh64-95, 31tCh96-127

を転送するI/F番号



Slow control

ASICの動作パラメータを設定するための機能

FPGAから読み書きしたいアドレスを送り、データをやり取りする機能

- メモリ格納データの読み出し
- CH毎のON/OFF
- ゼロサプレス機能ON/OFF
- 信号感知モード
 - 立ち上がりエッデ、立ち下がりエッデ、両方エッデ、レベル
- アナログ部のレジスタ設定

実際はイーサネットを使ってFPGA経由で読み書きする



Slow control I/F

D_MSCK:シリアルデータ転送用クロック(<1MHz)


D_MSCS:アクセス中の表示

D_MSI: FPGAからASICへのデータ、MSBから送る(アドレス+書き込みデータ) D MSO: ASICからFPGAへのデータ、MSBから送る(応答信号+読み出しデータ)

この波形例では、

アドレス1に値0x12を書き込み アドレス1の値を読み出している

読み出しデータ転送開始表示




先頭はコマンド

(0110は書き込み、0111は読み出し) 正常に書き込みが終了すると1になる



ブロック図



- プロセス: Silterra 0.18μm
 - コア電源 ±0.9V, IO電源 2.4V
- HDL + スタンダードセルを用いた設 計手法を採用
- 機能
 - 入力信号数 128ch
 - サンプリング周期 5ns(200MHz)
 - イベントバッファ長 8k (40.96us)
 - データ圧縮
 - Zero suppress
 - Edge detection (rising, falling edge, and both)
 - シリアル出力 @100Mbps
 - アドレス+データ 転送時間 1.3ms
 - 制御信号
 - write start, write busy, read ready
 - read start, read busy
 - スローコントロール





- 128チャンネルの検出器信号処理
- 5ns周期でデータをサンプル
- サンプルしたデータはメモリに一時保管
- 保存データを読み出してシリアル化して FPGAへ転送
- データがゼロの場合は送らない
- レジスタ設定用のスローコントロール機能 搭載



Slit128A評価ボードFPGA進捗状況




Slit128A評価ボード

評価ボード全体の話は庄子さんのプレゼンここではFPGAに関する事を報告

FPGA Artix15T

Slit128A



GbE

Slit128Aの性能評価のためのボード、 Slit128Aからのデータをイーサネット経由でPCへ転送する

Slit128A評価ボードFPGA機能でである。

- ●データ転送機能
 - > Slit128Aからのデータをイーサネット経由でPC へ転送

- スローコントロール
 - > PCからコマンドによりSilit128Aへスローコントロール信号を送る



FPGAブロック図

