21/09 - Exemplo adaptado rodando exemplo “Labview FPGA Waveform Acquisition and Logging on cRIO”. Gerando arquivo TDMS a partir dos 4 canais do módulo 237, que foi usado por ser mais parecido com o módulo futuramente utilizado, todos medindo apenas ruído pois nada foi conectado.

26/09 - Primeira versão do fluxograma, sem abas “Armazenamento” e “WebDAV” planejadas e estudadas ainda.

27/07 - Fluxograma v1.1: Padronização de setas, diagrama mais limpo e mais em função do fluxo de dados do que na funcionalidade. Quando estiver minimamente ok duplicar para termos 2 docs; Fluxograma exemplo e fluxograma do projeto.

05/10 - Manter apenas um documento, mas com abas extras para as funcionalidades posteriormente desenvolvidas (broadcast, armazenamento, etc).

18/10 - 2 Fluxogramas finalizados (WALC e CSUB). Estudando broadcasting via WebDAV.

26/10 - Tentativa de transferência automática do arquivo de geração XML. Criação perfil LIOC, user: lioc, senha: lioc123. Porém é necessário acessar o cRIO pelo navegador, o acesso direto é negado, uso de admin obrigatório (?).

07/11 - Arquivo XML sendo gerado automaticamente pela interface de usuário sem problemas, usando user e senha originais (user:admin/senha:password) via WebDAV. Ele salva tanto no disco interno do usuário quanto no disco interno do cRIO. Foi criado um cluster de erro da tranferência via WebDAV na VI “Geração arquivo de configuração.vi”.

22/11 - Início do desenvolvimento de fato:
-Entrega da etapa de recepção (completa)
Referente aos 4 módulos NI 9239.

Chassi reconheceu todos os módulos, módulos de recepção anexados ao projeto (em NI cRIO>>Chassis>>FPGA Target 2) - Módulos 3, 4, 5, 6 por posicionamento no Chassi
Pode ser alterado para ficar mais didático.

Vi a VI de exemplo do uso do NI 239 na FPGA, possui apenas 1 parâmetro de entrada: Data Rate. Usei o de referência já existente (Acho que do módulo 234, ver como alterar typedefs <<.ctl>>)

Coloquei na FPGA Main.vi o start dos 4 módulos sincronizados, a aquisição de todos os canais no mesmo Nó (Função), totalizando 16 e o stop dos 4 módulos sincronizado também. Quando fui compilar deu erro devido aos módulos não terem a mesma base de tempo, recorri ao manual e lá conforme explicado setei o módulo 3 como “mestre” e os restantes como ‘’escravos’’.

Amanhã vou tentar compilar de novo e ver se ocorre tudo OK. Xilianx compiling tool faltando, estou fazendo via Web (Nuvem).

23/11 - FPGA Compilou com sucesso, mas há um problema: valores default do front panel da FPGA, se não toda vez que for rodá-la é necessário um re-compilação, o que leva muito tempo.

“Data Rate” substituidono Acq Log.ctl, na FPGAMain.vi e no Arq. Config. para os valores do NI 239.

Arq Config. (XML) e FPGA (Current Values) salvos para 16 canais.

Durante última compilação a FPGA deu erro por mudar valores usados depois da compilação ter iniciado.

28/11 - FPGA Compilada e rodando ok.
Cheguei a conclusão que o arquivo de configuração não altera de maneira alguma a compilação da FPGA, e que uma vez esta mesma setada não era necessário recompilá-la.

RT Main estava com problema devido a disparidade entre os arreios de escala de canal, uma vez que a “FPGA VI Reference Out” estava setada para uma dimensão de tamanho 4, não 16.

Setei o controle “FPGA Reference.ctl” para importar as configurações da FPGA Main.vi, então a VI em que estava inserida não estava mais quebrada.

RT Main rodou ok e UI Main pareceu dar problemas na conexão, mensagens de erro do tipo “UI Error -314004/-314220 Create Network Stream Writer Endpoint”

Não parecia usável e não chegou a se conectar ao cRIO a ponte de aparecer a opção de obter dados dos módulos.

Tentei rodar as 3 VI’s principais alternadamente e não funcionou. Lembrar o Mazza de deixar o tutorial LabVIEW mais detalhado no final, eu mesmo me esqueci os passos finais para aquisição de dados. Amanhã tentarei completar.

29/11 - Verificação de problemas estruturais na adaptação quando comparado ao do Mazza. Resolvi readaptar do zero, aproveitando para efetuar versionamento. Etapas feitas:

- Adaptação feita a partir da template WALC, com cuidado.
- Adicionar os 6 módulos ao projeto.
- Troca do Data Rate, parâmetro tanto da FPGA Main quanto do arconfig.xml, para 50.000kS/s (NI239).
- Mudanças na FPGA Main para 16 canais de recepção:Uso Data Rate NI239, start 4 módulos recepção sincronizados, 16 canais sigma-delta (sinc.), stop 4 módulos recepção sincronizados.

- Definição de clock master: Módulo 3. Mod 4, 5 e 6 como “escravos”, com mesma base de tempo do mestre.
- Arquivo de configuração com transferência direta do arquivo via WebDAV. Configurado para 16 canais.
- Compilação da FPGA e teste se novo programa funciona corretamente.

FPGA Rodando Ok.

RT Main deu o mesmo problema que o anterior, FPGA Reference Out agora pegando arquivos diretamente da FPGA Main.

Executei o UI, deu o mesmo erro -314004

01/12 - Criação do repositório no GitHub
Mesmo problemas de antes com UI, mas fiz alguns testes:

- FPGA Apresentando “1” nos 16 canais agora, OK!
- Acho que conseguimos rodar a FPGA Main pela RT Main, uma vez que uma das configurações do target da vi “Start Acq. and Log.” tem a opção de rodar a FPGA Main.
- O problema parece ser na comunicação entre RT Main e UI, quando dou conectar pela UI da timeout (5sec), reparei que pelo pouco tempo que a RT Main roda é possível se conectar ao cRIO pela UI, mas é um tempo muito breve, 10s. Não tenho certeza se a RT Main deveria parar de executar normalmente, deveria ser um loop, só terminar a execução quando chamado, talvez alguma coisa esteja terminando a execução:
  … Forçar que rode continuamente ou descobrir origem do erro?

Então aproveitei que começamos o versionamento para fazer a versão Default com 4 canais apenas e 1 módulo, em que tudo ocorre ok com a interface de usuário.
O problema de se ter versões diferentes da FPGA Main é que ela precisa compilar toda vez em que a lógica for alterada, perdendo 15 minutos.

Já fiz todos os passos do doc. de adaptação e troquei o data rate para o 239, compilei a FPGA e ajeitei o arquivo de configuração.

Seguindo o tutorial do Mazza estava dando o mesmo erro que está acontecendo comigo agora (Timeout) mas seguindo estritamente o documento não é necessário deixar a FPGA Main aberta, ela só precisa ser compilada. Apenas a RT Main, que naturalmente chama a FPGA.

O arquivo foi gravado no disco ok!

Recompilei de novo para o meu projeto, a RT Main em 10 segundos está abortando sozinha a execução.