СОДЕРЖАНИЕ

ВВЕДЕНИЕ	3
1 ОБЗОР ЛИТЕРАТУРЫ	5
2 СРАВНЕНИЕ ОСОБЕННОСТЕЙ КОНСТРУКЦИИ С АНАЛОГАМИ	[7
3 РАЗРАБОТКА СТРУКТУРНОЙ СХЕМЫ	10
4 РАЗРАБОТКА ФУНКЦИОНАЛЬНОЙ СХЕМЫ	11
5 РАЗРАБОТКА ЭЛЕКТРИЧЕСКОЙ ПРИНЦИПИАЛЬНОЙ СХЕМЫ	14
ЗАКЛЮЧЕНИЕ	17
СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ	18
ПРИЛОЖЕНИЕ А	19
ПРИЛОЖЕНИЕ Б	20
ПРИЛОЖЕНИЕ В	21
ПРИЛОЖЕНИЕ Г	22

ВВЕДЕНИЕ

Ещё в 1623 году немец Вильгельм Шиккард создал так называемые «Считающие часы», которые сегодня принято считать автоматическим калькулятором. В письмах к Иоганну Кеплеру Шиккард объяснял, как можно использовать его машину для расчёта астрономических таблиц. Машина Шиккарда умела складывать и вычитать шестизначные числа, оповещая звонком о переполнении. Более сложные вычисления выполнялись с помощью набора палочек Непера, установленного на корпусе механизма. Оригинал машины был потерян при пожаре ещё до начала двадцатого столетия. В 1960 году на основе сохранившихся чертежей была построена копия этого вычислителя, подтвердившая его существование и работоспособность.

В 1642 году машину, помогающую в сложении чисел, изобрёл французский учёный Блез Паскаль. «Паскалина», как назвал свою конструкцию изобретатель, представляла собой механическое устройство в виде ящичка, наполненного многочисленными шестерёнками. Складываемые числа вводились в машину за счёт соответствующего поворота наборных колёсиков. На каждом из этих колёсиков, соответствовавших одному десятичному разряду, были нанесены деления с цифрами от 0 до 9. При вводе числа колёсики прокручивались до соответствующей цифры. При завершении полного оборота избыток над цифрой 9 переносился на соседний разряд (на 1 позицию сдвигалось соседнее колесо) и так далее. «Машина Паскаля» позволяла выполнять не только сложение, но и другие операции, однако при этом требовала применения довольно неудобной процедуры повторных сложений.

В 1673 году другой известный учёный — Готфрид Вильгельм Лейбниц изготовил механический калькулятор, позволявший легко выполнять вычитание, умножение и деление.

1723 год — немецкий математик и астроном Христиан Людвиг Герстен на основе работ Лейбница создал арифметическую машину. Машина высчитывала частное и произведение (за счёт последовательно выполняемых операций сложения). Кроме того, в ней была предусмотрена возможность контроля за правильностью ввода данных.

В 1820 году француз Тома де Кольмар наладил промышленный выпуск арифмометров.

Разработанная в 1823 году разностная машина англичанина Чарльза Бэббиджа предназначалась для расчётов математических таблиц.

Изучение работ Бэббиджа и его советы помогли шведскому изобретателю Перу Георгу Шойцу, начиная с 1854 года, построить несколько разностных машин, а в 1859 году даже продать одну из них канцелярии английского правительства.

Ещё одна «Разностная машина», построенная вскоре Мартином Вибергом, также была в своей основе улучшенной версией машины Чарльза

Бэббиджа и использовалась для расчёта и публикации печатных логарифмических таблиц.

К 1890 году американцем Германом Холлеритом была разработана электрическая табулирующая система, которая использовалась в переписях населения США в 1890 и 1900 годах.

В начале XX столетия появились первые механические клавишные арифмометры. Усовершенствование механических арифмометров продолжалось вплоть до 1970-х годов. Были разработаны многочисленные их конструкции как с ручным, так и с электрическим приводом.

В Советском Союзе самым известным и распространённым арифмометром был арифмометр «Феликс», выпускавшийся с 1929 по 1978 год на заводах в Курске (завод «Счетмаш»), Пензе и Москве.

В ноябре 1937 года Джорж Стибиц завершил в Bell Labs создание компьютера «Model K» на основе релейных переключателей. В конце 1938 года Bell Labs санкционировала исследования по новой программе, возглавлявшиеся Стибицем. В результате этого 8 января 1940 года был завершён Complex Number Calculator, умевший выполнять вычисления над комплексными числами.

11 сентября 1940 года в Дартмутском колледже на демонстрации в ходе конференции Американского математического общества Стибиц отправлял компьютеру команды удалённо, по телефонной линии с телетайпом. Это был первый случай, когда вычислительное устройство использовалось удалённо.

В 1938 году немецкий инженер Конрад Цузе на квартире родителей построил свою первую машину, названную Z1. Это была пробная модель полностью механической программируемой цифровой вычислительной машины.

В том же году Цузе приступил к созданию машины Z2. А в 1941 году Цузе создаёт первую вычислительную машину, обладающую всеми свойствами современного компьютера Z3.

Чуть позже, в 1945 году Джоном Фон Нейманом была предложена концепция арифметико-логического устройства. Она стала одной из составляющих ставшей классической фон-неймановской компьютерной архитектуры.

1 ОБЗОР ЛИТЕРАТУРЫ

Арифметико-логическое устройство (АЛУ) — блок процессора, который под управлением устройства управления служит для выполнения арифметических и логических преобразований (начиная от элементарных) над данными, называемыми в этом случае операндами. Разрядность операндов обычно называют размером или длиной машинного слова.

В АЛУ, кроме классических арифметических операций, логического сложения и логического умножения двух слов, могут выполняться сдвиги слов, преобразования кодов и некоторые другие операции.

Современные АЛУ выполняют:

- функции двоичной арифметики для данных в формате с фиксированной точкой;
- функции двоичной арифметики для данных в формате с плавающей точкой;
- функции арифметики двоично-десятичного представления данных;
- логические операций (в том числе сдвиги арифметические и логические);
- операции пересылки данных;
- работу с символьными данными;
- работу с графическими данными.

Основные характеристики АЛУ можно разделить на количественные и качественные.

Количественные характеристики определяют скорость выполнения операций, время выполнения одной операции, точность представления данных, количество выполняемых операций.

Точность представления данных в АЛУ зависит от разрядной сетки АЛУ и выбранного формата данных.

К качественным характеристикам АЛУ относятся:

- структурные особенности АЛУ;
- форматы представления данных (с фиксированной или плавающей точкой);
- способы кодирования данных.

АЛУ можно классифицировать по ряду признаков, приведенных ниже.

По способу представления чисел:

- для чисел с фиксированной точкой;
- для чисел с плавающей точкой;
- для десятичных чисел.

По способу действия над операндами:

- последовательные АЛУ, где каждая операция выполняется последовательно над каждым разрядом;
- параллельные АЛУ, где операция выполняется над всеми разрядами данных одновременно;

- последовательно-параллельные АЛУ, где слово данных делится на слоги, обработка данных ведется параллельно над разрядами слога и последовательно над слогами.

По использованию систем счисления:

- двоичные;
- двоично-десятичные;
- восьмеричные;
- шестнадцатеричные;
- другие.

По характеру использования элементов и узлов:

- блочные для выполнения отдельных арифметических операций в структуру АЛУ вводят специальные блоки, что позволяет процесс обработки информации вести параллельно;
- конвейерные операция разбивается на последовательность микроопераций, выполняемых за одинаковые промежутки времени (такты) на разных ступенях конвейера, что позволяет выполнять операцию над потоком операндов каждый такт;
- многофункциональные это универсальные АЛУ, выполняющие множество операций в одном устройстве. В таких АЛУ требуется настройка на выполнение данной операции при помощи кода операции.

По временным характеристикам:

- синхронные каждая операция выполняется за один такт;
- асинхронные не тактируемые АЛУ, обеспечивающие высокое быстродействие, так как выполняются на комбинационных схемах.

По структуре устройства управления:

- АЛУ с жесткой логикой устройства управления;
- АЛУ с микропрограммным управлением.

Исходя из классификации, разработанное устройство является синхронным многофункциональным параллельным арифметико-логическим устройством с жесткой логикой устройства управления для двоичных чисел с фиксированной запятой.

2 СРАВНЕНИЕ ОСОБЕННОСТЕЙ КОНСТРУКЦИИ С АНАЛОГАМИ

В качестве аналогов представленной микросхемы рассмотрим микросхемы 74181 и 74385.

Микросхема 74181 содержит арифметико-логическое устройство (АЛУ), с помощью которого можно выполнить 16 логических и 16 арифметических операций над 4-разрядными операндами (см. таблицу 2.2).

Операнды А и В поступают на соответствующие входы микросхемы 74181 (активный уровень напряжения — низкий). Род работы АЛУ выбирается с помощью входа М (режим работы): логические операции выполняются при подаче на вход М напряжения высокого уровня, а арифметические — при подаче напряжения низкого уровня. Затем согласно таблице по коду на входах SO — S4 выбирается необходимая для выполнения функция, а результат получают на выходах F0 — F3 (активный уровень напряжения — низкий).

Микросхему 74181 можно расширить на nx8 бит, если подключить к ней 74182 (устройство переноса) и дополнительную схему 74181.

Микросхема 74181 используется также в качестве компаратора. Если операнды одинаковы, то на выходе A = B формируется напряжение высокого уровня (выход с открытым коллектором).

Возможна работа микросхемы 74181 с негативной (отрицательной) логикой при соответствующем пояснении расположения выводов на схеме.

Применяется в качестве вычислительного блока для арифметических или логических операций (процессора).

Производится следующая номенклатура микросхем: 74181, 74AS181, 74F181, 74LS181, 74S181 (см. технические характеристики в таблице 2.1).

Характеристика	74181	74AS181	74F181	74LS181	74S181
Стандартное	24	5	7	24	11
время					
выполнения операции					
сложения, нс					
Ток	91	135	43	20	120
потребления, мА					

Таблица 2.2 – Состояния микросхемы 74181

Ко	д фу	тки	ии	Активный уров	ень низкий	Активный уровень высокий			
S	S	S	S	Арифметическ	Логическ	Арифметическ	Логическ		
0	1	2	3	ие	ие	ие	ие		
0	0	0	0	A - 1	Ā	A	\overline{A}		
1	0	0	0	AB - 1	$\overline{\mathrm{AB}}$	A+B	$\overline{A + B}$		
0	1	0	0	A B - 1	$\overline{\mathbf{A}} + \mathbf{B}$	$A+\overline{B}$	\overline{A} B		
1	1	0	0	- 1	Логич. 1	- 1	$A\overline{B}$		
				(доп. до 2)		(доп. до 2)			
0	0	1	0	$A + (A + \overline{B})$	$\overline{A + B}$	$A + A\overline{B}$	$\overline{\mathrm{AB}}$		
1	0	1	0	$A + (A + \overline{B})$	$\overline{\mathrm{B}}$	$\overline{AB + (A + B)}$	$\overline{\mathrm{B}}$		
0	1	1	0	A - B - 1	$\overline{A} \oplus \overline{B}$	A - B - 1	$A \oplus B$		
1	1	1	0	$A + \overline{B}$	$A + \overline{B}$	A B - 1	$A\overline{B}$		
0	0	0	1	A + (A + B)	$\overline{A}B$	A + AB	$\overline{\mathbf{A}} + \mathbf{B}$		
1	0	0	1	A + B	A⊕B	A + B	$\overline{A} \oplus \overline{B}$		
0	1	0	1	AB + (A + B)	В	$AB + (A + \overline{B})$	В		
1	1	0	1	A + B	A+B	AB - 1	AB		
0	0	1	1	A + A(2xA)	Логич. 0	A + A(2xA)	Логич. 1		
1	0	1	1	A + AB	$A\overline{B}$	A + (A + B)	$A + \overline{B}$		
0	1	1	1	$A + A\overline{B}$	AB	$A + (A + \overline{B})$	A + B		
1	1	1	1	A	A	A - 1	A		

Микросхема 74385 содержит четыре синхронных последовательных сумматора-вычитателя с общими входами синхроимпульсов и сброса для операций в коде с дополнением до двух (см. таблицу 2.4).

Данные, поступающие на входы микросхемы 74385, выводятся с помощью управляющих входов S/A на четыре независимых выхода S. Если на вход S/A подаётся напряжение высокого уровня, то осуществляется операция «А минус В»; если на вход микросхемы 74385 подаётся напряжение низкого уровня, то осуществляется операция «В минус А».

При поступлении на вход сброса Clear микросхемы 74385 напряжения низкого уровня происходит асинхронное переключение триггеров: при суммировании на них устанавливается напряжение низкого уровня, а при вычитании — высокого.

Может использоваться в качестве быстродействующего сумматоравычитателя вместе с мультиплексором 74384.

Производится следующая номенклатура микросхем: 74F385, 74LS385. (см. технические характеристики в таблице 2.3).

Таблица 2.3 – Технические характеристики микросхем

Характеристика	74F385	74LS385
Максимальная тактовая частота, МГц	100	30
Ток потребления, мА	68	48

Таблица 2.4 - Состояния микросхемы 74385

Режим работы	Входы					три	ные в ггере еноса	Выход ∑ после фронта
	Clear	S/Ā	A	В	Clock	До [После 	тактового импульса
Сброс	0	0	X	X	X	0	0	0
	0	1	X	X	X	1	1	0
Суммирование	1	0	0	0	1	0	0	0
	1	0	0	0	1	1	0	1
	1	0	0	1	1	0	0	1
	1	0	0	1	1	1	1	0
	1	0	1	0	1	0	0	1
	1	0	1	0	1	1	1	0
	1	0	1	1	1	0	1	0
	1	0	1	1	1	1	1	1
Вычитание	1	1	0	0	1	0	0	1
	1	1	0	0	1	1	1	0
	1	1	0	1	1	0	0	0
	1	1	0	1	_1_	1	0	1
	1	1	1	0	1	0	1	0
	1	1	1	0	1	1	1	1
	1	1	1	1	1	0	0	1
	1	1	1	1	1	1	1	0

Рассмотрев аналоги, можно сделать некоторые выводы насчет преимуществ и недостатков разработанной микросхемы.

Недостатком можно назвать небольшое количество выполняемых микросхемой операций (в сравнении с микросхемой 74181).

Преимуществами же являются небольшие значения потребляемого тока (в сравнении с микросхемой 74181), возможность выполнения логических операций (в сравнении с микросхемой 74385) и работа с шестнадцатиразрядными операндами без каскадного подключения (в сравнении с обеими микросхемами).

3 РАЗРАБОТКА СТРУКТУРНОЙ СХЕМЫ

Структурная схема — это графическая модель, которая отображает элементарные звенья объекта и связи между ними. Она используется для отражения общей структуры устройства и понимания того, зачем нужно данное устройство и что оно делает в основных режимах работы, а также как взаимодействуют его части. Структурная схема позволяет отобразить принцип действия изделия в самом общем виде.

Графическое построение схемы должно давать наглядное представление о последовательности взаимодействия частей изделия.

Таким образом, структура АЛУ определяется набором микроопераций, необходимых для выполнения заданных арифметических, логических и специальных операций, а задачу построения АЛУ можно свести к задаче определения набора микроопераций, который позволяет составить микропрограмму любой из заданных операций.

Структурная схема разработанного устройства содержит следующие блоки:

- 1. Блок входных операндов нужен для хранения двух шестнадцатиразрядных чисел для последующей передачи их в блок выполняемых операций;
- 2. Управляющее устройство отвечает за выбор выполняемой над числами арифметической или логической операции;
- 3. Блок выполняемых операций выполняет выбранную в блоке управляющего устройства арифметическую или логическую операцию над двумя операндами.
 - Блок выполняемых операций можно разделить на подблоки по выполняемым в них операциям:
 - а) подблок арифметического сложения;
 - б) подблок арифметического вычитания;
 - в) подблок логического «И»;
 - г) подблок логического исключающего «ИЛИ» (сложение по модулю 2).
- 4. Блок обработки результата в зависимости от выбранной в блоке управляющего устройства операции определяет результат на выходах блока выполняемых операций и заносит его в блок хранения результата.
- 5. Блок хранения результата как видимо из названия блока, используется для хранения результата, определенного в блоке обработки результата.

Подробнее со структурной схемой можно ознакомиться в приложении А.

4 РАЗРАБОТКА ФУНКЦИОНАЛЬНОЙ СХЕМЫ

Функциональная схема устройства — это документ, который разъясняет процессы, протекающие в отдельных функциональных цепях изделия или изделия в целом. Функциональная схема является экспликацией (поясняющим материалом) отдельных видов процессов, протекающих в целостных функциональных блоках и цепях устройства.

Функциональная схема позволяет наглядно отразить устройство функциональных изменений, описание которых оперирует любыми (в том числе и несущественными) микросхемами. Функциональная схема является видом графической модели изделия.

Функциональная схема разработанного устройства более конкретно описывает блоки, содержащиеся в структурной схеме.

Блок входных операндов состоит из двух пар каскадно подключенных 8разрядных параллельных регистров, состояния которых представлены в таблице 4.1.

	Входы								
Clear	Clock	D							
0	X	X	0						
1	I	1	1						
1	I	0	0						
1	0	X	Нет						
			изменений						
1	1	X	Нет						
			изменений						
1	1	X	Нет						
			изменений						

Таблица 4.1 – Состояния параллельного регистра

Параллельный регистр — это один из двух основных типов регистров в цифровой схемотехнике. В параллельном регистре триггеры соединены параллельно, то есть каждый внутренний триггер имеет свой вход D и свой выход Q, которые не зависят от других триггеров, а также вход C, который называется тактовым входом и для всех входящих в регистр триггеров он является общим. Параллельные регистры бывают двух типов:

- тактируемые регистры, которые срабатывают по фронту сигнала управления (вход C);
- стробируемые регистры, которые срабатывают по уровню входного сигнала (вход С).

Наибольшее распространение получили тактируемые параллельные регистры.

Управляющее устройство представлено демультиплексором. Состояния демультиплексора можно увидеть в таблице 4.2.

Вході	Ы		Вых	оды					
Разрешающий (информационный)	Адре	сные							
Ē	A1	A0	Q0	Q1	Q2	Q3			
1	X	X	1	1	1	1			
0	0	0	0	1	1	1			
0	0	1	1	0	1	1			
0	1	0	1 1 0 1						
	-	_	_		_	_			

Таблица 4.2 – Состояния демультиплексора

0

Демультиплексор — это логическое устройство, предназначенное для переключения сигнала с одного информационного входа на один из информационных выходов.

Демультиплексор имеет один вход данных (D) и несколько входов управления (S0-Sn). В зависимости от состояния входов управления, демультиплексор выбирает один из своих выходов (Y0-Yn) для передачи входного сигнала.

Наиболее распространенная реализация демультиплексора основана на использовании комбинационных логических элементов, таких как И-НЕ (AND-NOT) или ИЛИ-НЕ (OR-NOT).

Так как блок выполняемых операций содержит подблоки (см. раздел 3 Разработка структурной схемы), описание это блока также разделено на несколько частей.

Основными элементами подблока арифметического сложения являются четыре каскадно подключенных 4-разрядных полных сумматора.

Сумматор — это устройство, преобразующее информационные сигналы (аналоговые или цифровые) в сигнал, эквивалентный сумме этих сигналов.

Полные сумматоры — тринарные (трёхоперандные) сумматоры по модулю с разрядом переноса, характеризующиеся наличием трёх входов, на которые подаются одноимённые разряды двух складываемых чисел и перенос из предыдущего (более младшего) разряда, и двумя выходами: на одном реализуется арифметическая сумма по модулю в данном разряде, а на другом — перенос в следующий (более старший разряд). Такие сумматоры изначально ориентированы только на показательные позиционные системы счисления.

Состояния полного сумматора можно увидеть в таблице 4.3.

Таблица 4.3 – Состояния полного сумматора

			Bxc	ДЫ				Выходы																																																																											
								$\mathbf{C0} = 0 \qquad \qquad \mathbf{C0} = 1$																																																																											
									C2 = 0			C	22 =	1																																																																					
A	A	В	В	A	A	В	В	Σ	Σ	\sum	\sum	C	C	Σ	Σ	Σ	\sum	C	C																																																																
1	3	1	3	2	4	2	4	1	2	3	4	2	4	1	2	3	4	2	4																																																																
(0)	()	(\mathbf{C}	()	0		()	1	1	()	()																																																																
1	1)	()	(0	1	1	0		()	()	1		()																																																																
(0		[()	(0	1	1	0		()	()	1		()																																																																
1	1			()	(\mathbf{C}	()	1		()	1	1	1		()																																																																
(0		0		1		0)	1		()]	1	1		()																																																																
	1	0		1	1		0		0		1			()	()	()	1	1																																																														
()	1		1		0		0		1	1 1			()	()	()	1	1																																																														
1	1	1	1	1	1	(0										0		0		0		0		0		0		0		0		0		0		0		0		0		0		0		0		0		0		0		0		0		0		0		0		0		0		0			1		1	1	()	1	1
()	()	()	-	1	()	1		()	1	1	1		()																																																																
1	1	()	()	-	1]	1	1		()	()	()	1	1																																																																
()	1		()	-	1		1		1		1		1		1		1		1		1	1		()	()	()	1	1																																																		
1	[1		()	-	1	(0			1]	[()	1	1																																																																
()	()	1		-	1		1		0			1		1	[()	1	1																																																														
1	[()	1	[-	1	1	1	0	1	1		()	1		1	1																																																																
()	1	[1	[-	1	1	1	0	١	1	L	()	1	L	1	1																																																																
1	1	1	[1	1	-	1	()	1		1	l	1	1	1		1	1																																																																

Подблок арифметического вычитания схемы включает в себя подблок арифметического сложения, так как разность двух операндов представлена суммой операнда A с преобразованным операндом $-B = \overline{B} + 1$. Исходя из предыдущего выражения, легко заметить, что, помимо подблока арифметического сложения, для выполнения арифметического вычитания необходимы дополнительные четыре каскадно подключенных 4-разрядных полных сумматора и такие логические элементы, как инверторы.

Подблок логического «И» состоит из шестнадцати 2-входовых логических элемента «И».

Подблок логического исключающего «ИЛИ» главным образом представлен шестнадцатью 2-входовыми логическими элементами исключающего «ИЛИ».

Функциональную схемой можно увидеть в приложении Б.

5 РАЗРАБОТКА ЭЛЕКТРИЧЕСКОЙ ПРИНЦИПИАЛЬНОЙ СХЕМЫ

Принципиальная электрическая схема — это графическое изображение, которое служит для передачи с помощью условных графических и буквенноцифровых обозначений связей между элементами электрического устройства. Она определяет полный состав элементов и связей между ними и, как правило, даёт детальное представление о принципах работы изделия.

Принципиальная схема, в отличие от разводки печатной платы, не показывает взаимного (физического) расположения элементов, а лишь указывает на то, какие выводы реальных элементов (например, микросхем) с какими соединяются.

Принципиальная электрическая схема разработанного устройства содержит элементы функциональной схемы, которые являются существующими микросхемами.

Восьмиразрядные параллельные регистры блока входных операндов представлены микросхемами 74LS273.

Микросхема 74LS273 служит для одновременного хранения восьми бит информации.

В основном режиме работы на вывод 1 (Clear) микросхемы 74LS273 подаётся напряжение высокого уровня. Данные поступают в регистр через входы D. При перепаде тактового импульса на входе Clock с низкого уровня на высокий (положительный фронт импульса) информация записывается в регистр и появляется на соответствующих выходах Q.

Если вывод (Clear) микросхемы 74LS273 подается низкого кратковременный уровня, сигнал TO всех выходах И на устанавливается напряжение низкого уровня.

Микросхема может применяться в качестве буферного регистра, регистра сдвига, генератора двоичного кода.

Производится следующая номенклатура микросхем: 74273, 74ALS273, 74AS273, 74F273, 74LS273, 74S273.

Технические характеристики вышеупомянутых микросхем показаны в таблице 5.1.

Таолица 3.1 – Технические хар	жтерис	тики микро	CACM
Характеристика	74273	74ALS273	74F27

Характеристика	74273	74ALS273	74F273	74LS273	74S273
Максимальная тактовая	30	35	145	30	95
частота, МГц					
Время задержки	17,5	16	7,5	17,5	10
прохождения сигнала, нс					
Ток потребления, мА	62	15	66	17	109
	1				

Демультиплексор управляющего устройства реализован микросхемой 74LS139.

Микросхема 74LS139 содержит два отдельных дешифратора с двумя входами и четырьмя выходами, которые можно использовать в качестве декодирующего или распределительного устройства.

В нормальном режиме работы на выводы 1 и 15 (разрешающий вход Е) микросхемы 74139 подается напряжение низкого уровня.

Когда код поступает на входы AO и A1 микросхемы 74LS139, то на соответствующем выходе устанавливается напряжение низкого уровня, а на остальных выходах — высокого. Например, если на вход AO подается напряжение высокого уровня и на вход A1 — низкого, то на выходе Q1 формируется напряжение низкого уровня.

Обратите внимание на то, что обе половины микросхемы 74LS139 имеют свои отдельные входы выборки и разрешающие входы.

Если на разрешающий вход Е микросхемы 74LS139 подается напряжение высокого уровня, то на всех выходах соответствующего дешифратора устанавливается такое же напряжение независимо от состояния входов АО и А1.

Разрешающий вход микросхемы 74LS139 можно также использовать в качестве информационного входа в демультиплексоре. Логическая 1 на разрешающем входе переводит выбранный выход в состояние «1», и наоборот.

Разрешающий вход микросхемы 74LS139 можно также использовать для того, чтобы преобразовать схему в демультиплексор на 1 вход и 8 выходов или дешифратор, в котором одна половина управляется новым входом А2, а другая половина схемы — его инверсным значением.

В некоторых случаях применяется для декодирования, преобразования кода. Также возможно использование в качестве демультиплексора (разрешающий вход используется в качестве информационного входа), логических узлов выбора и хранения данных, функционального выбора.

Производится следующая номенклатура микросхем: 74ALS139, 74F139, 74LS139, 74S139.

Технические характеристики вышеупомянутых микросхем показаны в таблице 5.3.

Характеристика	74ALS139	74AS139	74F139	74LS139	74S139
Время задержки	10	5,75	5,3	22	7,5
прохождения сигнала,					
нс					
Ток потребления,	4,5	13	13	7	60
мА					

Таблица 5.2 – Технические характеристики микросхем

Полные сумматоры подблоков арифметического сложения и вычитания представлены микросхемами 74LS83.

Микросхема 74LS83 содержит полный сумматор, который суммирует два 4-разрядных двоичных числа с учетом переноса.

Первый операнд подается на входы микросхемы 7483 A1 — A4: младший разряд — на вход A1, старший — на вход A4.

Второй операнд подается на входы B1 — B4: младший разряд — на вход B1, старший — на вход B4.

Сумма обоих чисел формируется на выходах $\Sigma 1$ — $\Sigma 4$: младший разряд — на выходе $\Sigma 1$, старший — на выходе $\Sigma 4$.

Когда результат суммирования превысит в десятичной системе счисления 15 (в двоичной системе — 1111), на выходе сигнала переноса C4 появляется 1.

Вход сигнала переноса C0 микросхемы 74LS83 должен быть заземлен на корпус, если используются только 4-разрядные числа.

Если же используется 8-разрядное число (четыре старших разряда), то вход C0 микросхемы 74LS83 соединяется с выходом C4 предшествующей ступени (младшие разряды).

По выполняемым функциям микросхема 74LS83 аналогична схеме 7483, однако имеет другое расположение выводов.

Применяется для быстрого суммирования двоичных чисел.

Производится следующая номенклатура микросхем: 7483, 74LS83.

Технические характеристики вышеупомянутых микросхем показаны в таблице 5.5.

Таблица 5.5 – Технические характеристики микросхем

Характеристика	7483	74LS83
Стандартное время	23	25
сложения, нс		
Ток потребления,	62	19
мА		

Принципиальная электрическая схема находится в приложении В.

ЗАКЛЮЧЕНИЕ

В ходе курсовой работы было разработано синхронное многофункциональное параллельное арифметико-логическое устройство с жесткой логикой устройства управления для двоичных чисел с фиксированной запятой.

Данная микросхема может быть доработана и улучшена в следующих направлениях:

- увеличение количества выполняемых арифметических и логических операций;
- выполнение арифметических и логических операций над отрицательными числами;
- выполнение арифметических и логических операций над дробными числами;
- выполнение арифметических и логических операций над числами с плавающей запятой;
- работа микросхемы в разных системах счисления;
- каскадирование разработанной микросхемы.

Арифметико-логическое устройство имеет широкий спектр применений, от простых калькуляторов до сложных компьютерных систем. Оно является основой для выполнения математических операций, логических вычислений и управления другими компонентами системы.

Разработка арифметико-логического устройства играет важную роль в современной электронике. Она позволяет создавать эффективные и мощные системы, способные обрабатывать информацию быстро и точно. Это открывает новые возможности для развития технологий и изобретений в области вычислительной техники.

СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ

- [1]Луцик, Ю. А. Арифметические и логические основы вычислительной техники : учебное пособие / Ю. А. Луцик, И. В. Лукьянова. Минск : БГУИР, 2014. 174 с.
- [2]Батоврин, В. К. Lab VIEW: Практикум по цифровым элементам вычислительной и информационно-измерительной техники: лабораторный практикум / В. К. Батоврин, А. С. Бессонов, В. В. Мошкин. М.: Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Московский государственный технический университет радиотехники, электроники и автоматики", 2014. 118 с.
- [3] Arithmetic logic unit [Электронный ресурс]. Электронные данные. Режим доступа: https://en.wikipedia.org/wiki/Arithmetic_logic_unit/–Дата доступа: 03.11.2023
- [4]АЛУ расшифровка определение и принцип работы [Электронный ресурс]. Электронные данные. Режим доступа: https://adm-polyany.ru/alurasshifrovka-opredeleniye-i-printsip-raboty/–Дата доступа: 03.11.2023

приложение а

(обязательное)

Схема электрическая структурная

приложение б

(обязательное)

Схема электрическая функциональная

приложение в

(обязательное)

Схема электрическая принципиальная

приложение г

(обязательное)

Ведомость документов