## Høgskulen på Vestlandet

Institutt for datateknologi, elektroteknologi og realfag

Eksamen i: DAT103 – Datamaskiner og operativsystem

Dato: 13 juni 2023 Tid: 9:00 – 13:00 Lovlige hjelpemiddel: vanlig kalkulator

Språk: norsk bokmål

Dette oppgavesettet består av 6 sider, bortsett fra vedlegget. Du kan svare enten på norsk eller engelsk.

> Lykke til! Dag og Violet

## Oppgave 1 – Flervalgspørsmål

(24%)

For hvert av spørsmålene nedenfor, velg ikke mer enn et av alternativene.

- 1.1 Hvilke av de følgende tillater I/O moduler og hovedminnet å utveksle data direkte?
  - (a) Memory management unit (MMU)
  - (b) Direct memory access (DMA)
  - (c) Memory address register
  - (d) Alle de ovanfor
  - (e) Ingen av de ovenfor
- 1.2 Hvilke av de følgende kan forklare hvorfor mer hovedminne (RAM) kan øke datamaskinen sin ytelse?
  - (a) Mer RAM kan redusere den eksterne fragmenteringen
  - (b) Mer RAM kan øke prosessorhastigheten
  - (c) Mer RAM kan redusere sannsynligheten for sidefeil
  - (d) Alle de ovenfor
  - (e) Ingen av de ovenfor
- 1.3 Hvilken av de følgende vil bli lagret under et kontekstbytte mellom prosesser
  - (a) Stack pointer
  - (b) Program counter
  - (c) CPU registers
  - (d) Alle de ovenfor
  - (e) Ingen av de ovenfor

- 1.4 Hvilke av de følgende datastrukturene er generelt brukt av operativsystem for å lagre informasjon knyttet til en prosess?
  - (a) Process control block (PCB)
  - (b) Process identifier
  - (c) Process state
  - (d) Alle de ovenfor
  - (e) Ingen av de ovenfor
- 1.5 En adresse generert av CPUen er vanlegvis omtalt som en ...
  - (a) Physical address
  - (b) Absolute address
  - (c) Logical address
  - (d) Alle de ovenfor
  - (e) Ingen av de ovenfor
- 1.6 Hvilke av de følgende er en fordel med virtuelt minne?
  - (a) Det tillater utførelse av prosesser som ikke er fullstendig i minnet
  - (b) Det abstraherer hovedminnet til et ekstremt stort logisk minne
  - (c) Det tillater å kjøre program som er større enn fysisk minne
  - (d) Alle de ovenfor
  - (e) Ingen av de ovenfor
- 1.7 Hvilken trådmodell tillater alle tråder å kjøre på same tid, og samtidig alle CPU-kjerner å bli utnyttet på same tid?
  - (a) En-til-en
  - (b) En-til-mange
  - (c) Mange-til-en
  - (d) Mange-til-mange
  - (e) Ingen av de ovenfor
- 1.8 Hva er en kjernetråd?
  - (a) En virtuell CPU som bruker-tråder er tilordnet
  - (b) Det som tråder blir kalt når brukt av kernelen
  - (c) Gamelt navn for tråder
  - (d) Bare bruke for en-til-en tråd-modell
- 1.9 Hvorfor spiller det noen rolle at mobiltelefonen din er en Von Neumann-maskin?
  - (a) Det spiller ingen rolle i det hele tatt
  - (b) Det gøer det mulig å installere program fra app-butikker
  - (c) Det betyr at den kan utføre alle operasjoner (Von Neumann-komplett)
  - (d) Mobiltelefoner er generelt sett ikke Von Neumann-maskiner

- 1.10 Hva er eksternt minne?
  - (a) Lagring som er utenfor datamaskin-kabinettet
  - (b) Lagring som er utenfor CPU
  - (c) Lagring som som ikke kan adresseres direkte fra CPU
  - (d) "Hot-pluggable" lagring (kan bli koblet til en kjørendee datamaskin)
- 1.11 Hva av de følgende er er riktig om en databuss?
  - (a) Den har mulighet til å forbinde mer enn to enheter i et datasystem
  - (b) Det kan ikke vere seriell (må ha flere parallelle datalinjer)
  - (c) Den må ha stor båndbredde
  - (d) Den er bare brukt til å kople CPU til hovedminne
  - (e) Alle de ovenfor
- 1.12 Hva av det følgende er riktig om CPU?
  - (a) En CPU-brikke kan bare ha en kjerne
  - (b) En datamaskin kan bere ha en CPU-brikke
  - (c) Om en datamaskin har mer enn en kjerne, så kan det bare være en CPU-brikke i datamaskinen
  - (d) En datamaskin kan ha flere CPU-brikker med flere kjerner hver

## Oppgave 2 – Diverse

(16%)

- 2.1 Ta utgangspunkt i et datasystem som bruker 16-bit logisk adresse. Hva er størrelsen på det logiske adresserommet?
- 2.2 Ta utgangspunkt i et datasystem som støtter "paging" maskinvare med en "translation look-aside buffer" (TLB). Anta en prosess som har *noen* av sine forespurte sider i fysisk minne. Sidetabellen for prosessen trenger å bli oppdatert når det det er en sidefeil. Anta videre at prosessen forsøker å få tilgang til en side.
  - (a) Hvor mange minnetilganger er nødvendig for å hente siden om sidenummeret er funnet i TLB og det ikke er en sidefeil?
  - (b) Hvor mange minnetilganger er nødvendig for å hente siden om sidenummeret ikke er funne i TLB og det det ikke er en sidefeil?
  - (c) Hvor mange tilganger til "backing store" er nødvendig om det er en sidefeil og offersiden er skitten?
  - (d) Når en prosess bruker mer tid på "paging" enn utføring, så sier vi at prosessen ...
- 2.3 Forklar forskjellene og likhetene mellom prosesser og tråder.
- 2.4 Du har nettopp startet en ny prosess ved å bruke fork systemkallet. Hvordan kan du vite om du nå kjører i forelder eller barne-prosessen?
- 2.5 Hva betyr det at en tråd-modell er en-til-en? Hvilke andre modeller er mulige? Forklar.

### Oppgave 3 – Cache

(15%)

- 3.1 Ta utgangspunkt i at B<sub>0</sub>, B<sub>2</sub>, B<sub>4</sub>, B<sub>6</sub> and B<sub>8</sub> er tilordnet til C<sub>0</sub>, og B<sub>1</sub>, B<sub>3</sub>, B<sub>5</sub>, B<sub>7</sub> og at B<sub>9</sub> er tilordnet til C<sub>1</sub> hvor B<sub>i</sub> refererer til i. blokk i hovedminnet og C<sub>j</sub> refererer til j. cache-linje. Anta at B<sub>1</sub> og B<sub>4</sub> er i cache. Hva er antall "cache misses" om B<sub>8</sub>, B<sub>4</sub>, B<sub>1</sub>, B<sub>8</sub>, B<sub>1</sub> har tilgang i den viste rekkefølgen? Rettferdiggjør svaret ditt ved å vise hvilke tilganger som førte til "cache miss".
- 3.2 Forklar kva som er mening med cache minne. Hva ville virkningene vært om en CPU ikke har cache minne i det hele tatt?
- 3.3 Du vil kjøpe en ny datamaskin. Du vurderer en modell med flere muligheter for mengde hovedminne og cache minne (men ellers samme spesifikkasjoner). Hva er virkningene av å øke størrelsen av cache minne sammmenlignet med å øke størrelsen på hovedminne?
- 3.4 Du utvikler noe programvare. En kollega ser på koden din, og seier at det vil bli mange sidefeil slik du har skrevet koden. Hva kan årsakene til dette være?
- 3.5 Typisk har en moderne CPU flere lag med cache minne. Forklar grunnen til dette hvorfor ikke bare et enkelt lag?

## Oppgave 4 – Assembler og adressemodi

(11%)

4.1 Ta utgangspunkt i fragmentet med assembler-kode i Listing 1.

```
1 push dword 1
2 push dword 2
3 push dword 3
4 push dword 4
5 pop eax
6 mov ebx,[esp+4]
7 pop ecx
8 add eax, ebx
```

Listing 1

Anta at alle instruksjonene i Listing 1 er utført, og at "stack" vokser mot lavere adresser.

- (a) Hva er verdien lagret i register ecx?
- (b) Hva er verdien lagret i register ebx?
- (c) Hva er verdien lagret i register eax?
- (d) Hva er verdien ved adressen lagret i esp?
- (e) Hva er verdien ved adressen lagret i esp+4?
- 4.2 Identifiser hvilken adressemodus som blir brukt for hver av operandene i de følgende instruksjonene:
  - (a) sub eax, 5
  - (b) mov ebx, [eax]
  - (c) mov [esp + 4], NUM

### Oppgave 5 – Prosess synkronisering

(12%)

- 5.1 Typisk kan bare en prosess skrive til en *kritisk seksjon* på samme tid, mens det er mulig for flere prosesser å lese fra en kritisk seksjon på samme tid. Men hva er situasjonen om en prosess ønsker å lese mens en annen ønsker å skrive til den samme kritiske seksjonen på samme tid? Forklar.
- 5.2 Tre populære metoder for å beskytte en kritisk seksjon er *låsar, semaforar* og *monitorar*. Forklar forskjeller og likheter mellom disse metodene.
- 5.3 En kollega utvikler noe programvare med to prosesser som utveksler data. Denne personen har ikke brukt noen mekanisme for prosesssynkronisering, men seir at han/hun ikke har hatt noen problem med programvaren på tross av dette. Forklar for denne personen hvorfor dette ikke er noen god ide, og mulige grunner for at han/hun ikke har merket noe problem.
- 5.4 Noe programvare trenger å beskytte en delt variabel. Bare en prosess kan skrive til variabelen til samme tid, mens fleire prosessar kan lese fra den til samme tid (selvsagt bare om en annen prosess ikke skriver til den). Skriv pseudo-kode for dette. Du kan anta at grunnleggende funksjoner det er behov for er tilgjengeleg fra systembibliotek.

# Oppgave 6 - CPU tidsplanlegging

(10%)

6.1 Ta utgangspunkt i følgede tabell for prosesseringtid og periode for to *periodiske* prosesser P<sub>1</sub> og P<sub>2</sub>:

Prosess	Prosesseringtid	Periode
$\overline{P_1}$	2	9
$P_2$	4	5

Tidsfristen for hver av prosessene er starten på sin neste periode. For eksempel, fristen for fullførelse for  $P_1$  er ved tid  $9, 18, 27, \ldots$ , mens frist for fullførelse av  $P_2$  er ved tid  $5, 10, 15, \ldots$ 

Bruk *Første frist først* for å tidsplanlegge de to prosessene. Ved tid = 20, kan de to prosessane møte alle deres frister? Tegn Gantt-diagram av utførelsen for å rettferdiggjøre svaret.

6.2 Ta utgangspunkt i følgende tabell for prosesseringtid og periode for to *periodiske* prosesser  $P_1$  og  $P_2$ :

Prosess	Prosesseringtid	Periode
$P_1$	5	12
$P_2$	3	6

Fristen for hver av prosessene er starten på sin neste periode. For eksempel, fristen for fullførelse for  $P_1$  er ved tid 12, 24, 36, . . ., mens fristen for fullførelse av  $P_2$  er ved tid 6, 12, 24, . . .. Bruk "Rate-Monotonic Scheduling" for å tidsplanlegge de to prosessene, hvor prioriteten er tilordnet basert på perioden for hver prosess: dess kortere periode, dess høyere prioritet. Ved tid = 24, kan de to prosessene møte alle deres frister? Tegn Gantt-diagram av utførelsen for å rettferdiggjøre svaret.

## Oppgave 7 – Sideinndeling

(12%)

7.1 Anta at hver sidestørrelse er 2 KB<sup>1</sup>. Ta utgangspunkt i følgende tabell:

Sidenummer	Rammenummer	Ramme sin startadresse
<i>(i)</i>	<i>(j)</i>	(k)
5	4	8192
6	12	24576
7	6	12288
8	5	10249

Hver av linjene representerer en tilordning fra side i til ramme j, hvor ramme j starter fra adresse k i det fysiske minnet. For eksempel, den første linjen refererer til side 5 er tilordnet til ramme 4 som starter fra adresse 8192 i det fysiske minnet.

- (a) Skriv ned i desimaltall, *sidenummeret*, "offset" og den fysiske adressen for den logiske adressen 14378.
- (b) Skriv ned i desimaltall, den *logiske adressen* for den fysiske adressen 9216.
- 7.2 Nå, anta at sidestørrelsen er 4 KB.
  - (a) Om en prosess forespør 20598 byter fra operativsystemet, hvor mange sider vil prosessen bli allokert? Er det noen intern fragmentering?
  - (b) Ta utgangspukt i et datasystem som bruker 16-bit logiske adresser. Hvor mange linjer er det i en sidetabell? Hva er størrelsen for sidetabellen?

<sup>&</sup>lt;sup>1</sup>1 KB er 1024 bytes

# **Vedlegg – ASCII-tabell (fra <u>www.asciitable.com</u>)**

Dec Hx Oct Char	Dec Hx Oct	Html Chr	Dec Hx Oct	Html Chr	Dec Hx Oct Html Chr	_
0 0 000 NUL (null)	32 20 040	Space	64 40 100	a#64; 🛭	96 60 140 `	
1 1 001 SOH (start of heading)	33 21 041	۵#33; !	65 41 101	⊊#65; A	97 61 141 4#97; 8	£
2 2 002 STX (start of text)	34 22 042	a#34; "	66 42 102	a#66; B	98 62 142 b b	1
3 3 003 ETX (end of text)		a#35;#	67 43 103	⊊#67; C	99 63 143 4#99; 0	ļ
4 4 004 EOT (end of transmission)	36 24 044	. a#36; <del>\$</del>	68 44 104	D <b>D</b>	100 64 144 d <mark>d</mark>	Ĺ
5 5 005 ENQ (enquiry)	37 25 045				101 65 145 e <mark>e</mark>	
6 6 006 <mark>ACK</mark> (acknowledge)		a#38; 🤬			102 66 146 f <b>f</b>	
7 7 007 BEL (bell)		۵#39; <mark>'</mark>			103 67 147 g <mark>g</mark>	
8 8 010 <mark>BS</mark> (backspace)		a#40; (			104 68 150 @#104; <mark>h</mark>	
9 9 Oll TAB (horizontal tab)	41 29 051				105 69 151 i <mark>i</mark>	
10 A 012 LF (NL line feed, new line			74 4A 112		106 6A 152 @#106; j	
ll B 013 VT (vertical tab)	43 2B 053				107 6B 153 k k	
12 C 014 FF (NP form feed, new page					108 6C 154 l <mark>1</mark>	
13 D 015 CR (carriage return)	45 2D 055				109 6D 155 m 🍱	
14 E 016 SO (shift out)	46 2E 056				110 6E 156 n n	
15 F 017 SI (shift in)	47 2F 057				ll1 6F 157 &#lll; º	
16 10 020 DLE (data link escape)		6#48; O			112 70 160 p p	
17 11 021 DC1 (device control 1)		6#49; <u>1</u>	81 51 121		113 71 161 q <mark>q</mark>	
18 12 022 DC2 (device control 2)	50 32 062		82 52 122		114 72 162 r <mark>r</mark>	
19 13 023 DC3 (device control 3)	51 33 063		83 53 123		115 73 163 s 3	
20 14 024 DC4 (device control 4)	52 34 064		84 54 124		116 74 164 t t	
21 15 025 NAK (negative acknowledge)	53 35 065		85 55 125		117 75 165 u <mark>u</mark>	
22 16 026 SYN (synchronous idle)	54 36 066				118 76 166 v ♥	
23 17 027 ETB (end of trans. block)	55 37 067				119 77 167 w ₩	
24 18 030 CAN (cancel)	56 38 070				120 78 170 x X	
25 19 031 EM (end of medium)	57 39 071				121 79 171 y Y	
26 1A 032 SUB (substitute)		6#58; <b>:</b>			122 7A 172 z Z	
27 1B 033 ESC (escape)		;;			123 7B 173 { {	
28 1C 034 FS (file separator)		. < <			124 7C 174	
29 1D 035 GS (group separator)	61 3D 075		93 5D 135		125 7D 175 } }	
30 1E 036 RS (record separator)	62 3E 076		94 5E 136		126 7E 176 ~ ~	
31 1F 037 <mark>US</mark> (unit separator)	63 3F 077	&#DJ; ?</td><td>95 5F 137</td><td>@#90; _  </td><td>127 7F 177  D</td><td>ьь</td></tr></tbody></table>				

Source: www.LookupTables.com

### CodeTable 1/2

TRANS	FER						F	lag	s			_
Name	Comment	Code	Operation	0	Ιр	lτ	т			Α	Р	١
MOV	Move (copy)	MOV Dest,Source	Dest:=Source	Ť	Ť	Ė	÷	Ť	_	_	÷	۲
CHG	Exchange	XCHG Op1,Op2	Op1:=Op2 , Op2:=Op1			┢	$\vdash$	H				H
						$\vdash$	⊨		_		=	⊨
TC	Set Carry	STC	CF:=1									L
LC	Clear Carry	CLC	CF:=0									L
MC	Complement Carry	CMC	CF:= ¬CF									:
TD	Set Direction	STD	DF:=1 (string op's downwards)		1							Γ
LD	Clear Direction	CLD	DF:=0 (string op's upwards)		0							Γ
TI	Set Interrupt	STI	IF:=1			1						Γ
LI	Clear Interrupt	CLI	IF:=0			0						Γ
	Duels auto atool:	DUCLI Carrea	DEC CD (CD)-Course			Ħ					=	F
USH USHF	Push onto stack	PUSH Source	DEC SP, [SP]:=Source			$\vdash$	-	H				⊦
	Push flags	PUSHF	O, D, I, T, S, Z, A, P, C 286+: also NT, IOPL				┢					⊦
USHA	Push all general registers	PUSHA	AX, CX, DX, BX, SP, BP, SI, DI				-					L
OP	Pop from stack	POP Dest	Dest:=[SP], INC SP				_					L
OPF	Pop flags	POPF	O, D, I, T, S, Z, A, P, C 286+: also NT, IOPL	±	±	±	±	±	±	±	±	Ŀ
OPA	Pop all general registers	POPA	DI, SI, BP, SP, BX, DX, CX, AX									L
BW	Convert byte to word	CBW	AX:=AL (signed)									Γ
WD	Convert word to double	CWD	DX:AX:=AX (signed)	±				±	±	±	±	T:
WDE	Conv word extended double	CWDE 386	EAX:=AX (signed)	Ť				Ť	Ħ	Ē	_	r
				H		H	H				=	Ħ
i i	Input	IN Dest, Port	AL/AX/EAX := byte/word/double of specified port	<u> </u>	_	$\vdash$	$\vdash$	$\vdash$	Ш			H
UT i	Output	OUT Port, Source	Byte/word/double of specified port := AL/AX/EAX	_	Ļ	Ļ						L
	e information see instruction sp	ecifications	Flags: ±=affected by this instruction ?=undefined af	ter th	nis in	ıstru						_
RITHN	METIC							lag				
lame	Comment	Code	Operation	0	D	1	Т	S	Ζ	Α	Р	Ľ
DD	Add	ADD Dest,Source	Dest:=Dest+Source	±				±	±	±	±	
DC	Add with Carry	ADC Dest,Source	Dest:=Dest+Source+CF	±				±	±	±	±	:
JB	Subtract	SUB Dest.Source	Dest:=Dest-Source	±				±	±	±	±	:
3B	Subtract with borrow	SBB Dest,Source	Dest:=Dest-(Source+CF)	±		t	T	±	±	+	<u>-</u>	1
V	Divide (unsigned)	DIV Op	Op=byte: AL:=AX / Op AH:=Rest	?		Т		?	?	?	?	H
IV	Divide (unsigned)	DIV Op	Op=word: AX:=DX:AX / Op DX:=Rest	?			$\vdash$	?	?	?	?	H
IV 386	Divide (unsigned)	DIV Op	Op=doublew.: EAX:=EDX:EAX / Op	?		$\vdash$	$\vdash$	?	?	?	7	H
				÷	$\vdash$	H	$\vdash$	_	?	?	?	H
IV.	Signed Integer Divide	IDIV Op	Op=byte: AL:=AX / Op AH:=Rest	?	$\vdash$	$\vdash$	$\vdash$	?	_	?	?	-
IV ann	Signed Integer Divide	IDIV Op	Op=word: AX:=DX:AX / Op DX:=Rest	?	_	$\vdash$	$\vdash$	?	?		_	Ļ
)IV 386	Signed Integer Divide	IDIV Op	Op=doublew:: EAX:=EDX:EAX / Op	?		-	$\vdash$	?	?	?	?	L
UL	Multiply (unsigned)	MUL Op	Op=byte: AX:=AL*Op if AH=0 ◆	±	_	$\vdash$	$\vdash$	?	?	?	?	Ļ
UL	Multiply (unsigned)	MUL Op	Op=word: DX:AX:=AX*Op if DX=0 ◆	±				?	?	?	?	L
IUL 386	Multiply (unsigned)	MUL Op	Op=double: EDX:EAX:=EAX*Op if EDX=0 ◆	±		ot		?	?	?	?	L
MUL i	Signed Integer Multiply	IMUL Op	Op=byte: AX:=AL*Op if AL sufficient ◆	Ħ				?	?	?	?	
1UL	Signed Integer Multiply	IMUL Op	Op=word: DX:AX:=AX*Op if AX sufficient ◆	±				?	?	?	?	Ī
IUL 386	Signed Integer Multiply	IMUL Op	Op=double: EDX:EAX:=EAX*Op if EAX sufficient ◆	±				?	?	?	?	t
IC	Increment	INC Op	Op:=Op+1 (Carry not affected !)	±				±	±	±	±	Γ
EC .	Decrement	DEC Op	Op:=Op-1 (Carry not affected !)	±			T	±	±	±	<u>-</u>	r
	I				$\vdash$	H	$\vdash$					Ħ
MP	Compare	CMP Op1,Op2	Op1-Op2	±				±	±	±	±	L
AL	Shift arithmetic left (≡ SHL)	SAL Op, Quantity		i				±	±	?	±	Γ
٩R	Shift arithmetic right	SAR Op, Quantity		i				±	±	?	±	Ī
CL	Rotate left through Carry	RCL Op, Quantity		i								İ
OR .	Rotate right through Carry	RCR Op,Quantity		i		Г		П	П		_	t
OL.	Rotate left	ROL Op, Quantity		i		H	T	Н	Н		_	İ
OR	Rotate right	ROR Op, Quantity		i	$\vdash$	$\vdash$	$\vdash$	$\vdash$	$\vdash$	$\vdash$		t
	e information see instruction sp			ı		_	_	_				L
	e information see instruction sp	ecincations	◆ then CF:=0, OF:=0 else CF:=1, OF:=1				_		_			_
OGIC	Commont	6-4-	0		l			lag		ایما	_	ı
ame	Comment	Code	Operation	_	D		Т		Z			Ļ
EG	Negate (two-complement)	NEG Op	Op:=0-Op if Op=0 then CF:=0 else CF:=1	±		$ldsymbol{ldsymbol{ldsymbol{eta}}}$	$\vdash$	±	±	±	±	L
TC	Invert each bit	NOT Op	Op:=_Op (invert each bit)			L						Ĺ
ND	Logical and	AND Dest,Source	Dest:=Dest_Source	0				±	±	?	±	
R	Logical or	OR Dest,Source	Dest:=DestySource	0				±	±	?	±	T
OR .	Logical exclusive or	XOR Dest,Source	Dest:=Dest (exor) Source	0			Т	±	±	?	±	t
		, , , , , , , , , , , , , , , , , , ,				H				^		÷
HL	Shift logical left (≡ SAL)	SHL Op, Quantity		i		<b>—</b>	-	±	±	1	±	l
SHR	Shift logical right	SHR Op,Quantity	M.SIIIIIII.	i				±	±	?	_	±

 $Download\ latest\ version\ free\ of\ charge\ from\ \underline{www.jegerlehner.ch/intel}\ This\ page\ may\ be\ freely\ distributed\ without\ cost\ provided\ it\ is\ not\ changed.\ All\ rights\ reserved$ 

### CodeTable 2/2


© 1996-2003 by Roger Jegerlehner, Switzerland V 2.3 English. Also available in Spanish

MISC						Flags								
Name	Comment	Code	Operation	0	D	ı	Т	s	z	Α	Р	С		
NOP	No operation	NOP	No operation											
LEA	Load effective address	LEA Dest,Source	Dest := address of Source											
INT	Interrupt	INT Nr	interrupts current program, runs spec. int-program			0	0							

<b>JUMPS</b>	(flags remain unchanged)						
Name	Comment	Code	Operation	Name	Comment	Code	Operation
CALL	Call subroutine	CALL Proc		RET	Return from subroutine	RET	
JMP	Jump	JMP Dest					
JE	Jump if Equal	JE Dest	(≡ JZ)	JNE	Jump if not Equal	JNE Dest	(≡ JNZ)
JZ	Jump if Zero	JZ Dest	(≡ JE)	JNZ	Jump if not Zero	JNZ Dest	(≡ JNE)
JCXZ	Jump if CX Zero	JCXZ Dest		JECXZ	Jump if ECX Zero	JECXZ Dest	386
JP	Jump if Parity (Parity Even)	JP Dest	(≡ JPE)	JNP	Jump if no Parity (Parity Odd)	JNP Dest	(≡ JPO)
JPE	Jump if Parity Even	JPE Dest	(≡ JP)	JPO	Jump if Parity Odd	JPO Dest	(≡ JNP)

JUMPS	S Unsigned (Cardinal)			JUMPS 9	Signed (Integer)		
JA	Jump if Above	JA Dest	(≡ JNBE)	JG	Jump if Greater	JG Dest	(≡ JNLE)
JAE	Jump if Above or Equal	JAE Dest	(≡ JNB ≡ JNC)	JGE	Jump if Greater or Equal	JGE Dest	(≡ JNL)
JB	Jump if Below	JB Dest	(= JNAE = JC)	JL	Jump if Less	JL Dest	(≡ JNGE)
JBE	Jump if Below or Equal	JBE Dest	(≡ JNA)	JLE	Jump if Less or Equal	JLE Dest	(≡ JNG)
JNA	Jump if not Above	JNA Dest	(≡ JBE)	JNG	Jump if not Greater	JNG Dest	(≡ JLE)
JNAE	Jump if not Above or Equal	JNAE Dest	(≡ JB ≡ JC)	JNGE	Jump if not Greater or Equal	JNGE Dest	(≡ JL)
JNB	Jump if not Below	JNB Dest	(≡ JAE ≡ JNC)	JNL	Jump if not Less	JNL Dest	(≡ JGE)
JNBE	Jump if not Below or Equal	JNBE Dest	(≡ JA)	JNLE	Jump if not Less or Equal	JNLE Dest	(≡ JG)
JC	Jump if Carry	JC Dest		JO	Jump if Overflow	JO Dest	
JNC	Jump if no Carry	JNC Dest		JNO	Jump if no Overflow	JNO Dest	
					Jump if Sign (= negative)	JS Dest	
Gener	al Registers:			JNS	Jump if no Sign (= positive)	JNS Dest	

### General Registers:



### Flags: ----ODITSZ-A-P-C

Control Flags (how instructions are carried out):

D: Direction 1 = string op's process down from high to low address

I: Interrupt whether interrupts can occur. 1= enabled

single step for debugging T: Trap

#### Example:

.DOSSEG ; Demo program

.MODEL SMALL .STACK 1024

EQU 2 ; Const

.DATA

; define Byte, any value VarB DB? VarW DW 1010b ; define Word, binary VarW2 DW 257 ; define Word, decimal VarD DD 0AFFFFh ; define Doubleword, hex

DB "Hello !",0 ; define String S

.CODE

MOV AX, DGROUP ; resolved by linker ; init datasegment reg MOV DS,AX

MOV [VarB],42 ; init VarB MOV [VarD],-7 ; set VarD

MOV BX,Offset[S] ; addr of "H" of "Hello !" ; get value into accumulator MOV AX,[VarW] ADD AX,[VarW2] ; add VarW2 to AX

MOV [VarW2],AX store AX in VarW2 MOV AX,4C00h ; back to system INT 21h

END main

#### Status Flags (result of operations):

C: Carry result of unsigned op. is too large or below zero. 1 = carry/borrow result of signed op. is too large or small. 1 = overflow/underflow O: Overflow

sign of result. Reasonable for Integer only. 1 = neg. / 0 = pos. S: Sign

Z: Zero result of operation is zero. 1 = zero

A: Aux. carry similar to Carry but restricted to the low nibble only

P: Parity 1 = result has even number of set bits

# Vedlegg - Linux/unix systemkall

%eax	Name	%ebx	%ecx	%edx	%esx	%edi
1	sys_exit	int	-	-	-	-
2	sys_fork	struct pt_regs	-	-	-	-
3	sys_read	unsigned int	char *	size_t	-	-
4	sys_write	unsigned int	const char *	size_t	-	-
5	sys_open	const char *	int	int	-	-
6	sys_close	unsigned int	-	-	-	-