я не приду , у меня
форс-мажор
я перехотел

Глава 9. SPI. Внутреннее устройство контроллеров передачи данных

Ежелев Г. И.

7 марта 2026 г.

Протокол SPI. Особенности.

- Концепция Master-Slave, как в IIC.
- Шина передачи данных разделена на две:
  MOSI - **Master Output Slave Input**.
  MISO - **Master Input Slave Output**.
- Такое разделение позволяет передавать данные одновременно в обе стороны.
- Такая передача данных называется полнодуплексной.
- Рассчитан на передачу на малые расстояния, поэтому в SPI, в отличие от других протоколов, почти не используются различные служебные биты, в силу низкой вероятности возникновения ошибки.

Протокол SPI. Шины.

- Шины MOSI и MISO работают похоже на то, как работает шина SDA в IIC.
- SCLK (Serial Clock) - Сигнал синхронизации в SPI.
- SS/CS (Slave Select/Chip Select) - Выбор ведомого. Простой цифровой сигнал для обозначения текущего активного ведомого устройства.



Синхронность. Режимы тактирования.

SPI - синхронный протокол - т.е. все данные передаются с помощью сигнала синхронизации(SCLK).

У SPI есть 4 основных режима работы сигнала синхронизации.

CPOL - Clock Polarity - полярность сигнала синхронизации.

- CPOL $= 0 \sim$ покой - SCLK $= 0$.
- CPOL $= 1 \sim$ покой - SCLK $= 1$.

CPHA - Clock Phase - Определяет, по какому фронту SCLK выставляются данные, а по какому читаются. Рассмотрим один такт вида: 0->1->0, где в данном случае 1 - активный уровень на SCLK, он не обязан совпадать с физическим уровнем, т.к. есть CPOL!

- CPHA = 0. Чтение на первом фронте, изменение данных на втором
- CPHA = 1. Наоборот, выставление на первом, чтение на втором.
- Понятно, что в случае CPHA = 0 первый бит должен быть выставлен заранее.

CPOL и CPHA должны совпадать у всех устройств.

Режим	CPOL	CPHA	SCLK в покое	Когда считываем данные
0	0	0	0	На фронте 0→1
1	0	1	0	На фронте 1→0
2	1	0	1	На фронте 1→0
3	1	1	1	На фронте 0→1

Длина одного пакета

- Данные передаются по сдвиговым регистрам, так же как и в IIC и UART.
- В SPI нет стартовых и стоповых последовательностей, поэтому длина одной передачи может варьироваться. Обычно число бит кратно 8.
- Протокол рассчитан на высокие частоты (1-10+ МГц), но низкое расстояние передачи.

Выводы.

- Высокая скорость
- Простота
- Низкое расстояние передачи из-за отсутсвия дифференциальных сигналов.
- Если для вас этот минус критичен, следующий шаг - протокол USB.
- USB так же поддерживается STM32, в том числе f407.

Устройство контроллера SPI изнутри.

Мы никогда не смотрели внутрь контроллеров передачи данных. Это упущение, которое сейчас будет исправлено. Советую вспомнить устройство D-триггера и счётчика.

Отступление: сдвиговый регистр





Figure 246. SPI block diagram



Что вокруг сдвигового регистра?

Figure 246. SPI block diagram



Пунктирные прямоугольники - регистры SPI

Теперь рассмотрим обобщенное устройство любого контроллера синхронного протокола передачи данных.

Контроллер передачи синхронного последовательного интерфейса



Шина данных



Обычно системные шины общего назначение, что в МК, что в ПК, разделены на шину адреса, где выставляется в двоичном виде адрес устройства ЭВМ и шину данных, где собственно данные передаются и шину управления, где передаются служебные сигналы.


ВУ
Буферный Регистр A1
7
0
Запись
0 1 1 0 0 1 1 0
Сдвиговый регистр
Загрузка
Сдвиг
0 1 1 0 0 1 1 0
7
0
Данные
Синхроимпульсы
2 1 0
Счётчик
RS
Reset
Set
ТГ
Тактовый генератор
Регистр состояния A2

Контр. приема синхронного последовательного интерфейса



Материалы курса можно найти по ссылке: https://github.com/haaroner/ezh239

Использовались материалы курса ОПД кафедры ВТ, ИТМО. Полная презентация лежит в папке docs/itmo slides part 4