

# Corso Sistemi Operativi

**Prof. Pierfrancesco Bellini**

pierfrancesco.bellini@unifi.it

Laboratorio DISIT

Dip. Ingegneria dell'Informazione

Via S. Marta, 3

1

## Programma A.A. 2020/21

### ■ Introduzione

- Struttura di un calcolatore, gestione I/O ed interruzioni
- Introduzione ai sistemi operativi
- Struttura dei sistemi operativi

### ■ Le basi del linguaggio Java

### ■ Gestione dei processi

- I processi
- I thread
- Scheduling della CPU
- Sincronizzazione tra processi
- Gestione dello stallo

### ■ Gestione della memoria

- Gestione della memoria centrale
- Memoria virtuale

2

## Libri di testo principali

A. Silberschaz, P. Galvin, G. Gagne,

**Sistemi Operativi: Concetti ed esempi,**

decima edizione, Pearson Addison-Wesley.

G. Bucci,

**Calcolatori elettronici, Architettura e organizzazione**

2017, McGraw-Hill

K. Arnold, J. Gosling, D. Holmes

**Java manuale ufficiale,**

Pearson Addison-Wesley

Altro materiale su:

<http://www.disit.org/sistemi-operativi>

## Esame

- Corso da 6 crediti
- Corso integrato con *Calcolatori elettronici*, per poter verbalizzare l'esame il modulo di calcolatori deve essere stato sostenuto
- **Esame Scritto**
  - Uno scritto sufficiente è valido fino al corso successivo
  - Scritto composto da:
    - un esercizio su scheduling cpu o gestione stallo
    - un esercizio programmazione java sincronizzazione thread
  - **Entro due giorni dopo lo scritto deve essere consegnata versione funzionante del secondo esercizio dello scritto (NEW!)**
  - Uno scritto di fine corso nei primi giorni di giugno oltre al primo appello
- **Esame Orale**
  - Discussione dello scritto dove presentate implementazione
  - Una/due domande su teoria

## Gestione Input/Output e Interruzioni


5

## Architettura del calcolatore

- Componenti del calcolatore
  - **CPU**
  - **Memoria**
  - **Periferiche I/O**
    - Tastiera, schermo, dischi rigidi, USB, etc
  - **Bus** (Dati, Indirizzi, Controllo)

6

## Architettura calcolatore



## Interfaccia dispositivo

- Intermediario tra dispositivo e bus
- Dispositivi e CPU procedono in modo asincrono ognuno alla propria velocità.
- L'interfaccia deve fornire:
  - registri di appoggio per i dati da inviare/ricevere
  - registri per i comandi alla periferica
  - tenere traccia dello stato della periferica ed eventuali errori
- L'interfaccia espone dei registri (o pseudo-registri)
  - **DREG** per lo scambio dei dati
  - **CREG** per i comandi alla periferica
  - **SREG** per leggere lo stato della periferica


## Input/output

- La CPU per accedere ai registri delle interfacce può usare
  - I/O mappato in memoria
  - I/O isolato
  - entrambi
- **I/O mappato in memoria:**
  - una parte della memoria riservata per la comunicazione con i dispositivi
  - es. memoria video
- **I/O isolato**
  - istruzioni specifiche usate per interazione con dispositivi tramite porte di input/output
  - porte identificate da un numero (indirizzo)
  - **spazio di indirizzamento distinto da quello della memoria**

## I/O isolato

- **Istruzioni dedicate a input/output**
  - la cui esecuzione hanno cicli di bus del tutto analoghi a quelli di accesso alla memoria solo che vengono usate due linee di comando specifiche
    - IORC (I/O Read Command)
    - IOWC (I/O Write Command)
  - Processore x86
    - **IN AL, PORT**
      - presenta **PORT** sul bus indirizzi
      - asserisce **IORC**
      - legge dal bus dati e mette in **AL**
    - **OUT PORT, AL**
      - presenta **PORT** sul bus indirizzi
      - presenta sul bus dati il contenuto di **AL**
- asserisce il comando **IOWC**


## Interfaccia I/O



11

## Decodifica indirizzi

Fa parte dell'interfaccia, identifica se viene richiesto uso di una porta dell'interfaccia, e se richiesta in lettura o scrittura



IN AL, F2H  
OUT F3H,AL

queste istruzioni quale porta attivano?

12

## PC IBM e Porte I/O

- I «vecchi» PC IBM hanno una serie di porte ben definite per I/O


Port range	Summary
0x0000-0x001F	The first legacy <a href="#">DMA controller</a> , often used for transfers to floppies.
0x0020-0x0021	The first <a href="#">Programmable Interrupt Controller</a>
0x0022-0x0023	Access to the Model-Specific Registers of Cyrix processors.
0x0040-0x0047	The <a href="#">PIT</a> (Programmable Interval Timer)
0x0060-0x0064	The <a href="#">"8042" PS/2 Controller</a> or its predecessors, dealing with keyboards and mice.
0x0070-0x0071	The <a href="#">CMOS</a> and <a href="#">RTC</a> registers
0x0080-0x008F	The <a href="#">DMA</a> (Page registers)
0x0092	The location of the fast <a href="#">A20</a> gate register
0x00A0-0x00A1	The second <a href="#">PIC</a>
0x00C0-0x00DF	The second <a href="#">DMA</a> controller, often used for soundblasters
0x00E9	Home of the <a href="#">Port E9 Hack</a> . Used on some emulators to directly send text to the hosts' console.
0x0170-0x0177	The secondary <a href="#">ATA</a> harddisk controller.
0x01F0-0x01F7	The primary <a href="#">ATA</a> harddisk controller.
0x0278-0x027A	Parallel port
0x02F8-0x02FF	Second <a href="#">serial port</a>
0x03B0-0x03DF	The range used for the <a href="#">IBM VGA</a> , its direct predecessors, as well as any modern video card in legacy mode.
0x03F0-0x03F7	<a href="#">Floppy disk controller</a>
0x03F8-0x03FF	First <a href="#">serial port</a>

<http://bochs.sourceforge.net/techspec/PORTS.LST>

13

## Porte dell'interfaccia

- porta di ingresso (dalla periferica)**
  - buffer con uscita in terzo stato, uscita abilitata quando asserito IORC (istruzione IN)
- porta di uscita (verso la periferica)**
  - latch per memorizzare il dato, acquisizione effettuata quando viene asserito IOWC (istruzione OUT)




14

## Modalità esecuzione I/O

- nessuna sincronizzazione tra programma in esecuzione e periferiche (molto più lente)
- la CPU deve aspettare...
- le tecniche fondamentali per la gestione delle periferiche sono:
  - I. gestione a controllo di programma
  - II. sotto controllo di interruzione
  - III. tramite accesso diretto alla memoria o con processori I/O


## Controllo di programma

- Consideriamo una **interfaccia di uscita** verso una stampante
- è necessario un protocollo di *hand-shaking* con la stampante
  - DAV (Data AVailable) indica che il dato è disponibile
  - DAC (Data ACknowledge) indica che il dato è stato acquisito ed un nuovo dato può essere inviato.





## interfaccia di uscita



**SEL** attivo quando sul bus indirizzi c'è E1h

OUT E1h, AL → DATI=AL, DAV, STATO=1  
IN AL, E1h → bit 0 AL = STATO (STATO=0 quando arriva DAC)

17

## Sottoprogramma di gestione

- sottoprogramma STAMPA si aspetta:
  - nel registro SI l'offset del buffer da stampare
  - nel registro CX il numero di byte da stampare

- uso:

```
MOV    SI, <offset BUFFER>
MOV    CX, <n>
CALL   STAMPA
```

- implementazione:

```
STAMPA: MOV    AL, [SI]
          OUT    E1h, AL
```

```
ATTESA: IN     AL, E1h
          AND    AL, 1
          JNZ    ATTESA
```


```
INC     SI
LOOP    STAMPA
RET
```

CPU attende il DAC=0 dalla stampante  
**Tempo CPU sprecato!**

18


## Gestione sotto controllo di interruzione

- Durante l'attesa del DAC la CPU è bloccata, in realtà potrebbe fare altro ed essere interrotta quando il DAC viene asserito dalla stampante.
- All'interruzione viene eseguita una routine di servizio (interrupt handler) che invierà l'eventuale nuovo dato alla stampante e la CPU riprenderà esecuzione da dove era stata interrotta.
- L'esecuzione della routine avviene tra l'esecuzione di due istruzioni




## Modello semplificato sistema interruzione

- Si ipotizza che il **sistema piloti una sola periferica**
- la linea INTR in ingresso alla CPU indica una richiesta di interruzione
- esiste un flag nella CPU che indica abilitazione delle interruzioni IE (Interrupt Enable)
- Al termine della esecuzione di una istruzione la CPU controlla se è arrivata una interruzione IINTR, in questo caso la CPU deve azzerare IE (in modo che non possa essere interrotta) e fare fetch dell'istruzione all'indirizzo 0 (senza modificare PC)
- L'istruzione all'indirizzo 0 dovrà essere una CALL alla procedura di gestione degli interrupt
- La procedura terminerà con istruzione IRET che abiliterà anche interruzioni



## Interfaccia modificata



- aggiunto IENFF tipo D, registro accessibile in scrittura per attivare/disattivare generazione interrupt (usando una porta specifica)
- DAV asserted  $\rightarrow$  INTR=0
- DAC asserted  $\rightarrow$  INTR=1 (se IENFF=1)

## Routine di servizio

- L'esecuzione della routine di servizio dell'interrupt deve essere trasparente rispetto al programma interrotto
- alla posizione 0 viene inserita istruzione CALL alla routine gestione interruzione
- la routine deve:
  1. salvare sullo stack PSW (parola di stato) e tutti i registri usati
  2. trasferire il prossimo dato
  3. disascerire la richiesta di interruzione
  4. ripristinare registri
  5. ritornare al programma interrotto
- per il punto 5 c'è istruzione IRET che è come RET solo che abilita le interruzioni

# Routine di servizio

■ Stesso uso:

MOV SI, <offset BUFFER>  
MOV CX, <n>  
CALL STAMPA  
...  
■ Sezione di inizializzazione:  
STAMPA: MOV BUSY,1  
MOV IND, SI  
MOV COUNT, CX  
**MOV AL, [SI]**  
**OUT DPORT, AL**  
MOV AL, 1  
OUT CPORT, AL  
RET

# Routine di servizio

■ Routine di servizio interruzione:

INTSTAMP: PUSH PSW  
PUSH AX  
PUSH CX  
PUSH SI  
MOV SI, IND  
INC SI  
MOV CX, COUNT  
DEC CX  
JZ FINE  
**MOV AL, [SI]**  
**OUT DPORT, AL**  
MOV IND, SI  
MOV COUNT, CX  
ESCI: POP SI  
POP CX  
POP AX  
POP PSW  
IRET  
FINE: MOV BUSY,0  
MOV AL,0  
OUT CPORT,AL  
JMP ESCI

## 2 STAMPE

- Che succede se il programma chiama due volte STAMPA?

```
MOV    SI, MSG1
MOV    CX, 10
CALL   STAMPA
...
MOV    SI, MSG2
MOV    CX, 5
CALL   STAMPA
```


- Se la stampa precedente era terminata, OK
- Ma se la stampa precedente non era terminata...
- Si può aggiungere

```
WAIT:  MOV AL, BUSY
        JNZ WAIT
```
- Per controllare che non sia in corso una stampa, ma comporta una attesa attiva... si potrebbe evitare?

## Interruzione da parte di più periferiche

- Si hanno i seguenti problemi:
  - riconoscere la periferica dal quale arriva l'interruzione
  - scegliere quale è la routine di servizio da eseguire
  - gestione priorità, si possono avere richieste contemporanee, si deve stabilire quale ha priorità maggiore
  - gestire l'interrompibilità della routine di servizio da parte di periferica a priorità maggiore

## Discriminazione da programma




- Ogni periferica indica la sua eventuale richiesta in un bit del registro ISR (Interrupt Service Request)
- Leggendo la porta ISR la routine di servizio stabilisce quale periferica ha generato interruzione
- l'ordine di esame dei bit indica la priorità
- è necessario che la richiesta venga disassorbita prima della fine della gestione altrimenti genera una nuova interruzione
- metodo inefficiente per le istruzioni in più per determinare periferica

27

## Interruzioni vettorizzate


- inefficienza superata:
  - il dispositivo indica il numero di interrupt (IRQ i)
  - la CPU esegue direttamente la routine associata usando tabella TABIR (contenente le procedure di gestione)
  - Il numero della interrupt viene acquisito tramite un ciclo di bus
    - il segnale INTA indica che la CPU ha ricevuto interruzione e attende su bus dati il numero IRQ



28


## Interruzioni vettorizzate

Tipicamente gestito da un PIC all'esterno della CPU



29


## Interruzioni vettorizzate con PIC



- PIC = Programmable Interrupt Controller
- Priorità programmabile
- Usa due porte di I/O (nei PC 20h/21h e A0h/A1h), una per la programmazione e una per il mascheramento delle interruzioni
- E se ci si vogliono gestire più di 8 periferiche?
- Si usano due PIC in cascata per gestire 15 periferiche (master + slave)
- 


30

# Interruzioni vettorizzate con PIC



- ISR registro con le interruzioni che sta gestendo ed impedisce interruzioni a bassa priorità
- Nella routine di gestione si deve inviare un EOI (end of interrupt) al PIC prima di IRET per azzerare il bit ISR
- TR indica n. interruzione messa su bus (5 bit programmabili)

# Interruzioni annidate con PIC





# Interruzioni annidate con PIC

The diagram illustrates the execution flow of nested interrupts in a PIC microcontroller. It starts with a main program (P) that is interrupted by RSI2. RSI2 calls STI, which then calls RSI1. RSI1 calls STI, which calls RSI4. RSI4 calls STI, which calls RSI3. RSI3 calls IRET, returning to RSI4. RSI4 calls IRET, returning to RSI1. RSI1 calls IRET, returning to STI. STI calls IRET, returning to RSI2. RSI2 calls IRET, returning to the main program (P). The diagram shows the sequence of interrupts and the return path for each, with labels for the interrupt service routine (ISR) and the interrupt enable (IE) bit.

```
graph TD
    P[P] --> ISR2_ISR1[ISR2=1  
IE=0]
    ISR2_ISR1 --> RSI2[RSI2]
    RSI2 --> STI1[STI]
    STI1 --> ISR1_ISR0[ISR1=1  
IE=0]
    ISR1_ISR0 --> RSI1[RSI1]
    RSI1 --> STI2[STI]
    STI2 --> ISR4_ISR3[ISR4=1  
IE=0]
    ISR4_ISR3 --> RSI4[RSI4]
    RSI4 --> STI3[STI]
    STI3 --> ISR3_ISR2[ISR3=1  
IE=0]
    ISR3_ISR2 --> RSI3[RSI3]
    RSI3 --> IRET3[IRET]
    IRET3 --> RSI4
    RSI4 --> IRET4[IRET]
    IRET4 --> RSI1
    RSI1 --> IRET5[IRET]
    IRET5 --> STI1
    STI1 --> IRET6[IRET]
    IRET6 --> RSI2
    RSI2 --> IRET7[IRET]
    IRET7 --> P
```

Diagram illustrating nested interrupts with PIC (Programmable Interrupt Controller) using the example of a PIC16C55.

The diagram shows the execution flow of nested interrupts:

- Initial state:  $ISR2=1$ ,  $IE=0$ .
- Interrupt 1 (RSI2) occurs, setting  $ISR2=1$  and  $IE=0$ .
- Interrupt 2 (RSI1) occurs, setting  $ISR1=1$  and  $IE=0$ .
- Interrupt 3 (RSI4) occurs, setting  $ISR4=1$  and  $IE=0$ .
- Interrupt 4 (RSI3) occurs, setting  $ISR3=1$  and  $IE=0$ .
- The sequence of interrupts is: RSI2, RSI1, RSI4, RSI3.
- The sequence of return instructions is: IRET, IRET, IRET, IRET.
- The sequence of return instructions is: IRET, IRET, IRET, IRET.

Logos of the University of Florence, DINFI, and DISIT are visible at the bottom left.

Sistemi Operativi AA 2020/2021 33

33


# Interruzioni con daisy-chain

The diagram illustrates a daisy-chain interrupt system. A CPU is connected to a chain of LDC (Local Data Controller) units. Each LDC unit is connected to a peripheral (PERIF 1, PERIF 2, ..., PERIF n) via an interface (INTERF). The CPU sends an interrupt signal (INTA) to the first LDC, which then passes it to the next LDC, and so on. Each LDC also receives an interrupt signal (INTR) from the previous LDC. The LDC units are connected to the CPU via an interrupt signal (INTR) and to the peripherals via an interrupt signal (IRQ). The LDC units are also connected to the CPU via an interrupt signal (INTA) and to the peripherals via an interrupt signal (IRQ). The LDC units are connected to the CPU via an interrupt signal (INTR) and to the peripherals via an interrupt signal (IRQ). The LDC units are connected to the CPU via an interrupt signal (INTR) and to the peripherals via an interrupt signal (IRQ).

The detailed LDC circuit shows the internal logic. It includes a D flip-flop (D SFF) with a clock input (Ck) and a clear input (CLR). The output (Q) of the flip-flop is connected to the IRQ input. The output (Q-bar) of the flip-flop is connected to the IACK output. The INTAI input is connected to the D input of the flip-flop. The INTR input is connected to the clock input (Ck) of the flip-flop. The output of the flip-flop is connected to the IACK output. The output of the flip-flop is also connected to a timer (T) block, which is connected to the INTAO output.

## Accesso diretto alla memoria

- Per dispositivi che leggono/scrivono tanti dati velocemente (es. dischi rigidi, schede di rete) trasferire tutti i singoli byte usando le interruzioni sarebbe molto inefficiente
- La CPU può delegare questa attività al **DMAC** (Direct Memory Access Controller)




35

## DMA

### Operazioni

1. Interfaccia richiede servizio DMA (DMREQ)
2. DMAC richiede alla CPU uso del bus (BUSREQ)
3. CPU concede bus al DMAC (BUSACK) fintanto che BUSREQ è asserted
4. DMAC mette indirizzo su bus indirizzi, attiva MR e IOW o MW e IOR
5. La periferica scrive/legge su bus dati il dato da trasferire
6. Finito il trasferimento DMAC disattiva BUSREQ e CPU acquisisce nuovamente BUS e disattiva BUSACK





36


## Struttura DMA

- L'architettura del DMA prevede:
  - un contatore del numero di caratteri/parole da trasferire
  - un puntatore alla posizione dove andrà scritto/letto il dato in memoria
  - un registro di comando con il tipo di trasferimento
  - un eventuale registro di stato
- Fase di programmazione
  - visto come dispositivo dotato di un insieme di registri
- Trasferimento dati con due modalità
  - **trasferimento singolo**, trasferisce un singolo carattere
  - **trasferimento a blocchi**, trasferisce tutte le parole indicate dal contatore, incrementando o decrementando la posizione, occupa il BUS fino alla terminazione del trasferimento, **al termine del trasferimento viene generata interruzione**

## Trasferimento singolo



## Trasferimento a blocchi



## Interruzioni

- **asincrone**: generate dai dispositivi I/O
- **sincrone**: generate dall'esecuzione delle istruzioni
  - **dovute ad errori** che avvengono nell'esecuzione di una istruzione (dette in questo caso anche eccezioni)
  - **dovute ad una chiamata esplicita** con una istruzione specifica es. "INT 21h", simile a chiamata a procedura, chiama la procedura associata a una posizione della tabella delle interruzioni
- **Molto importanti per i sistemi operativi**